CN115826674A - 毫赫兹级别频率步进的时钟信号发生器实现方法及系统 - Google Patents

Abstract

本发明公开了一种毫赫兹级别频率调整步进的时钟信号发生器的实现方法和系统，属于信号处理技术领域，方法的实现包括：通过倍频器将输入的参考时钟信号倍频到较高频率，倍频后的信号再作为直接数字式频率合成器DDS的参考时钟；DDS在参考时钟的作用下将输入的频率控制字转换成对应的数字单音信号；将DDS输出的数字单音信号转换成模拟方波信号；模拟方波信号经过时钟去抖电路，消除方波信号的抖动最终成为抖动较小的频率和相位都稳定的时钟信号。本发明可以实现频率调整精度为毫赫兹级别的时钟信号发生器，较其他频率综合器在频率调整步进上有绝对的优势，同时该方案的实现难度和资源消耗很低。

Description

毫赫兹级别频率步进的时钟信号发生器实现方法及系统

技术领域

本发明属于信号处理技术领域，主要涉及到模拟信号的产生及数字信号到模拟信号的转换，尤其涉及毫赫兹级别频率调整步进的时钟信号发生器的实现方法及系统。

背景技术

时钟，即clock信号，参与着电子系统的启动、休眠，数据的读取、写入，信号的调制、解调，微波的发射、接收等一系列的工作。如果说电源是系统的血液，那么时钟就是经脉，把整个身体打通，让所有组织联系在一起。时钟信号是由时钟信号发生器产生的，鉴于时钟在电子系统中的重要作用，时钟信号发生器的重要性更是不言而喻的。

时钟信号发生器是现代电子系统的重要组成部分，在通讯、雷达、电子对抗、遥控遥测和仪器仪表等众多领域得到了广泛应用，尤其是在卫星导航通信领域。在无线电子通信系统中，时钟信号发生器是射频收发系统的核心部件。随着电子信息技术的发展，电子系统涉及到的行业越来越广泛，电子系统的对时钟信号的频率范围和频率调整精度的以及时钟信号的质量要求越来越高，而时钟信号发生器的高信号质量高频率精度及高精度频率调整步进是实现电子系统多样化的重要环节之一。实现时钟信号发生器的高信号质量高频率精度及高精度频率调整步进成为值得深入研究的重大课题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供一种毫赫兹级别频率调整步进的时钟信号发生器的实现方法及系统，具有实现简单、硬件成本低、频率调整步进可达到毫赫兹级别、频率范围可控等特点。

为实现上述目的，按照本发明的一个方面，提供了一种毫赫兹级别频率调整步进的时钟信号发生器的实现方法，包括：

S1：将输入的参考时钟进行倍频处理，倍频后的目标时钟信号作为DDS的参考时钟信号；

S2：DDS在目标时钟信号的参考下将输入的频率控制字转换成相应的离散数字单音信号；

S3：将DDS输出的离散数字单音信号转换成同频率的模拟方波信号；

S4：将DDS输出的模拟方波信号进行倍频处理，以产生需要的频率范围的时钟信号；

S5：将倍频后的模拟方波信号进行时钟去抖动，以消除倍频后的模拟方波信号自身的抖动。

采用上述技术方案，为了使输出模拟方波信号的质量较好将DDS的输出数字单音信号频率控制在较低的频率范围，为了使实现的方波信号发生器能够满足实际应用中的各种频率范围需要，需要将上述过程产生的模拟方波信号进行倍频处理来使其满足应用所需的频率范围。

采用上述技术方案，采用DDS产生指定频率的数字单音信号时，DDS的频率调整步进可达毫赫兹级别，这使得设计的信号发生器的频率调整步进也可达到毫赫兹。

采用上述技术方案，对DDS参考时钟的选择和DDS输出频率范围的选择有如下实现步骤：由于DDS的输出是数字单音信号，数字信号是离散的点，对于同一频率的输出信号DDS的参考时钟频率越高输出的数字信号在一个周期内的采样点个数越多，同样当DDS的参考时钟固定时输出的单音信号频率越低其单位周期内的采样点个数越多。由于方波信号发生器最终需要输出模拟方波信号，如果要输出的方波信号的信号质量尽可能的好，需要方波信号对应的数字信号在单位周期内的采样点个数越多。综合上述因素，在实现中需要将DDS的参考时钟频率尽可能的提高，同样需要将DDS的输出频率范围控制到尽可能的小。

在一些可选的实施方案中，步骤S3包括：

将DDS输出的离散数字单音信号的最高比特位作为模拟方波输出信号。

在一些可选的实施方案中，DDS的参考时钟信号设置为最大允许时钟。

在一些可选的实施方案中，在步骤S2中，通过调整DDS的频率控制字的位数，使得DDS的频率调整步进能够达毫赫兹级别，进而使得信号发生器的频率调整步进也能达到毫赫兹。

在一些可选的实施方案中，在步骤S5中，通过时钟去抖动电路对倍频后的模拟方波信号进行硬件去抖动。

按照本发明的另一方面，提供了一种毫赫兹级别频率调整步进的时钟信号发生器的实现系统，包括：

第一倍频模块，用于将输入的参考时钟进行倍频处理，倍频后的目标时钟信号作为DDS的参考时钟信号；

直接数字式频率合成器模块，用于在目标时钟信号的参考下将输入的频率控制字转换成相应的离散数字单音信号；

信号转换模块，用于将DDS输出的离散数字单音信号转换成同频率的模拟方波信号；

第二倍频模块，用于将DDS输出的模拟方波信号进行倍频处理，以产生需要的频率范围的时钟信号；

时钟去抖电路，用于将倍频后的模拟方波信号进行时钟去抖动，以消除倍频后的模拟方波信号自身的抖动。

在上述技术方案中，第一倍频器模块的使用是为了让DDS的参考时钟足够高，这使得DDS输出信号的采样点更加密集，加之DDS输出的频率较低，可以尽可能的让DDS输出信号每个周期内的采样点较多，这最终保证输出的模拟方波信号的抖动较小。第二倍频器模块的使用是为了让方波信号发生器满足实际应用中各种不同的频率范围的需求。

在一些可选的实施方案中，所述信号转换模块，用于将DDS输出的离散数字单音信号的最高比特位作为模拟方波输出信号。

在一些可选的实施方案中，DDS的参考时钟信号设置为最大允许时钟。

在一些可选的实施方案中，所述直接数字式频率合成器模块，用于通过调整DDS的频率控制字的位数，使得DDS的频率调整步进能够达毫赫兹级别，进而使得信号发生器的频率调整步进也能达到毫赫兹。

在一些可选的实施方案中，通过所述时钟去抖动电路对倍频后的模拟方波信号进行硬件去抖动。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

本发明能够实现频率可控的频率调整步进为毫赫兹级别的模拟方波信号发生器，实现了频率可控的方波信号发生器更重要的是该信号发生器的频率调整步进可达毫赫兹级别，同时本发明的实现较为简单实现成本较低。首先，通过倍频器将DDS的参考时钟提高的同时降低DDS的输出频率范围可以保证转换后的模拟方波信号的抖动较小使其能够满足实际应用成为可能；其次，数字信号转换成模拟信号的实现，巧妙的根据DDS输出数字信号的特点极大的简化了实现难度和资源消耗；另外，方波信号的倍频使得信号发生器在保证信号质量的同时能够满足不同的频率需求，时钟去抖电路的加入进一步保证了输出的时钟信号的信号质量；最后，相对于其他的时钟信号发生器，本发明具有实现简单、资源消耗低、频率可控范围广、频率调整步进小等优点。

附图说明

图1是本发明实施例提供的一种毫赫兹级别频率调整步进的时钟信号发生器的实现方法的流程图；

图2是本发明实施例一种毫赫兹级别频率调整步进的时钟信号发生器的系统结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

如图1所示，本发明实施例提供的一种毫赫兹级别频率调整步进的时钟信号发生器的实现方法包括以下步骤：

S1：通过倍频模块将输入的参考时钟倍频，倍频后的高速时钟信号作为DDS的参考时钟；

S2：DDS在高速时钟信号的参考下将输入的频率控制字转换成相应的离散数字单音信号；

S3：将DDS输出的离散数字单音信号转换成模拟方波信号；

S4：将DDS输出的模拟方波信号进行倍频处理，以产生需要的频率范围的时钟信号；

S5：将倍频后的模拟方波信号输入到时钟去抖动电路，进行硬件去抖，消除信号自身的抖动，以得到抖动较小的频率和相位稳定的、相噪较低的时钟信号，以保证最终输出时钟信号的信号质量。

通过上述方法能够产生频率可控的模拟时钟信号，并且时钟信号的频率调整步进可以达到毫赫兹级别。

步骤S1的参考时钟倍频处理，可以尽可能的提高DDS的参考时钟频率，其意义在于：DDS的输出信号是离散数字单音信号，在输出信号频率一定的情况下DDS的参考时钟频率越高输出信号在单位周期内的采样点个数越多。由于本发明的时钟信号发生器是通过将数字单音信号转换成模拟方波信号，所以当要转换的数字单音信号在单位周期内的采样点越多时，数字单音信号对应转换出来的方波信号质量越好。根据上述特点，在实现中需要将DDS的参考时钟频率尽可能的提高，比如可以将DDS的参考时钟设置为其最大允许时钟。

步骤S2可控频率的数字单音信号来自DDS，DDS可以根据频率控制字输出与之对应的数字单音信号，DDS的频率控制字可以设置为40位或者更高，这就意味着DDS的频率调整步进可达1/2⁴⁰的参考时钟频率，DDS的使用让本发明的时钟信号发生器可以实现频率任意可调并且调整精度可达毫赫兹级别，DDS的输出频率的选择需要根据最终输出信号的信号质量来决定。

步骤S3将DDS的数字单音信号转换成模拟方波信号的具体方法为：DDS的输出是数字信号，本发明的时钟信号发生器最终的输出是频率可控的模拟时钟信号，需要将DDS输出的数字单音信号转换成模拟方波信号。将数字单音信号转换成同频的模拟方波信号首先想到的方案是：根据数字单音信号的周期，将数字单音信号的前半周期转换成模拟高电平，后半周期转成模拟低电平，或者前半周期转换成模拟低电平，后半周期转成模拟高电平。按照上述方案，通常的做法是需要通过比较器来判断数字单音信号的前半周期和后半周期。考虑到DDS的输出信号二进制的补码格式，最高位为0表示正数或0，最高位为1表示负数。可以去掉比较器部分简单的将DDS输出数字二进制信号的最高位作为模拟方波的输出信号。通过上述方法大大简化了数字单音信号到模拟方波信号的转换。由于数字单音信号是离散样点的原因，在DDS输出的数字信号转换成模拟方波的过程中肯定会出现占空比在一个样点左右偏移的问题，这个问题反映在最后的时钟输出表现是时钟信号的抖动。为了减少时钟信号的抖动，从两个方向做了优化处理：如步骤S1的提高DDS的参考时钟频率，还有降低DDS的输出信号的频率。上述两个方法都可以使得单位周期内DDS输出的数字信号的采样点尽可能的多，采样点增多单个样点的漂移对转换后的模拟信号的抖动的影响越小。

步骤S4对DDS输出后的经过转换的方波信号的倍频处理。从步骤S3可以看出，为了保证DDS的输出数字信号在单个周期内的采样点个数尽可能多，除了提高DDS的参考时钟频率以外还尽可能将DDS的输出频率控制在比较低的范围内。为了是本发明设计的时钟信号发生器能够满足实际应用中各种频率范围的需求，对转换出来的模拟方波信号进行了倍频处理，倍频的倍数具体取决于实际应用中对频率范围的要求。

步骤S5时钟的去抖动。时钟信号去抖动电路使用可以保证最终输出的时钟信号抖动、频率稳定性、相噪等方面都要较好的表现。本发明的时钟信号是来自离散的数字信号，故肯定会存在输出信号的占空比漂移的问题，这也就导致在数字信号转换成模拟方波信号的时候必定会存在时钟抖动，虽然前面尽可能的减少了抖动量但是经过这些处理后的时钟抖动还是不能满足大部分应用对时钟质量的需要。鉴于上述因素，在时钟发生器的最末端加入了时钟去抖电路，通过硬件来减少时钟的抖动，使其能够满足实际应该对时钟的需求。

如图2所示，本发明实施例的一种毫赫兹级别频率调整步进的时钟信号发生器的实现系统主要用于实现上述实施例的实现方法，包括：

倍频模块10，系统中有2个时钟倍频模块，分别为第一倍频模块和第二倍频模块。其中第一倍频模块用于提高DDS的参考时钟，第二倍频模块用于配置转换成方波后的信号的频率范围；

直接数字式频率合成器模块20，用于根据控制字输出数字单音信号为后续方波信号提供来源；

信号转换模块30，用于将DDS的数字单音信号转换成模拟方波信号；

时钟去抖电路40，用于减少倍频后的时钟信号的抖动；

具体地，倍频模块10主要用于时钟信号的倍频。本实现系统中用到了2个倍频模块。第一倍频模块紧接输入的参考时钟，将参考时钟倍频到更高的频率来为DDS提高尽可能高的参考时钟。该模块通过提高DDS的参考时钟来使得DDS的输出数字信号在单位周期内的采样点个数尽可能的多，进而可以减少后续转换的方波时钟信号的抖动。第二倍频模块紧接信号转换模块，为了使DDS的输出数字信号在单位周期内的采样点个数尽可能的多，前面尽可能的降低DDS的输出信号的频率，但是本发明的时钟发生器需要满足各种频率范围的需求，故在信号转换模块后面加入了第二倍频模块，这样可以将前面产生的时钟信号倍频到需要的频率范围。

直接数字式频率合成器模块20，连接第一倍频模块，用于将频率控制字转换成对应的数字单音信号。直接数字式频率合成器模块在高速时钟的参考下，将频率控制字转换成二进制补码格式的数字信号，该信号为最终时钟信号的来源。DDS具有频率可控和频率调整精度高的特点，通过DDS的应用，本发明的毫赫兹级别的时钟信号发生器才能成为可能。

信号转换模块30直接数字式频率合成器模块20，用于将DDS的输出数字信号转换成模拟方波信号。根据DDS输出数字信号的特点巧妙的将DDS输出的二进制补码数据的最高位作为模拟方波信号输出，既简化了实现难度节省了资源又能够满足实现的要求。

时钟去抖电路40，该模块连接第二倍频模块。通过信号转换模块30输出的方波型号是存在较大抖动的，这是由于数字信号的离散性导致其在转换成模拟信号时占空比存在漂移的问题，这个漂移就是时钟抖动，为了使实现的时钟信号发生器能够满足实际应用对时钟质量的要求，必须加入时钟去抖电路，时钟去抖电路的加入配合前面提高DDS参考时钟和降低DDS输出频率范围一起可以使最终的输出时钟信号质量能够满足实际应用对时钟质量的要求。

综上，本发明通过将DDS的产生的离散数字单音信号巧妙的转换成模拟方波信号来实现时钟信号发生器。DDS的使用可以让时钟信号发生器的输出频率可以调整，并且调整步进极小可达毫赫兹级别。通过提高DDS的参考时钟和降低DDS的输出信号频率范围，使得DDS的输出离散数字单音信号在单位周期内的采样点个数尽可能多进而减少单个样点的漂移对最终时钟抖动的影响。倍频器的使用使得实现的时钟信号发生器能够满足各种频率需要的场景。最后时钟去抖电路的加入使得实现的时钟信号发生器能够满足实际应用中对时钟质量的要求。本发明实现的时钟信号发生器在实现难度、资源消耗、频率调整精度等方便有较大优势，使得低成本、高性能、高时钟调整精度的时钟信号发生器成为可能。

需要指出，根据实施的需要，可将本申请中描述的各个步骤/部件拆分为更多步骤/部件，也可将两个或多个步骤/部件或者步骤/部件的部分操作组合成新的步骤/部件，以实现本发明的目的。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种毫赫兹级别频率调整步进的时钟信号发生器的实现方法，其特征在于，包括：

S1：将输入的参考时钟进行倍频处理，倍频后的目标时钟信号作为DDS的参考时钟信号；

S2：DDS在目标时钟信号的参考下将输入的频率控制字转换成相应的离散数字单音信号；

S3：将DDS输出的离散数字单音信号转换成同频率的模拟方波信号；

S4：将DDS输出的模拟方波信号进行倍频处理，以产生需要的频率范围的时钟信号；

S5：将倍频后的模拟方波信号进行时钟去抖动，以消除倍频后的模拟方波信号自身的抖动。

2.根据权利要求1所述的方法，其特征在于，步骤S3包括：

将DDS输出的离散数字单音信号的最高比特位作为模拟方波输出信号。

3.根据权利要求1所述的方法，其特征在于，DDS的参考时钟信号设置为最大允许时钟。

4.根据权利要求1所述的方法，其特征在于，在步骤S2中，通过调整DDS的频率控制字的位数，使得DDS的频率调整步进能够达毫赫兹级别，进而使得信号发生器的频率调整步进也能达到毫赫兹。

5.根据权利要求1至4任意一项所述的方法，其特征在于，在步骤S5中，通过时钟去抖动电路对倍频后的模拟方波信号进行硬件去抖动。

6.一种毫赫兹级别频率调整步进的时钟信号发生器的实现系统，其特征在于，包括：

第一倍频模块，用于将输入的参考时钟进行倍频处理，倍频后的目标时钟信号作为DDS的参考时钟信号；

直接数字式频率合成器模块，用于在目标时钟信号的参考下将输入的频率控制字转换成相应的离散数字单音信号；

信号转换模块，用于将DDS输出的离散数字单音信号转换成同频率的模拟方波信号；

第二倍频模块，用于将DDS输出的模拟方波信号进行倍频处理，以产生需要的频率范围的时钟信号；

时钟去抖电路，用于将倍频后的模拟方波信号进行时钟去抖动，以消除倍频后的模拟方波信号自身的抖动。

7.根据权利要求6所述的系统，其特征在于，所述信号转换模块，用于将DDS输出的离散数字单音信号的最高比特位作为模拟方波输出信号。

8.根据权利要求6所述的系统，其特征在于，DDS的参考时钟信号设置为最大允许时钟。

9.根据权利要求6所述的系统，其特征在于，所述直接数字式频率合成器模块，用于通过调整DDS的频率控制字的位数，使得DDS的频率调整步进能够达毫赫兹级别，进而使得信号发生器的频率调整步进也能达到毫赫兹。

10.根据权利要求6至9任意一项所述的系统，其特征在于，通过所述时钟去抖动电路对倍频后的模拟方波信号进行硬件去抖动。

Images