CN110933006A - 一种fm调制信号的并行数字合成方法及其电路 - Google Patents

Abstract

本发明涉及一种FM调制信号的并行数字合成方法及其电路，采用多路并行结构在FPGA硬件上实现FM调制信号的产生，FM信号产生主要分为基带信号产生模块和上变频模块，带信号产生模块用来产生FM基带信号，上变频模块实现上变频，将基带信号变换到指定的载波频率上，基带信号与载波信号和相乘，并将两路信号相减，完成信号频谱搬迁。本发明具备带宽可变、中心频率可变，易于在FPGA上实现等特点。

Description

一种FM调制信号的并行数字合成方法及其电路

技术领域

本发明涉及调频领域，具体涉及一种FM调制信号的并行数字合成方法及其电路。

背景技术

FM(Frequency Modulation)即调频。习惯上用FM来指一般的调频广播(76-108MHz，在中国为88-108MHz、日本为76-90MHz)，事实上FM也是一种调制方式，即使在短波范围内的27-30MHz之间，做为业余电台、太空、人造卫星通讯应用的波段，也有采用调频(FM)方式的。FMradio即为调频收音机。调制信号是由原始信息变换而来的低频信号，就是将要使用的信息加载到传输的波形上。例如计算机使用电话线上网的计算机发出的信号为高频的数字信号，将数字信号加载到电话线中的音频信号上，完成调制。但有时候也会把已调信号笼统的说是调制信号。FM调制信号，载波的幅度不变，调制信号控制载波的频率，使已调信号的频率按照调制信号规律变化，FM调制信号的表达式为：

S_FM(t)＝cos[(ω_ct+K_f∫x(t)dt)]……(1)

x(t)：调制信号；

cosω_ct＝cos2πf_ct：载波信号；

ω_c：载波角频率；

f_c：载波频率；

K_f：比例常数，称为调频器的灵敏度。

S_FM(t)：已调信号。

FM调频信号产生主要有两种方法，直接法和间接法。直接法使用压控振荡器，使压控振荡器的瞬时频率随调制信号x(t)的变化而呈线性变化。间接法先用调制信号产生一个窄带调频信号，然后将窄带信号通过一个倍频器得到宽带调频信号，间接法实现框图如图1所示。

现有技术的缺点在于：不管是直接法或间接法，FM调频信号产生过程中都存在相同的问题，即调频电路的带宽一般为固定的，或在一定区间内，中心频率不可变，从而使得调频电路的灵活性较低，无法适用于不同带宽、中心频率的FM调制信号的生成。

发明内容

本发明的目的在于克服现有技术的不足，提供一种FM调制信号的并行数字合成方法及其电路，采用多路并行结构在FPGA硬件上实现FM调制信号的产生，FM信号产生主要分为基带信号产生模块和上变频模块，带信号产生模块用来产生FM基带信号，上变频模块实现上变频，将基带信号变换到指定的载波频率上，基带信号与载波信号和相乘，并将两路信号相减，完成信号频谱搬迁。

本发明的目的是通过以下技术方案来实现的：

一种FM调制信号的并行数字合成方法，该方法步骤如下：

S1：将调制信号正弦波的N个相位值各输入到一个频率合成器中，输入频率为f_b，形成N个抽样支路，其中N的取值为(1，16)；

S2：将每个频率合成器的输出信号分别输入到一个加法器中，延迟一个时钟周期D后输入到一个乘法器中，用于并行输出N路基带信号相位值FM_phaseN；

S3：将基带信号的N路相位值FM_phaseN分别输入到一个加法器中，然后再经过一个频率合成器，该频率合成器的输入频率为载波频率f_c，用于输出N组正弦值和余弦值；

S4：每组正弦值和余弦值各输入到一个减法器中，得到调制信号FM的N相表达式FM_SignalN；

其中，ω_c为载波角频率，K_f为乘法器的比例常数，T为时钟周期D的延迟时间，n取值为(0,1,2,3……)。

进一步的，所述步骤S2中上一个加法器的输出信号延迟一个时钟周期D后还输入到下一个加法器中，最后一个加法器的输出信号延迟一个时钟周期D后输入到第一个加法器中形成闭环。

进一步的，所述时钟周期D的延迟时间T为FPGA工作时钟，其取值为1/150e⁶。

进一步的，所述频率合成器为FPGA芯片内部自有的DDS IP核，DDS IP核例化时需两个输入参数，一个为正弦信号的频率，另一个为正弦信号的相位，所述步骤S1中频率合成器输入为正弦信号的相位值，频率输入为f_b，其输出为一路cos值。

进一步的，所述步骤S4中的频率合成器分为两个输入接口，分别输入正弦信号的相位和频率，输出两路信号，一路为sin值，一路为cos值。

一种FM调制信号的并行数字合成电路，该电路由基带信号模块和上变频模块组成，所述基带信号模块用于产生FM基带信号，所述上变频模块用于实现上变频，所述基带信号模块包括N路并行输出基带信号相位值的相位值输出电路，用于并行输出N路基带信号的相位值FM_phaseN；

每条相位值输出电路由依次串联的第一DDS、加法器A、延时时钟、乘法器组成，所述第一DDS用于输入调制信号正弦波的相位值，频率输入为f_b，其中上一路相位值输出电路的延时时钟输出端与下一路相位值输出电路的加法器A相连，最后一路相位值输出电路的延时时钟输出端与第一路相位值输出电路的加法器A相连；

所述上变频模块(S102)包括N条上变频支路，用于输出调制信号的N相表达式FM_SignalN；

每条上变频支路由依次串联的加法器B、第二DDS、减法器组成，所述加法器B分别对应输入基带信号的一个相位值FM_phaseN和相位角，第二DDS的输入频率为f_c，其输出为两路，一路为sin值，一路为cos值。

进一步的，所述第一DDS和第二DDS为FPGA芯片内部自有的DDS IP核。

进一步的，所述延时时钟为FPGA工作时钟，其取值为1/150e⁶。

本发明的有益效果是：本方案采用N路并行结构用于产生FM基带信号，该方式产生的FM基带信号可以很好的控制FM基带信号带宽，易于在FPGA硬件上实现，同时，上变频处理中采用N路并行结构将基带信号频谱搬移到指定频点上，可以获得较高的中心频率。

附图说明

图1为现有技术FM调制信号间接法生产示意图；

图2为本发明顶层架构示意图；

图3为本发明基带信号产生模块示意图；

图4为本发明上变频模块示意图。

具体实施方式

下面结合具体实施例进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

本发明产生的FM信号作为干扰源信号，干扰源信号的频谱要求控制在一定范围内，而FM信号的频谱分析很复杂，为了获得准确的FM信号带宽，可取调制信号为单频信号，即x(t)＝cosω_bt＝cos2πf_bt，ω_b：调制信号正弦波角频率，f_b：调制信号正弦波频率，此时FM信号频谱可以控制在ω_c+K_f内。由于数字信号相对模拟信号具有灵活性高、精度高、误差小等优点，本发明采用数字方式产生FM调制信号，为了尽可能提高FM信号带宽和载波频率，本发明采用并行的方式实现FM调制信号的产生，其具体方法如下。

一种FM调制信号的并行数字合成方法，该方法步骤如下：

S1：将调制信号正弦波的N个相位值各输入到一个频率合成器中，输入频率为f_b，形成N个抽样支路，其中N的取值为(1，16)；

S2：将每个频率合成器的输出信号分别输入到一个加法器中，延迟一个时钟周期D后输入到一个乘法器中，用于并行输出N路基带信号相位值FM_phaseN；

S3：将基带信号的N路相位值FM_phaseN分别输入到一个加法器中，然后再经过一个频率合成器，该频率合成器的输入频率为载波频率f_c，用于输出N组正弦值和余弦值；

S4：每组正弦值和余弦值各输入到一个减法器中，得到调制信号FM的N相表达式FM_SignalN；

其中，ω_c为载波角频率，K_f为乘法器的比例常数，T为时钟周期D的延迟时间，n取值为0、1、2、3、4……。

作为一种优选实施例，所述步骤S2中上一个加法器的输出信号延迟一个时钟周期D后还输入到下一个加法器中，最后一个加法器的输出信号延迟一个时钟周期D后输入到第一个加法器中形成闭环。所述时钟周期D的延迟时间T为FPGA工作时钟，其取值为1/150e⁶。所述频率合成器为FPGA芯片内部自有的DDS IP核，DDS IP核例化时需两个输入参数，一个为正弦信号的频率，另一个为正弦信号的相位，所述步骤S1中频率合成器输入为正弦信号的相位值，频率输入为f_b，其输出为一路cos值。所述步骤S4中的频率合成器分为两个输入接口，分别输入正弦信号的相位和频率，输出两路信号，一路为sin值，一路为cos值。

为了使本实施例进一步具体化，在本实施例中N取值为14。即在本实施例中采用14路并行结构在FPGA硬件上实现FM调制信号的产生，并假设FPGA工作时钟为150MHz。其顶层结构如图2所示。FM信号产生主要分为两个模块S101和S102，S101模块用来产生FM基带信号，S102模块实现上变频，将基带信号变换到指定的载波频率f_c上，基带信号与载波信号cos(2πf_ct)和sin(2πf_ct)相乘，并将两路信号相减，完成信号频谱搬迁，其具体电路可参考图3和图4所示。

一种FM调制信号的并行数字合成电路，该电路由基带信号模块S101和上变频模块S102组成，基带信号模块S101用于产生FM基带信号，上变频模块S102用于实现上变频，所述基带信号模块S101包括14路并行输出基带信号相位值的相位值输出电路，用于并行输出14路基带信号的相位值FM_phaseN；每条相位值输出电路由依次串联的第一DDS、加法器A、延时时钟、乘法器组成，所述第一DDS用于输入调制信号正弦波的相位值，频率输入为f_b。在本实施例中14路输入的相位角分别为

其中上一路相位值输出电路的延时时钟输出端与下一路相位值输出电路的加法器A相连，最后一路相位值输出电路的延时时钟输出端与第一路相位值输出电路的加法器A相连，其具体电路可参考图3所示，其中乘法器的输入信号包括经延时时钟输出的信号、比例常数K_f以及固定常数

即

如图4所示，上变频模块S102包括14条上变频支路，用于输出调制信号的14相表达式FM_SignalN；每条上变频支路由依次串联的加法器B、第二DDS、减法器组成，所述加法器B分别对应输入基带信号的一个相位值FM_phaseN和相位角，第二DDS的输入频率为f_c，其输出为两路，一路为sin值，一路为cos值。其中加法器B分别用于输入基带信号的14相位置FM_SignalN和

最后生成的14路信号为一个FM信号的14相表达式。将公式(1)数字化，取t＝nt，T为抽样时间间隔，并将积分化作求和运算，则最后输出的14路信号分别为：

…………

以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (8)

1.一种FM调制信号的并行数字合成方法，其特征在于，该方法步骤如下：

S1：将调制信号正弦波的N个相位值各输入到一个频率合成器中，输入频率为f_b，f_b为调制信号正弦波频率，形成N个抽样支路，其中N的取值为(1，16)；

S2：将每个频率合成器的输出信号分别输入到一个加法器中，延迟一个时钟周期D后输入到一个乘法器中，用于并行输出N路基带信号相位值FM_phaseN；

S3：将基带信号的N路相位值FM_phaseN分别输入到一个加法器中，然后再经过一个频率合成器，该频率合成器的输入频率为载波频率f_c，用于输出N组正弦值和余弦值；

S4：每组正弦值和余弦值各输入到一个减法器中，得到调制信号FM的N相表达式FM_SignalN；

其中，n为常数取值为(0,1,2,3……)，ω_c为载波角频率，K_f为乘法器的比例常数，T为时钟周期D的延迟时间。

2.根据权利要求1所述的一种FM调制信号的并行数字合成方法，其特征在于，所述步骤S2中上一个加法器的输出信号延迟一个时钟周期D后还输入到下一个加法器中，最后一个加法器的输出信号延迟一个时钟周期D后输入到第一个加法器中形成闭环。

3.根据权利要求2所述的一种FM调制信号的并行数字合成方法，其特征在于，所述时钟周期D的延迟时间T为FPGA工作时钟，其取值为1/150e⁶。

4.根据权利要求1所述的一种FM调制信号的并行数字合成方法，其特征在于，所述频率合成器为FPGA芯片内部自有的DDSIP核，DDSIP核例化时需两个输入参数，一个为正弦信号的频率，另一个为正弦信号的相位，所述步骤S1中频率合成器输入为正弦信号的相位值，频率输入为f_b，其输出为一路cos值。

5.根据权利要求4所述的一种FM调制信号的并行数字合成方法，其特征在于，所述步骤S4中的频率合成器分为两个输入接口，分别输入正弦信号的相位和频率，输出两路信号，一路为sin值，一路为cos值。

6.一种FM调制信号的并行数字合成电路，该电路由基带信号模块(S101)和上变频模块(S102)组成，所述基带信号模块(S101)用于产生FM基带信号，所述上变频模块(S102)用于实现上变频，其特征在于，所述基带信号模块(S101)包括N路并行输出基带信号相位值的相位值输出电路，用于并行输出N路基带信号的相位值FM_phaseN；

每条相位值输出电路由依次串联的第一DDS、加法器A、延时时钟、乘法器组成，所述第一DDS用于输入调制信号正弦波的相位值，频率输入为f_b，其中上一路相位值输出电路的延时时钟输出端与下一路相位值输出电路的加法器A相连，最后一路相位值输出电路的延时时钟输出端与第一路相位值输出电路的加法器A相连；

所述上变频模块(S102)包括N条上变频支路，用于输出调制信号的N相表达式FM_SignalN；

每条上变频支路由依次串联的加法器B、第二DDS、减法器组成，所述加法器B分别对应输入基带信号的一个相位值FM_phaseN和相位角，第二DDS的输入频率为f_c，其输出为两路，一路为sin值，一路为cos值。

7.根据权利要求6所述的一种FM调制信号的并行数字合成电路，其特征在于，所述第一DDS和第二DDS为FPGA芯片内部自有的DDS IP核。

8.根据权利要求7所述的一种FM调制信号的并行数字合成电路，其特征在于，所述延时时钟为FPGA工作时钟，其取值为1/150e⁶。

Images