CN105656484A - 一种微分相位射频移相方法及系统 - Google Patents
一种微分相位射频移相方法及系统 Download PDFInfo
- Publication number
- CN105656484A CN105656484A CN201511024625.2A CN201511024625A CN105656484A CN 105656484 A CN105656484 A CN 105656484A CN 201511024625 A CN201511024625 A CN 201511024625A CN 105656484 A CN105656484 A CN 105656484A
- Authority
- CN
- China
- Prior art keywords
- phase
- dds
- frequency
- module
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000010363 phase shift Effects 0.000 claims description 18
- 238000001914 filtration Methods 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 238000007689 inspection Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 6
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开一种微分相位射频移相方法，包括以下步骤：接收频率控制码，确定DDS频率控制字；设置待调整多路DDS相位为0，频率为频率控制字所对应频点；调整第一路DDS；接收对应DDS的相差数据；将DDS相位相对移3度，即移至3度或273度；判断相差所在象限并查表调整相差至90±1.4度；判断待调整多路DDS是否已调整完，若为否，则转至所述接收对应DDS的相差数据步骤继续调整下一路DDS。本发明公开一种微分相位射频移相系统。本发明可用于同时输出多路相关信号，大大降低了硬件设计难度及成本，具有稳定性高、多路输出信号相差小、输出信号频率和幅度调整灵活等优点；同时还具有较好的可扩展性，可通过增减锁相DDS模块的数量可以实现任意N路低相差输出。
Description
技术领域
本发明属于微波技术领域，具体涉及一种微分相位射频移相方法及系统。
背景技术
DDS(DirectDigitalSynthesizer，直接数字频率合成器)工作的基本原理是将2π弧度做N位量化，以系统时钟为参考频率对信号相位进行采样，N位频率控制字在每个时钟周期内与相位累加器中的相位进行一次累加，将累加结果的高A位作为地址去寻址相位查找表，将相位信息转化为相应的数字量化控制字，最后经DDS内置的数/模转换和低通滤波器将数字量化值转化为所需要的模拟波形。但是，本发明的发明人经过研究发现，由于DDS本身的器件特性差异，主要是DDS内部分频器响应时间的差别，使得多个DDS组合在一起工作时，很难保持低相差输出，尤其当输出信号频率点较多时产生的累积相差更加难以避免，这也是目前多路同步输出的技术难点。多路低相差输出频率源在宽带扩频测控、通信等领域中有着重要且广阔的应用前景，但如何解决多路输出相位差异大，相位同步实现的硬件设计难度高和实现困难，成为目前面临的主要问题。
发明内容
针对现有技术存在的多路DDS输出相位差较大，相位同步实现的硬件设计难度高和实现困难的技术问题，本发明提供一种微分相位射频移相方法。
为了实现上述目的，本发明采用如下技术方案：
一种微分相位射频移相方法，包括以下步骤：
接收频率控制码，确定DDS频率控制字；
设置待调整多路DDS相位为0，频率为频率控制字所对应频点；
调整第一路DDS；
接收对应DDS的相差数据；
将DDS相位相对移3度，即移至3度或273度；
判断相差所在象限并查表调整相差至90±1.4度；
判断待调整多路DDS是否已调整完，若为否，则转至所述接收对应DDS的相差数据步骤继续调整下一路DDS。
进一步，在所述接收频率控制码，确定DDS频率控制字步骤之前还包括步骤：判断启动信号上升沿是否到来，若为是，则相位调整开始。
进一步，在所述接收相差数据步骤之后与将DDS相位相对移3度，即移至3度或273度步骤之前还包括步骤：判断相差是否在线性区，若为否，则移动DDS相位使相差在线性区。
本发明还公开一种微分相位射频移相系统，包括参考源模块、基准频率模块、多路锁相DDS模块、相位比较模块和控制模块；其中，
所述参考源模块适于为整个系统提供基准频率信号；
所述基准频率模块适于根据所述基准频率信号为多路锁相DDS模块提供相位基准信号；
所述多路锁相DDS模块适于根据所述基准频率信号调整多路相位信号，并在所述控制模块的控制下，按照上述微分相位射频移相方法将每路锁相DDS模块移至需要的相位，实现多路低相差信号输出；
所述相位比较模块适于对所述基准频率模块和多路锁相DDS模块的相位进行比较，并将比较后的相差数据传输至所述控制模块；
所述控制模块适于根据所述相差数据及产生的频率控制码，控制所述多路锁相DDS模块和基准频率模块的相位、频率和幅度。
进一步，所述参考源模块包括顺序连接的恒温控制晶体振荡器、放大器、功分器和分频器；所述恒温控制晶体振荡器提供系统所需要的参考时钟信号，经所述放大器和功分器后一路直接输出，另一路经所述分频器后作为所述基准频率模块、多路锁相DDS模块和控制模块的参考时钟。
进一步，所述基准频率模块包括第一PLL单元和第一DDS单元，将所述第一PLL单元产生的第一频率信号放大的第一放大器，将所述第一DDS单元产生的第二频率信号滤波的第一带通滤波器，将放大的第一频率信号和滤波的第二频率信号进行下变频的第一混频器，并对混频后的信号进行滤波的至少一级第二带通滤波器和放大的至少一级第二放大器。
进一步，所述多路锁相DDS模块中的单个锁相DDS模块包括第二PLL单元和第二DDS单元，将所述第二PLL单元产生的第三频率信号放大的第三放大器，将所述第二DDS单元产生的第四频率信号滤波的第三带通滤波器，将放大的第三频率信号和滤波的第四频率信号进行下变频的第二混频器，对混频后的信号进行滤波的至少一级第四带通滤波器和放大的至少一级第四放大器，并对滤波和放大处理后的信号进行故障检测的故检器。
进一步，所述多路锁相DDS模块中包括十路并列设置的锁相DDS模块。
进一步，信号通过混频器下变频，均再经过两级带通滤波器和三级放大器后输出。
进一步，所述控制模块包括微控制单元、FPGA单元和主控计算机；所述主控计算机产生并通过串口输出频率控制码，所述微控制单元输出相位调整数据，所述FPGA单元接收所述频率控制码和相位调整数据，按要求控制多路锁相DDS模块和基准频率模块的相位、频率和幅度。
本发明提供的微分相位射频移相方法和系统，可用于同时输出多路相关信号，大大降低了硬件设计难度及成本，具有稳定性高、多路输出信号相差小、输出信号频率和幅度调整灵活等优点；同时，微分相位射频移相方法和系统还具有较好的可扩展性，可通过增减锁相DDS模块的数量可以实现任意N路低相差输出，另外还可以通过控制DDS的移相值，实现正交输出或是反相输出等功能。
附图说明
图1是本发明提供的微分相位射频移相方法流程示意图。
图2是本发明提供的微分相位射频移相系统原理结构示意图。
图中，1、参考源模块；11、恒温控制晶体振荡器；12、放大器；13、功分器；14、分频器；2、基准频率模块；21、第一PLL单元；22、第一DDS单元；23、第一放大器；24、第一带通滤波器；25、第一混频器；26、第二带通滤波器；27、第二放大器；3、多路锁相DDS模块；31、第二PLL单元；32、第二DDS单元；33、第三放大器；34、第三带通滤波器；35、第二混频器；36、故检器；37、第四带通滤波器；38、第四放大器；4、相位比较模块；5、控制模块；51、微控制单元；52、FPGA单元；53、主控计算机。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
请参考图1所示，本发明公开一种微分相位射频移相方法，为了说明的方便，本发明以十路锁相DDS模块为例进行介绍，同时本发明所述微分相位射频移相方法的目的是将十路锁相DDS模块的相位与基准模块的相位差调至90±1.4度。具体地，所述微分相位射频移相方法包括以下步骤：
接收频率控制码，确定DDS频率控制字；其中，所述频率控制码用于确定待调整的DDS的频率；所述DDS频率控制字的确定方法是将频率控制码转换为DDS芯片手册中要求的格式，一般为二进制代码；
设置待调整多路DDS相位为0，频率为频率控制字所对应频点；其中需要说明的是被调整的锁相DDS模块的输出频率要与基准模块的输出频率一致时进行相位调整才能比较准确，同时由于DDS芯片的器件个体存在差异，每个芯片响应时间略有不同，所以每个DDS芯片输出在不同频率时的起始相位不确定，所以在调整相差时需要将每路被调整的DDS芯片输出信号的相位重置到0；
调整第一路DDS，即开始对第一路锁相DDS模块进行调整；
接收对应DDS的相差数据，该相差数据即是每路锁相DDS模块与基准模块的相差；
将DDS相位相对移3度，即移至3度或273度；
判断相差所在象限并查表调整相差至90±1.4度，具体地，由于不同的锁相DDS模块其功能实现的电路板布局、布线，以及在机箱中的输出口的位置不同，所以整个锁相DDS模块的输出信号相位不仅取决于DDS芯片本身，还取决于硬件实现回路的输出通路特性；进行相位比较时每路锁相DDS模块与基准模块的相差均不同，有的在0～90度内(第一象限)，有的在90～180度内(第二象限)，有的在180～270度内(第三象限)，有的在270～360度内(第四象限)；确定好相差所在的象限后，通过查找表的方法直接将对应相差的频率控制字发送至锁相DDS模块，再用逐次逼近法调整相差至90±1.4度；
判断待调整多路DDS是否已调整完，若为否，则转至所述接收对应DDS的相差数据步骤继续调整下一路DDS；以前述假定的十路锁相DDS模块为例，先对第一路DDS调整，然后调整第二路DDS，依次循环，直至最后一路DDS调整完。
作为优选实施例，在所述接收频率控制码，确定DDS频率控制字步骤之前还包括步骤：判断启动信号上升沿是否到来，若为是，则相位调整开始。具体地，由于不是实时对相差进行调整，仅是在系统需要时才调整，所以需要一个启动信号，当判断启动信号上升沿到来时，相位调整才开始进行。
作为优选实施例，在所述接收相差数据步骤之后与将DDS相位相对移3度，即移至3度或273度步骤之前还包括步骤：判断相差是否在线性区，若为否，则移动DDS相位使相差在线性区。具体地，由于相差具有微分特性，即仅在一个极小的区域(如45±10度或-45±10度)才是线性的，在其它区域是非线性的，所以调整相位时需要先判断并确保相差在线性区，如果不在线性区，则需要调整DDS芯片的相位将相差调整至线性区，如已在线性区则通过查找表的方法直接将对应相差的频率控制字发锁相DDS模块，再用逐次逼近法调整相差至90±1.4度。
本发明提供的微分相位射频移相方法，可用于同时输出多路相关信号，大大降低了硬件设计难度及成本，具有稳定性高、多路输出信号相差小、输出信号频率和幅度调整灵活等优点；同时，微分相位射频移相方法还具有较好的可扩展性，可通过增减锁相DDS模块的数量可以实现任意N路低相差输出，另外还可以通过控制DDS的移相值，实现正交输出或是反相输出等功能。
请参考图2所示，本发明还公开一种微分相位射频移相系统，包括参考源模块1、基准频率模块2、多路锁相DDS模块3、相位比较模块4和控制模块5；其中，
所述参考源模块1适于为整个系统提供基准频率信号；
所述基准频率模块2适于根据所述基准频率信号为多路锁相DDS模块3提供相位基准信号；
所述多路锁相DDS模块3适于根据所述基准频率信号调整多路相位信号，并在所述控制模块5的控制下，按照上述微分相位射频移相方法将每路锁相DDS模块移至需要的相位，实现多路低相差信号输出；
所述相位比较模块4适于对所述基准频率模块2和多路锁相DDS模块3的相位进行比较，并将比较后的相差数据传输至所述控制模块5；
所述控制模块5适于根据所述相差数据及产生的频率控制码，控制所述多路锁相DDS模块3和基准频率模块2的相位、频率和幅度。
作为具体实施例，请参考图2所示，所述参考源模块1包括顺序连接的恒温控制晶体振荡器11、放大器12、功分器13和分频器14；所述恒温控制晶体振荡器11提供系统所需要的参考时钟信号，经所述放大器12和功分器13后一路直接输出，另一路经所述分频器14后作为所述基准频率模块2、多路锁相DDS模块3和控制模块5的参考时钟。作为一种实施方式，所述恒温控制晶体振荡器11提供的参考时钟信号频率为120MHz，所述分频器14为二分频器，另一路参考时钟信号经所述分频器14后其频率为60MHz，将该60MHz作为所述基准频率模块2和多路锁相DDS模块3中PLL(PhaseLockedLoop，锁相环)单元以及控制模块5中FPGA(FieldProgrammableGateArray，现场可编程门阵列)单元的参考时钟。
作为具体实施例，请参考图2所示，所述基准频率模块2中的信号是整个频率源的基准信号，该基准频率模块2包括第一PLL单元21和第一DDS单元22，将所述第一PLL单元21产生的第一频率信号放大的第一放大器23，将所述第一DDS单元22产生的第二频率信号滤波的第一带通滤波器24，将放大的第一频率信号和滤波的第二频率信号进行下变频的第一混频器25，并对混频后的信号进行滤波的至少一级第二带通滤波器(BandBassFilter，BPF)和放大的至少一级第二放大器。作为一种实施方式，所述第一PLL单元21根据60MHz参考时钟产生1900-2200MHz步进为10MHz的信号，与所述第一DDS单元22产生的300-400MHz信号通过第一混频器25下变频至1500-1800MHz，然后经过至少一级第二带通滤波器滤波和至少一级第二放大器放大后输出。
作为优选实施例，请参考图2所示，所述下变频至1500-1800MHz的信号经过两级第二带通滤波器26和三级第二放大器27后输出，由此可以更好地滤除杂散信号，以及根据需要对两级滤波后的信号进行有效放大。同时根据实际指标要求，合理地选择BPF的频带会大大提高输出信号的杂散抑制，同时也利于所述相位比较模块4准确地检测出基准频率模块2和被移相的锁相DDS模块的相差，保证多路输出的低相差指标。
作为具体实施例，请参考图2所示，所述多路锁相DDS模块3中的单个锁相DDS模块包括第二PLL单元31和第二DDS单元32，将所述第二PLL单元31产生的第三频率信号放大的第三放大器33，将所述第二DDS单元32产生的第四频率信号滤波的第三带通滤波器34，将放大的第三频率信号和滤波的第四频率信号进行下变频的第二混频器35，对混频后的信号进行滤波的至少一级第四带通滤波器和放大的至少一级第四放大器，并对滤波和放大处理后的信号进行故障检测的故检器36。作为一种实施方式，所述第二PLL单元31根据60MHz参考时钟产生2400-2600MHz步进为10MHz的信号，与所述第二DDS单元32产生的300-400MHz信号通过第二混频器35下变频至2000-2200MHz，然后经过至少一级第四带通滤波器滤波和至少一级第四放大器放大后输出。
作为优选实施例，请参考图2所示，所述下变频至1500-1800MHz的信号经过两级第四带通滤波器37和三级第四放大器38后输出，由此可以更好地滤除杂散信号，以及根据需要对两级滤波后的信号进行有效放大。同时根据实际指标要求，合理地选择BPF的频带会大大提高输出信号的杂散抑制，同时也利于所述相位比较模块4准确地检测出基准频率模块2和被移相的锁相DDS模块的相差，保证多路输出的低相差指标。
作为优选实施方式，所述多路锁相DDS模块3中包括十路并列设置的锁相DDS模块，即所述多路锁相DDS模块3由十个锁相DDS模块组成，而图2中仅示出了一路锁相DDS模块，其余锁相DDS模块的构成和连接关系与图2中的一路锁相DDS模块相同，在此不再赘述。当然，本领域的技术人员根据需要，还可以在图2中十路锁相DDS模块的基础上，对锁相DDS模块的路数进行增减。
作为具体实施例，请参考图2所示，所述控制模块5包括微控制单元(MicrocontrollerUnit，MCU)51、FPGA单元52和主控计算机53；所述主控计算机53产生并通过串口输出频率控制码，所述微控制单元51输出相位调整数据，所述FPGA单元52接收所述频率控制码和相位调整数据，按要求控制所述多路锁相DDS模块3和基准频率模块2的相位、频率和幅度的变化，实现所需要的信号输出。具体地，所述基准频率模块2中第一DDS单元22输出的300-400MHz通过所述相位比较模块4与十路锁相DDS模块输出的2000-2200MHz的相位进行比较，所述相位比较模块4将上述两模块比较后的相差数据输出至控制模块5的微控制单元51，所述微控制单元51对需要移相的锁相DDS模块的相位进行分析和运算，输出相位调整数据即相位控制字，然后所述FPGA单元52根据该相位调整数据和所述频率控制码，控制十路锁相DDS模块按照上述微分相位射频移相方法将每路锁相DDS模块移至需要的相位，即采用MCU对十路锁相DDS模块中的每一路在每一输出频率下均进行移相处理，以保证十路锁相DDS模块输出之间的低相差，最终实现输出多路低相差信号。
本发明提供的微分相位射频移相系统，是一种利用直接数字频率合成器DDS和锁相环PLL的多路低相差输出捷变频率源设计方法，DDS相位噪声低，易于实现相位、幅度和频率的细步进控制，但杂散差且输出频率受参考时钟限制；而PLL输出频带宽、杂散抑制度高，但是跳频时间长、相位不易控制。本发明提供的微分相位射频移相系统采用DDS和PLL相结合的方案，取两种技术的优点，可同时输出多路如十路及以上相关信号，具有稳定性高、多路输出信号相差小、输出信号频率和幅度调整灵活等特点，大大降低了硬件设计难度及成本；同时，微分相位射频移相系统还具有较好的可扩展性，可通过增减锁相DDS模块的数量可以实现任意N路低相差输出，另外还可以通过控制DDS的移相值，实现正交输出或是反相输出等功能。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。
Claims (10)
1.一种微分相位射频移相方法，其特征在于，包括以下步骤：
接收频率控制码，确定DDS频率控制字；
设置待调整多路DDS相位为0，频率为频率控制字所对应频点；
调整第一路DDS；
接收对应DDS的相差数据；
将DDS相位相对移3度，即移至3度或273度；
判断相差所在象限并查表调整相差至90±1.4度；
判断待调整多路DDS是否已调整完，若为否，则转至所述接收对应DDS的相差数据步骤继续调整下一路DDS。
2.根据权利要求1所述的微分相位射频移相方法，其特征在于，在所述接收频率控制码，确定DDS频率控制字步骤之前还包括步骤：判断启动信号上升沿是否到来，若为是，则相位调整开始。
3.根据权利要求1所述的微分相位射频移相方法，其特征在于，在所述接收相差数据步骤之后与将DDS相位相对移3度，即移至3度或273度步骤之前还包括步骤：判断相差是否在线性区，若为否，则移动DDS相位使相差在线性区。
4.一种微分相位射频移相系统，其特征在于，包括参考源模块、基准频率模块、多路锁相DDS模块、相位比较模块和控制模块；其中，
所述参考源模块适于为整个系统提供基准频率信号；
所述基准频率模块适于根据所述基准频率信号为多路锁相DDS模块提供相位基准信号；
所述多路锁相DDS模块适于根据所述基准频率信号调整多路相位信号，并在所述控制模块的控制下，按照上述权利要求1-3中任一项所述微分相位射频移相方法将每路锁相DDS模块移至需要的相位，实现多路低相差信号输出；
所述相位比较模块适于对所述基准频率模块和多路锁相DDS模块的相位进行比较，并将比较后的相差数据传输至所述控制模块；
所述控制模块适于根据所述相差数据及产生的频率控制码，控制所述多路锁相DDS模块和基准频率模块的相位、频率和幅度。
5.根据权利要求4所述的微分相位射频移相系统，其特征在于，所述参考源模块包括顺序连接的恒温控制晶体振荡器、放大器、功分器和分频器；所述恒温控制晶体振荡器提供系统所需要的参考时钟信号，经所述放大器和功分器后一路直接输出，另一路经所述分频器后作为所述基准频率模块、多路锁相DDS模块和控制模块的参考时钟。
6.根据权利要求4所述的微分相位射频移相系统，其特征在于，所述基准频率模块包括第一PLL单元和第一DDS单元，将所述第一PLL单元产生的第一频率信号放大的第一放大器，将所述第一DDS单元产生的第二频率信号滤波的第一带通滤波器，将放大的第一频率信号和滤波的第二频率信号进行下变频的第一混频器，并对混频后的信号进行滤波的至少一级第二带通滤波器和放大的至少一级第二放大器。
7.根据权利要求4所述的微分相位射频移相系统，其特征在于，所述多路锁相DDS模块中的单个锁相DDS模块包括第二PLL单元和第二DDS单元，将所述第二PLL单元产生的第三频率信号放大的第三放大器，将所述第二DDS单元产生的第四频率信号滤波的第三带通滤波器，将放大的第三频率信号和滤波的第四频率信号进行下变频的第二混频器，对混频后的信号进行滤波的至少一级第四带通滤波器和放大的至少一级第四放大器，并对滤波和放大处理后的信号进行故障检测的故检器。
8.根据权利要求7所述的微分相位射频移相系统，其特征在于，所述多路锁相DDS模块中包括十路并列设置的锁相DDS模块。
9.根据权利要求6或7所述的微分相位射频移相系统，其特征在于，信号通过混频器下变频，均再经过两级带通滤波器和三级放大器后输出。
10.根据权利要求4所述的微分相位射频移相系统，其特征在于，所述控制模块包括微控制单元、FPGA单元和主控计算机；所述主控计算机产生并通过串口输出频率控制码，所述微控制单元输出相位调整数据，所述FPGA单元接收所述频率控制码和相位调整数据，按要求控制多路锁相DDS模块和基准频率模块的相位、频率和幅度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511024625.2A CN105656484A (zh) | 2015-12-29 | 2015-12-29 | 一种微分相位射频移相方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511024625.2A CN105656484A (zh) | 2015-12-29 | 2015-12-29 | 一种微分相位射频移相方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105656484A true CN105656484A (zh) | 2016-06-08 |
Family
ID=56489961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511024625.2A Pending CN105656484A (zh) | 2015-12-29 | 2015-12-29 | 一种微分相位射频移相方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105656484A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107809241A (zh) * | 2017-11-07 | 2018-03-16 | 晶晨半导体(上海)股份有限公司 | 一种pll的分频调节方法 |
| WO2020237690A1 (zh) * | 2019-05-31 | 2020-12-03 | 华为技术有限公司 | 一种相位同步装置、相位同步系统及收发装置 |
| CN112615620A (zh) * | 2020-12-18 | 2021-04-06 | 南京天朗防务科技有限公司 | 一种基于dds的数字移相方法 |
| CN117434334A (zh) * | 2023-12-21 | 2024-01-23 | 广州智光储能科技有限公司 | 一种电压暂降检测方法、装置、设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1382995A (zh) * | 2002-04-24 | 2002-12-04 | 清华大学 | 一种频率和相位的数字测量方法 |
| US20050064836A1 (en) * | 2003-09-23 | 2005-03-24 | Tapio Kuiri | Method of controlling phase locked loop in mobile station, and mobile station |
| CN104467831A (zh) * | 2014-12-10 | 2015-03-25 | 中国电子科技集团公司第二十六研究所 | 一种基于hbar的低相位噪声频率合成系统及方法 |
| CN104660252A (zh) * | 2013-11-22 | 2015-05-27 | 苏州普源精电科技有限公司 | 一种具有相位调节功能的射频信号源 |
-
2015
- 2015-12-29 CN CN201511024625.2A patent/CN105656484A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1382995A (zh) * | 2002-04-24 | 2002-12-04 | 清华大学 | 一种频率和相位的数字测量方法 |
| CN1159592C (zh) * | 2002-04-24 | 2004-07-28 | 清华大学 | 一种频率和相位的数字测量方法 |
| US20050064836A1 (en) * | 2003-09-23 | 2005-03-24 | Tapio Kuiri | Method of controlling phase locked loop in mobile station, and mobile station |
| CN104660252A (zh) * | 2013-11-22 | 2015-05-27 | 苏州普源精电科技有限公司 | 一种具有相位调节功能的射频信号源 |
| CN104467831A (zh) * | 2014-12-10 | 2015-03-25 | 中国电子科技集团公司第二十六研究所 | 一种基于hbar的低相位噪声频率合成系统及方法 |
Non-Patent Citations (1)
| Title |
|---|
| 高青春、安雷、彭易、牛伟、唐小艳、成斌、陶毅、章露、黄俊、戴梅生: "多路低相差输出捷变频率源的设计与实现", 《压电与声光》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107809241A (zh) * | 2017-11-07 | 2018-03-16 | 晶晨半导体(上海)股份有限公司 | 一种pll的分频调节方法 |
| WO2020237690A1 (zh) * | 2019-05-31 | 2020-12-03 | 华为技术有限公司 | 一种相位同步装置、相位同步系统及收发装置 |
| CN112615620A (zh) * | 2020-12-18 | 2021-04-06 | 南京天朗防务科技有限公司 | 一种基于dds的数字移相方法 |
| CN117434334A (zh) * | 2023-12-21 | 2024-01-23 | 广州智光储能科技有限公司 | 一种电压暂降检测方法、装置、设备及存储介质 |
| CN117434334B (zh) * | 2023-12-21 | 2024-05-28 | 广州智光储能科技有限公司 | 一种电压暂降检测方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10355852B2 (en) | Lock detector for phase lock loop | |
| CN105656484A (zh) | 一种微分相位射频移相方法及系统 | |
| US11057040B2 (en) | Phase-locked loop circuit and clock generator including the same | |
| US10305495B2 (en) | Phase control of clock signal based on feedback | |
| US8638144B1 (en) | Systems and methods involving phase detection with adaptive locking/detection features | |
| CN102361456B (zh) | 一种时钟相位对齐调整电路 | |
| EP2339753A1 (en) | A digital phase locked loop | |
| KR19990086677A (ko) | 클럭보정회로 | |
| JP2010119077A (ja) | 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法 | |
| CN101938276A (zh) | 鉴频鉴相器及其鉴频鉴相方法、锁相环、频率综合器 | |
| US10164622B2 (en) | Circuit and method for reducing mismatch for combined clock signal | |
| CN103580713A (zh) | 电子装置和时钟产生方法 | |
| US20150180643A1 (en) | Signal Generator, Electronic System Comprising the Signal Generator and Method of Generating Signals | |
| US20120139592A1 (en) | Method and Apparatus for Frequency Synthesizing | |
| CN107346964B (zh) | 一种带自校准功能的高速脉冲信号脉宽精密控制电路及控制方法 | |
| CN101924552A (zh) | Pll电路 | |
| CN103780258B (zh) | 数字双链延迟锁相环 | |
| US7603095B2 (en) | Apparatus and method of switching intervals | |
| US20160006421A1 (en) | Frequency synthesiser circuit | |
| CN109150176A (zh) | Wifi射频芯片参考时钟电路、时钟合成电路、应用处理器 | |
| US8941425B2 (en) | Semiconductor device compensating for internal skew and operating method thereof | |
| CN102931985A (zh) | 一种相位可调的多载波合成信号产生系统 | |
| US8817936B2 (en) | Multiple synchronous IQ demodulators | |
| CN204376873U (zh) | 用于无线电的频率合成器 | |
| CN110301094B (zh) | 在受控延迟线路中采用相位误差检测的多相位时钟生成 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160608 |
|
| WD01 | Invention patent application deemed withdrawn after publication |