CN109150176A - Wifi射频芯片参考时钟电路、时钟合成电路、应用处理器 - Google Patents

Abstract

本发明提供了一种时钟合成电路、应用处理器、WIFI射频芯片参考时钟电路，所述时钟合成电路用于与外部参考时钟单元连接，所述时钟合成电路包括第一分频器、PLL锁相环单元、时钟选择器。所述外部参考时钟单元用于提供时钟输入信号。所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。这样，其他功能模块的参考时钟由应用处理器中的时钟合成电路生成，从而有效减少了晶振数量，达到缩小PCB面积、节约成本的目的。

Description

WIFI射频芯片参考时钟电路、时钟合成电路、应用处理器

技术领域

本发明涉及芯片电路领域领域，特别涉及一种WIFI射频芯片参考时钟电路、时钟合成电路、应用处理器。

背景技术

随着无线移动终端的日益普及，用户对移动终端的稳定性要求越来越高。移动终端要想稳定工作，就需要稳定的参考时钟源。在终端设备中，参考时钟的作用，可以形象的比喻成心脏对人体的作用一样，没有精准的参考时钟终端设备就无法正常工作。

通信系统中的时钟电路为整个系统的工作提供了基本的参考时钟，用于实现收发数据同步和信号采样等功能。之所以称之为参考时钟，是因为产品能否正常工作完全依赖于时钟的精确度。一旦时钟存在误差，该误差就会随着倍频的增加而介入应用端的工作频段,无论是基带的数字和模拟部分还是射频的上变频和下变频都会受到影响。

在特定的微控制器应用中，选择最佳的时钟源需要综合考虑以下一些因素：精度、成本、功耗以及环境需求。SOC片上系统上通常集成了多个功能模块,每个模块需要不同频率的时钟,尤其是WIFI视频芯片对时钟精准度、稳定度要求较高。如图1所示，传统的设计中要求每个功能模块都需要采用一个参考晶振来产生时钟信号，即每个功能模块都有其对应的一个外部时钟单元，这样就要求面板上需要集成多个晶振，不仅增加了板上的占用空间，也增加了硬件成本。

发明内容

为此，需要提供一种时钟合成电路的技术方案，用以解决现有的芯片电路设计要求每个功能模块都需要采用一个参考晶振来产生时钟信号，导致占用面板空间大、硬件成本高的问题。

为实现上述目的，发明人提供了一种时钟合成电路，用于与外部参考时钟单元连接，所述时钟合成电路包括第一分频器、PLL锁相环单元、时钟选择器；

所述PLL锁相环单元包括鉴相器、环路滤波器、压控振荡器、第二分频器；所述第一分频器、第二分频器分别与鉴相器连接，所述鉴相器与环路滤波器连接，所述环路滤波器与压控振荡器连接，所述压控振荡器还分别与第二分频器、时钟选择器连接；

所述外部参考时钟单元用于提供时钟输入信号，所述外部参考时钟单元分别与与时钟选择器和第一分频器连接；

所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。

进一步地，所述时钟合成电路包括第三分频器，所述第三分频器分别与压控振荡器、时钟选择器连接。

进一步地，所述时钟合成电路还包括相位器，所述相位器与时钟选择器连接；

所述相位器用于对时钟选择器的输出信号进行变相处理，并对变相处理后的时钟信号进行输出。

进一步地，所述时钟合成电路还包括第四分频器；所述第四分频器与相位器连接；

所述第四分频器用于对经过相位器变相处理后的输出信号进行分频处理，并对分频处理后的时钟信号进行输出。

发明人还提供了一种应用处理器，所述应用处理器包含了如前文所述的时钟选择电路。

发明人还提供了一种WIFI射频芯片参考时钟电路，所述电路包括WIFI射频芯片、应用处理器、外部参考时钟单元；所述应用处理器内设置有时钟合成电路，所述时钟合成电路与外部参考时钟单元连接，所述WIFI射频芯片与应用处理器连接；所述应用处理器为如前文所述的应用处理器；所述WIFI射频芯片的参考时钟由应用处理器时钟合成电路提供；

所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择其中一路时钟信号输出至WIFI射频芯片；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。

区别于现有技术，上述技术方案所述的一种时钟合成电路、应用处理器、WIFI射频芯片参考时钟电路，所述时钟合成电路用于与外部参考时钟单元连接，所述时钟合成电路包括第一分频器、PLL锁相环单元、时钟选择器。所述外部参考时钟单元用于提供时钟输入信号。所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。这样，其他功能模块的参考时钟由应用处理器中的时钟合成电路生成，从而有效减少了晶振数量，达到缩小PCB面积、节约成本的目的。

附图说明

图1为现有技术的WIFI射频芯片与应用处理器的电路设计示意图；

图2为本发明一实施方式涉及的WIFI射频芯片与应用处理器的电路设计示意图；

图3为本发明一实施方式涉及的时钟合成电路的示意图。

附图标记说明：

101、WIFI射频芯片；

102、应用处理器；

103、外部参考时钟单元；

104、时钟合成电路；

110、第一分频器；111、PLL锁相环单元；113、时钟选择器；114、第三分频器；115、相位器；116、第四分频器；

120、鉴相器；121、环路滤波器；122、压控振荡器；123、第二分频器。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图3，为本发明一实施方式涉及的时钟合成电路的示意图。所述时钟合成电路104用于与外部参考时钟单元103连接，包括第一分频器110、PLL锁相环单元111、时钟选择器113。

所述PLL锁相环单元111包括鉴相器120、环路滤波器121、压控振荡器122、第二分频器123。所述第一分频器110、第二分频器123分别与鉴相器120连接，所述鉴相器120与环路滤波器121连接，所述环路滤波器121与压控振荡器122连接，所述压控振荡器122还分别与第二分频器123、时钟选择器113连接。

所述外部参考时钟单元103用于提供时钟输入信号，所述外部参考时钟单元103分别与与时钟选择器113和第一分频器110连接。

所述时钟选择器113用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。

时钟输入信号是外部晶体震荡器(即外部参考时钟单元)产生的时钟信号，输入时钟信号进入时钟合成电路104后有两个分路，一条不经过PLL锁相环单元直接通过时钟选择器输出，此时输出时钟信号等于输入时钟信号，另一条支路经过PLL锁相环单元进行分频倍频。

PLL锁相环单元，又称锁相环路，是一种反馈控制电路，简称锁相环(PLL,Phase-Locked Loop)。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

其中，鉴相器用于检测输入信号的相位差。环路滤波器是拥有将鉴相器输出具有纹波的直流信号平均化，将其变化为交流信号成分少的直流信号的低通滤波器。环路滤波器除滤除文波功能以外，还有一个更重要的功能，就是稳定PLL环路控制的传输特性。压控振荡器就是用输入的直流信号控制震荡频率，它是一种可变频率振荡器。

例如第一分频器的分频系数为M，第二分频器的分频系数为N，而压控振荡器vco的频率为48HZ，外部参考时钟单元提供的输入时钟信号为36HZ，那么可以将系数M设置有3，系数N设置为4。这样，经过分频处理后，鉴相器所接收到的两路时钟信号(一路来自第一分频器，另一路来自第二分频器)均为12HZ，从而达到输出电压与输入电压的相位被锁住的目的。

多路时钟选择器通过by pass控制信号选择直接输出第一时钟信号或者第二时钟信号。优选的，在本实施方式中，时钟选择器将第一时钟信号或第二时钟信号输出至WIFI射频芯片。由于WIFI射频芯片的输入时钟由应用处理器(AP)中的时钟合成电路提供，因此只需设置一个外部晶体震荡器即可，从而有效缩小PCB面积，节约了硬件成本。

为了拓宽时钟合成电路的输出频率范围，在某些实施例中，所述时钟合成电路104包括第三分频器114，所述第三分频器114分别与压控振荡器122、时钟选择器113连接。在宽范围内取分频系数，相应的VCO震荡频率也要在宽范围内改变，然而分频系数范围变宽，做为PLL电路的传递函数也跟着变化，VCO很难输出高纯正度的信号。另外，可变VCO的震荡频率范围也是有限的，一般说来，震荡频率范围宽，则VCO输出信号的纯正降低，因此需要在输出部分接入分频电路。假设第三分频器的分频系数为J，这样，当需要输出不同频率的时钟信号时，只需调整J的数值，从而满足了不同WIFI射频芯片的需求。M、N、J均为正整数。

为了进一步拓宽时钟合成电路的适用场景，使其不仅可以满足WIFI射频芯片的需求，还可以满足其他一些不同频率要求的功能模块的需求，在某些实施例中，所述时钟合成电路104还包括相位器115，所述相位器115与时钟选择器113连接。所述相位器115用于对时钟选择器的输出信号进行变相处理，并对变相处理后的时钟信号进行输出。这样，通过相位器来调整输出信号的相位，具体可以将输出信号的相位变换成与原来输出信号相差0度、90度、180度、270度的输出信号，从而满足不同功能模块的输入时钟需求。

在某些实施例中，所述时钟合成电路104还包括第四分频器116；所述第四分频器116与相位器115连接。所述第四分频器116用于对经过相位器变相处理后的输出信号进行分频处理，并对分频处理后的时钟信号进行输出。这样，不仅时钟合成电路输出的时钟信号不仅可以满足对时钟频率要求不同相位的功能模块的需求，还可以满足对时钟频率大小要求不同的功能模块的需求。优选的，第四分频器包括二分频(即分频系数为2)、三分频(即分频系数为3)、四分频(即分频系数为4)。

发明人还提供了一种应用处理器，所述应用处理器包含了如前文所述的时钟选择电路。发明人还提供了一种WIFI射频芯片参考时钟电路，所述电路包括WIFI射频芯片、应用处理器、外部参考时钟单元；所述应用处理器内设置有时钟合成电路，所述时钟合成电路与外部参考时钟单元连接，所述WIFI射频芯片与应用处理器连接；所述应用处理器为如前所述的应用处理器；所述WIFI射频芯片的参考时钟由应用处理器时钟合成电路提供。

所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择其中一路时钟信号输出至WIFI射频芯片；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。

上述技术方案所述的一种时钟合成电路、应用处理器、WIFI射频芯片参考时钟电路，所述时钟合成电路用于与外部参考时钟单元连接，所述时钟合成电路包括第一分频器、PLL锁相环单元、时钟选择器。所述外部参考时钟单元用于提供时钟输入信号。所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。这样，其他功能模块的参考时钟由应用处理器中的时钟合成电路生成，从而有效减少了晶振数量，达到缩小PCB面积、节约成本的目的。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (6)

1.一种时钟合成电路，用于与外部参考时钟单元连接，其特征在于，所述时钟合成电路包括第一分频器、PLL锁相环单元、时钟选择器；

所述PLL锁相环单元包括鉴相器、环路滤波器、压控振荡器、第二分频器；所述第一分频器、第二分频器分别与鉴相器连接，所述鉴相器与环路滤波器连接，所述环路滤波器与压控振荡器连接，所述压控振荡器还分别与第二分频器、时钟选择器连接；

所述外部参考时钟单元用于提供时钟输入信号，所述外部参考时钟单元分别与与时钟选择器和第一分频器连接；

所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。

2.如权利要求1所述的时钟合成电路，其特征在于，所述时钟合成电路包括第三分频器，所述第三分频器分别与压控振荡器、时钟选择器连接。

3.如权利要求1所述的时钟选择电路，其特征在于，所述时钟合成电路还包括相位器，所述相位器与时钟选择器连接；

所述相位器用于对时钟选择器的输出信号进行变相处理，并对变相处理后的时钟信号进行输出。

4.如权利要求3所述的时钟选择电路，其特征在于，所述时钟合成电路还包括第四分频器；所述第四分频器与相位器连接；

所述第四分频器用于对经过相位器变相处理后的输出信号进行分频处理，并对分频处理后的时钟信号进行输出。

5.一种应用处理器，其特征在于，所述应用处理器包含了如权利要求1至4任一项所述的时钟选择电路。

6.一种WIFI射频芯片参考时钟电路，其特征在于，所述电路包括WIFI射频芯片、应用处理器、外部参考时钟单元；所述应用处理器内设置有时钟合成电路，所述时钟合成电路与外部参考时钟单元连接，所述WIFI射频芯片与应用处理器连接；所述应用处理器为如权利要求5所述的应用处理器；所述WIFI射频芯片的参考时钟由应用处理器时钟合成电路提供；

所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择其中一路时钟信号输出至WIFI射频芯片；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。