CN102377427A - Pll频率合成器、无线通信装置和pll频率合成器控制方法 - Google Patents

Abstract

本公开涉及PLL频率合成器、无线通信装置和PLL频率合成器控制方法。该PLL频率合成器包括：相位比较单元；电流脉冲信号生成单元；转换单元，其将来自电流脉冲信号生成单元的电流脉冲信号转换为电压信号；输出单元，其输出具有与来自转换单元的电压信号匹配的振荡频率的信号；分频器，其按照与分频比控制信号匹配的分频比对来自输出单元的输出进行分频以输出为分频信号；分频比控制信号生成单元，其基于用于N分数分频的分频比数据生成分频比控制信号；以及相位误差补偿信号生成单元，其根据分频比数据生成至少两个相位误差补偿数据，并且以不同的定时利用至少两个所生成的相位误差补偿数据来生成相位误差补偿信号。

Description

PLL频率合成器、无线通信装置和PLL频率合成器控制方法

技术领域

本公开涉及PLL频率合成器、无线通信装置和PLL频率合成器控制方法，更具体地，涉及可以使基准频率与非整数转换系数相乘的N分数分频PLL频率合成器。

背景技术

对于无线通信装置和广播设备，具有PLL(锁相环)电路的PLL频率合成器通常被用作频率转换器(混频器)的本地振荡器。

作为PLL电路的示例，N整数分频PLL电路将通过对来自基准振荡源的基准频率信号进行分频而获得的信号以及通过对来自电压控制振荡器(VCO)的频率信号进行分频而获得的信号输入到相位比较器以执行锁相操作。因此，VCO的振荡频率被视为输入相位比较器的比较频率的整数倍。

这意味着，如果无线通信系统中需要的信道步长被分得更细，则比较频率需要被设定为低。通常，当比较频率被设定为较低时，切换信道的时间(查找时间)增加，并且因此比较频率和查找时间保持权衡关系。此外，在噪声性能方面，优选的是将比较频率设定为尽可能高并且尽可能减少分频比N。就是说，比较频率和噪声性能保持权衡关系。

作为消除权衡的技术，已知N分数分频PLL，其使得能够在比比较频率更小的信道步长中操作。此外，作为实现该N分数分频PLL的一种方法，使用Δ∑调制器的技术是已知的。

Δ∑调制器使用集成输入信号和利用一位或多位对信号进行量化的配置，并且应用于例如A/D(模拟/数字)转换器、D/A(数字/模拟)转换器和PLL电路。

这里，关于Δ∑调制器的量化噪声的传输函数在低频区域中是小的并且在高频区域中是高的。就是说，对于Δ∑调制器，输出信号的量化噪声分量集中在高频区域上，并且因此可以获取包括频带中的抑制噪声分量的输出信号。该噪声分量抑制效果通常被称为“噪声整形”。

图12是示意性地图示在美国专利第6960947号中公开的相关领域中的N分数分频PLL频率合成器的配置的框图。

在图12中，相位比较器1101接收基准频率信号REFCLK的输入。相位比较器1101将通过借助于分频器1105对下一级的压控振荡器(VCO)1104的输出信号VCOCLK进行分频而获得的分频信号DIVCLK的相位，与基准频率信号REFCLK的相位进行比较。当基准频率信号REFCLK的相位(边缘)领先时，相位比较器1101的UP信号输出是高电平，直至延迟的分频信号DIVCLK的相位(边缘)到达。当分频信号(DIVCLK)的相位(边缘)到达时，相位比较器1101被重置，UP信号输出变为低电平。与此对照，当分频信号(DIVCLK)的相位(边缘)领先时，相位比较器1101的DN(下)信号输出是高电平，直至延迟的基准频率信号REFCLK的相位(边缘)到达。当基准频率信号REFCLK的相位(边缘)到达时，相位比较器1101被重置并且DN信号输出变为低电平。来自相位比较器1101的信号输出被输出到电荷泵1102。

电荷泵1102使与来自相位比较器1101的UP信号和DN信号匹配的电流流入和流出以生成与相位差成比例的电流脉冲信号I_CP。电荷泵1102的电流脉冲信号I_CP输出到环路滤波器1103。

环路滤波器1103对电荷泵1102的电流脉冲信号I_CP进行积分、使其平滑并且将其转换为电压信号。该环路滤波器1103的输出电压信号VT用作VCO 1104的控制电压。

VCO 1104输出具有与来自环路滤波器1103的输出电压信号VT匹配的振荡频率的信号VCOCLK。该输出信号VCOCLK作为N分数分频PLL频率合成器的输出信号被输出到下一级(未示出)处的配置(例如，频率调制器)，由分频器1105进行分频并且随后被反馈到相位比较器1101。

Δ∑调制器1107对从诸如寄存器(未示出)的数据提供部件提供的关于分频比的分数数据K进行积分，对分数K进行量化并且将输出信号X输出到加法器1106。Δ∑调制器1107的输出信号X是由伪随机整数表示的序列，其中输出信号X的平均值等于输入值K/M(M是K的位深度)，并且基于Δ∑调制器1107的阶数、位宽度和输入值确定序列模式。加法器1106使Δ∑调制器1107的输出信号X与从数据提供部件提供的分频比的整数数据N相加，并且将分频比控制信号N+X提供给分频器1105。就是说，分频比控制信号N+X是伪随机整数序列，其中平均值等于N+K/M。

分频器1105是能够根据所提供的数据采用许多种分频比的可编程分频器，接收调制分频比控制信号N+X，并且按照与分频比控制信号N+X匹配的分频比对输出信号VCOCLK进行分频。

因此，图12中图示的分数N PLL频率合成器对分频器1105进行调制，该分频器1105根据Δ∑调制器1107的输出信号对VCO 1104的输出进行分频，以实现平均的N分数分频。

通常，对于N分数分频PLL频率合成器，尽管基准频率信号REFCLK的相位和分频信号DIVCLK的相位在相位比较器1101中平均匹配，但是这两个相位不完全匹配。因此，对于每次相位比较输出UP信号或DN信号，并且电荷泵1102执行电流流入或流出操作。结果，对作为VCO 1104的控制电压的输出电压信号VT进行调制并且进一步对输出信号VCOCLK的频率进行调制。尽管调制分量因Δ∑调制器1107进行的噪声整形而集中在高频区域上并且因此可以由环路滤波器1103抑制，但是环路滤波器1103的频带较之N整数分频PLL频率合成器的环路滤波器的频带需要相对地缩窄以有效地抑制调制分量，并且因此难于充分地利用具有增加的比较频率的N分数分频PLL频率合成器。

为了解决该问题，美国专利第6960947号公开了一种使用D/A(数字/模拟)转换器1109消除从N分数分频PLL频率合成器的相位比较器1101输出的瞬时相位误差的方法。

这将参照图12描述。基于阶数、位宽度和输入值确定从Δ∑调制器1107输出的量化噪声，从而可以预测相位比较器1101中产生的瞬时相位误差。当基准频率信号REFCLK的周期是2π时，根据下式1计算瞬时相位误差。

$\mathrm{\Δ\φ}\left[n\right]=\mathrm{\Δ\φ}[n-1]+2\·\mathrm{\π}\left(\frac{K-M\·X\left[n\right]}{M\·N+K}\right)$ 式1

这里，n是自然数，K是分频比的分数数据，M是分数数据K的位深度，N是分频比的整数数据并且X是Δ∑调制器1107的输出信号。

基于上式1，控制单元1108对分数数据K和Δ∑调制器1107的输出信号X之间的差进行积分，并且按照分频比对该差进行比例缩放以向D/A转换器1109提供瞬时相位误差补偿信号APER。

D/A转换器1109是例如电流输出D/A转换器，并且使具有与基准频率信号REFCLK的周期相关的时间宽度的相位误差补偿电流脉冲信号I_DAC，与作为电荷泵1102的输出的电流脉冲信号_ICP相加。由相位误差补偿电流脉冲信号I_DAC提供的电荷量等于由作为电荷泵1102的输出的电流脉冲信号I_CP提供的电荷量的绝对值，并且具有相反的极性。因此，从环路滤波器1103流入或流出的电荷量变为零。结果，可以抑制作为VCO1104的控制电压的输出电压信号VT的波动，从而可以扩展环路滤波器1103的带宽并且利用N分数分频PLL频率合成器。

顺便提及，N分数分频PLL频率合成器需要准确地将小的相位差转换为电流脉冲，不论是否提供了瞬时相位误差补偿功能，并且因此重要的是，包括电荷泵的相位比较器具有高线性以提供好的相位噪声性能。

相位比较器的公知的非线性包括(1)相位差的零点附近的增益不连续(死区和增益过多)以及(2)UP电流和DN电流之间的失配。这些非线性可以通过如下方式避免：将PLL电路锁定到其中PLL电路具有恒定相位差的状态，就是说，使相位比较器的操作点移动到线性区域。

美国专利第4970475号公开了一种使相位比较器的工作点移动到线性区域的方法。

图13是示意性地图示美国专利第4970475号中公开的包括电荷泵的相位比较器的配置的框图。图14是图13中的相位比较器的每个信号的时序图。

将参照图13中图示的相位比较器的框图和图14中图示的时序图描述改进相位比较器的线性的方法。

对于分频信号DIVCLK的相位(边缘)，设定触发器1202并且DN信号变为高电平。根据DN信号激活电流源1206，并且从环路滤波器(未示出)提取电流Idown。

对于基准频率信号REFCLK的相位(边缘)，设定触发器1201，并且UP信号变为高电平。根据UP信号激活电流源1205，并且将电流Iup提供给环路滤波器(未示出)。此时，AND(与)门1203的输入是高电平，并且因此高电平被输出到输出R2，并且触发器1202被重置。

AND门1203的输出R2连接到延迟电路1204。因此在基准频率信号REFCLK的相位到达并且经过延迟电路1204的延迟时间Tdly之后，重置传感器1201。

PLL电路进入如下状态，其中针对和来自环路滤波器的电荷输入和输出变为零，并且因此固定状态下的分频信号DIVCLK的相位较之基准频率信号REFCLK的相位领先，领先的时间等于延迟电路1204的延迟时间Tdly。通过将延迟电路1204的延迟时间Tdly选择为大于从N分数分频操作得到的瞬时相位误差的动态范围，可以将相位比较器的操作点移动到线性区域并且提供具有好的相位噪声性能的N分数分频PLL频率合成器。

发明内容

对于相关技术中的N分数分频PLL频率合成器的瞬时相位误差补偿方法，从D/A转换器1109输出的相位误差补偿电流脉冲信号I_DAC具有与基准频率信号REFCLK的周期相关的时间宽度，并且因此如式1中所示的那样需要根据(M＊N+K)进行比例缩放。将分频器安装在逻辑电路中导致了电路规模的不可忽略的增加，从而使得安装在经济上是困难的。此外，尽管提出了，使用M＊N来近似根据(M＊N+K)的比例缩放，但是这产生了相位误差补偿操作中的误差。在许多情况中该误差趋向于在长的周期中积累，并且具有诸如PLL频带中的不可容忍的噪声的劣化的风险。

此外，提出了，控制部分1108对瞬时相位误差补偿信号APER的低位进行四舍五入，或者Δ∑调制器(未示出)对低位进行处理以减少D/A转换器1109中需要的位数目。使用将经处理的低位的信息添加到高位的配置，并且因此这种添加增加了D/A转换器1109中需要的位数目(级数)。

此外，如上文所述，从D/A转换器1109输出的相位误差补偿电流脉冲信号I_DAC具有与基准频率信号REFCLK的周期相关的时间宽度。为了使用较之要补偿的小的相位误差具有长的时间跨度的脉冲，提供补偿所需的小的电荷量，需要减小相位误差补偿电流脉冲信号I_DAC的电流幅度。就是说，D/A转换器1109需要提供非常高的分辨率。即使实现了减少D/A转换器1109的位数目的器件，但是安装高度精确的模拟电路增加了成本。

此外，相位误差补偿电流脉冲信号I_DAC的幅度与作为电荷泵1102的输出的电流脉冲信号I_CP的幅度相关，并且因此，通过增加作为电荷泵1102的输出的电流脉冲信号I_CP，可以缓和对D/A转换器1109的分辨率的要求。然而，为了在该条件下获得相同的环路特性，有必要增加环路滤波器1103的容量。这使得难于将环路滤波器1103安装在集成电路上。

相关技术中的相位比较器的线性改进方法借助于延迟电路1204确定相位比较器的操作点移动量，并且担忧抖动的积累使相位噪声劣化。

此外，延迟电路1204的延迟量因半导体工艺、温度和电源电压的波动而显著波动。即使在延迟量最小的条件下，仍需要提供足以覆盖从N分数分频操作得到的瞬时相位误差的动态范围的延迟。然而，结果，在Typcal(典型)条件或者其中延迟量最大的条件下，给出了过多的延迟量。因此，除了抖动的影响增加之外，电荷泵的电流噪声的影响变得明显，从而引起了相位噪声的劣化。此外，当延迟时间比所需要的延迟时间大时，环路滤波器的电压在相位比较时更显著地波动，从而增加了基准造假(reference spurious)。

考虑到前文，期望提供一种新型的和改进的PLL频率合成器、无线通信装置和PLL频率合成器控制方法，其能够以低成本配置并且能够改进性能。

根据本公开的实施例，提供了一种PLL频率合成器，包括：相位比较单元，其将基准频率信号的相位与分频信号的相位进行比较；电流脉冲信号生成单元，其根据来自相位比较单元的信号和来自相位误差补偿信号生成单元的相位误差补偿信号生成电流脉冲信号；转换单元，其将来自电流脉冲信号生成单元的电流脉冲信号转换为电压信号；输出单元，其输出具有与来自转换单元的电压信号匹配的振荡频率的信号；分频器，其按照与分频比控制信号匹配的分频比对来自输出单元的输出进行分频以输出为分频信号；分频比控制信号生成单元，其基于用于N分数分频的分频比数据生成分频比控制信号；以及相位误差补偿信号生成单元，其根据分频比数据生成至少两个相位误差补偿数据，并且以不同的定时利用至少两个所生成的相位误差补偿数据来生成相位误差补偿信号。

相位误差补偿信号生成单元可以包括加法单元，其使固定值与相位误差补偿数据相加。

相位误差补偿信号生成单元可以包括温度计码转换单元，其将相位误差补偿数据从二进制码转换为温度计码。

相位误差补偿信号生成单元可以包括随机化单元，其使使用相位误差补偿数据的顺序随机化。

根据本公开的实施例，提供了一种无线通信装置，其包括PLL频率合成器。

根据本公开的实施例，提供了一种PLL频率合成器控制方法，包括：将基准频率信号的相位与分频信号的相位进行比较；根据相位比较步骤中生成的信号和相位误差补偿信号生成步骤中生成的相位误差补偿信号生成电流脉冲信号；将电流脉冲信号生成步骤中生成的电流脉冲信号转换为电压信号；输出具有根据转换步骤中生成的电压信号的振荡频率的信号；按照与分频比控制信号匹配的分频比对输出步骤的输出进行分频以输出为分频信号；基于用于N分数分频的分频比数据生成分频比控制信号；以及，根据分频比数据生成至少两个相位误差补偿数据，并且以不同的定时利用至少两个所生成的相位误差补偿数据来生成相位误差补偿信号。

如上文所述，本公开可以以低成本配置并且可以改进性能。

附图说明

图1是示意性地图示根据本公开的第一实施例的N分数分频PLL频率合成器的配置的框图；

图2是示意性地图示图1中的Δ∑调制器107和控制单元108的配置的框图；

图3是示意性地图示图1中的CPDAC 102的配置的电路图；

图4是用于描述图1中的N分数分频PLL频率合成器中的瞬时相位误差补偿操作的时序图；

图5是用于描述将针对图2中的相位误差信号PE给出的偏移值的说明图，其提取自图2的一部分；

图6是当图1中的N分数分频PLL频率合成器的分频比数据的分数数据是零，即当执行N整数分频操作时的时序图；

图7是用于描述图1中的相位比较器101的输入/输出特性的曲线图；

图8是用于描述图1中的N分数分频PLL频率合成器的SSB相位噪声特性的系统仿真结果的曲线图；

图9是示意性地图示根据本公开的第二实施例的N分数分频PLL频率合成器中的控制单元的配置的框图；

图10是示意性地图示根据本公开的第三实施例的N分数分频PLL频率合成器中的CPDAC的配置的框图；

图11是示意性地图示根据本公开的第四实施例的无线通信装置的配置的框图；

图12是示意性地图示在美国专利第6960947号中公开的相关领域中的N分数分频PLL频率合成器的配置的框图；

图13是示意性地图示美国专利第4970475号中公开的包括电荷泵的相位比较器的配置的框图；以及

图14是图13中的相位比较器中的每个信号的时序图。

具体实施方式

这里，将参照附图详细描述本公开的优选实施例。注意，在说明书和附图中，具有基本上相同的功能和结构的结构元件标有相同的附图标记，并且省略了这些结构元件的重复说明。

注意，将以如下顺序提供描述。

1.第一实施例

2.第二实施例

3.第三实施例

4.第四实施例

5.结论

根据本发明的一个实施例，提供了一种PLL频率合成器，包括：相位比较单元，其将基准频率信号的相位与分频信号的相位进行比较；电流脉冲信号生成单元，其根据来自相位比较单元的信号和来自相位误差补偿信号生成单元的相位误差补偿信号生成电流脉冲信号；转换单元，其将来自电流脉冲信号生成单元的电流脉冲信号转换为电压信号；输出单元，其输出具有与来自转换单元的电压信号匹配的振荡频率的信号；分频器，其按照与分频比控制信号匹配的分频比对来自输出单元的输出进行分频以输出为分频信号；分频比控制信号生成单元，其基于用于分数分频的分频比数据生成分频比控制信号；以及相位误差补偿信号生成单元，其根据分频比数据生成至少两个相位误差补偿数据，并且以不同的定时利用至少两个所生成的相位误差补偿数据来生成相位误差补偿信号。

根据本发明的另一实施例，提供了一种PLL频率合成器控制方法，包括：将基准频率信号的相位与分频信号的相位进行比较；根据相位比较步骤中生成的信号和相位误差补偿信号生成步骤中生成的相位误差补偿信号生成电流脉冲信号；将电流脉冲信号生成步骤中生成的电流脉冲信号转换为电压信号；输出具有根据转换步骤中生成的电压信号的振荡频率的信号；按照与分频比控制信号匹配的分频比对输出步骤的输出进行分频以输出为分频信号；基于用于分数分频的分频比数据生成分频比控制信号；以及，根据分频比数据生成至少两个相位误差补偿数据，并且以不同的定时利用至少两个所生成的相位误差补偿数据来生成相位误差补偿信号。

[1.第一实施例]

首先，将描述根据本公开的第一实施例的N分数分频PLL频率合成器。图1是示意性地图示根据本实施例的N分数分频PLL频率合成器的配置的框图。

在图1中，将基准频率信号REFCLK输入到相位比较器101。相位比较器101是本公开的相位比较单元的示例，并且将分频信号DIVCLK的相位与基准频率信号REFCLK的相位进行比较，其中通过借助于分频器105按照N对下一级的压控振荡器(VCO)104的输出信号VCOCLK进行分频来获得分频信号DIVCLK。当基准频率信号REFCLK的相位(边缘)领先时，相位比较器101的UP信号输出是高电平，直至延迟的分频信号DIVCLK的相位(边缘)到达。当分频信号(DIVCLK)的相位(边缘)到达时，相位比较器101被重置，并且UP信号输出变为低电平。当分频信号(DIVCLK)的相位(边缘)领先时，相位比较器101的DN(下)信号输出是高电平，直至延迟的基准频率信号REFCLK的相位(边缘)到达。当基准频率信号REFCLK的相位(边缘)到达时，相位比较器101被重置并且DN信号输出变为低电平。来自相位比较器101的信号输出被输出到CPDAC 102。

CPDAC 102是本公开的电流脉冲信号生成单元的示例并且是组合了电荷泵的功能和D/A(数字/模拟)转换器的功能的电路，并且使与来自相位比较器101的UP信号和DN信号以及来自控制单元108的相位误差补偿信号PECOMP匹配的电流流入和流出以生成与相位差成比例的电流脉冲信号I_CPDAC。CPDAC 102的电流脉冲信号I_CPDAC输出到环路滤波器103。

环路滤波器103是本公开的转换单元的示例，并且对CPDAC 102的电流脉冲信号I_CPDAC进行积分、使其平滑并且将其转换为电压信号。该环路滤波器103的输出电压信号VT用作VCO 104的控制电压。

VCO 104是本公开的输出单元的示例，并且输出具有与来自环路滤波器103的输出电压信号VT匹配的振荡频率的信号VCOCLK。该输出信号VCOCLK作为N分数分频PLL频率合成器的输出信号被输出到下一级(未示出)中的配置(例如，频率转换器)，并且由分频器105进行分频并且随后被反馈到相位比较器101。

Δ∑调制器107对从诸如寄存器(未示出)的数据提供部件提供的关于分频比的分数数据K进行积分和量化，并且将输出信号X输出到加法器106。Δ∑调制器107的输出信号X是由伪随机整数表示的序列，其中输出信号X的平均值等于输入值K/M(M是K的位深度)，并且基于Δ∑调制器107的阶数、位宽度和输入值确定序列模式。加法器106使Δ∑调制器107的输出信号X与从数据提供部件提供的分频比的整数数据N相加，并且将分频比控制信号N+X提供给分频器105。就是说，分频比控制信号N+X是伪随机整数序列，其中平均值等于N+K/M。Δ∑调制器107和加法器106是本公开的分频比控制信号生成单元的示例。

分频器105是本公开的分频单元的示例，并且是能够根据所提供的数据采用许多种分频比的可编程分频器，并且接收调制分频比控制信号N+X，并且按照与分频比控制信号N+X匹配的分频比对输出信号VCOCLK进行分频。

因此，图1中图示的分数N PLL频率合成器对分频器105进行调制，该分频器105根据Δ∑调制器107的输出信号对VCO 104的输出进行分频，以实现平均的N分数分频。

对于N分数分频PLL频率合成器，尽管基准频率信号REFCLK的相位和分频信号DIVCLK的相位在相位比较器101中平均匹配，但是这两个相位不完全匹配。

基于阶数、位宽度和输入值确定从Δ∑调制器107输出的量化噪声，从而可以预测并且补偿相位比较器101中产生的瞬时相位误差。当输出信号VCOCLK的周期是2π时，根据下式2计算瞬时相位误差。

$\mathrm{\Δ\φ}\left[n\right]=\mathrm{\Δ\φ}[n-1]+2\·\mathrm{\π}\left(\frac{K-M\·X\left[n\right]}{M}\right)$ 式2

这里，n是自然数，K是分频比的分数数据，M是分数数据K的位深度，并且X是Δ∑调制器107的输出信号。

基于上式2，Δ∑调制器107对分数数据K和Δ∑调制器107的输出信号X之间的差进行积分，并且使用分数数据K对该差进行比例缩放或者执行获取等效结果的方法，以生成相位误差信号PEU并且将其提供给控制单元108。位深度M是2的幂，从而使用M的分频可以被实现为逻辑电路中的移位并且基本上不需要为该分频添加硬件。

输入到控制单元108的相位误差信号PEU被分解为至少两个部分，每个部分被整形为具有与VCO 104的周期相等的时间宽度的脉冲信号并且连续地或者在某个时间间隔之后以不同的定时输出到CPDAC 102，作为相位误差补偿信号PECOMP。控制单元108是本公开的相位误差补偿信号生成单元的示例。

接下来，将详细描述图1中的Δ∑调制器107和控制单元108。图2是示意性地图示图1中的Δ∑调制器107和控制单元108的配置的框图

在图2中，Δ∑调制器107使用例如被称为“1-1-1MASH(多级噪声整形)”的配置。第一累加器201积累输入数据K并且输出溢出信号OVF1，第一累加器201向第二累加器202提供残余噪声，即量化噪声N1。第二累加器202积累第一累加器201的量化噪声N1并且输出溢出信号OVF2，第二累加器202向第三累加器203提供量化噪声N2。第三累加器203积累第二累加器202的量化噪声N2并且输出溢出信号OVF3。第一累加器201、第二累加器202和第三累加器203的溢出信号OVF1、OVF2和OVF3经历差分和加法处理，并且作为输出信号X被提供给图1中的分频器105。根据下式3计算从输入数据K到输出信号X的传输函数。

X(z)＝K(z)+(1-z^-1)³·N₃(z)    式3

根据上式3，输入数据K在不受影响的情况下通过，并且量化噪声经历三阶噪声整形。在溢出信号的差分和加法处理的过程中消除了第一累加器201添加的量化噪声N1和第二累加器202添加的量化噪声N2，并且输出信号X中呈现的噪声仅由第三累加器202添加的量化噪声N3引起。

当上式2被重写为关于z的转换式并且上式3被代入该式中时，得到下式4。

$\mathrm{PE}\left(z\right)=z^{-1}\·\mathrm{PE}\left(z\right)+\frac{K\left(z\right)}{M}-X\left(z\right)$

$=z^{-1}\·\mathrm{PE}\left(z\right)+\frac{K\left(z\right)}{M}-\{\frac{K\left(z\right)}{M}+{(1-z^{-1})}^3\·N_3\left(z\right)\}$ 式4

$=z^{-1}\·\mathrm{PE}\left(z\right)-{(1-z^{-1})}^3\·N_3\left(z\right)$

这里，PE是相位误差，K是分频比的分数数据，M是分数数据K的位深度并且N是分频比的整数数据。

当针对PE(z)对式4求解时，得到下式5。

PE(z)＝-(1-z^-1)²·N₃(z)    式5

就是说，通过寻找第三累加器203的量化噪声N3的二阶差分，可以获得相位误差PE。如关于相位误差信号生成电路204描述的，可以利用第三累加器203的延迟电路作为第二差分电路的一部分，从而可以通过添加小规模的电路实现期望的操作。相位误差信号生成电路204使预定偏移值OFFSET1与相位误差PE相加并且将相位误差信号PEU提供给控制单元108。

输入到控制单元108的相位误差信号PEU被分为高位信号PEU1和低位信号PEU2，并且高位信号PEU1被提供给第一温度计编码器205，而低位信号PEU2被提供给Δ∑调制器207。低位信号PEU2在Δ∑调制器207中进行处理，被添加预定偏移值OFFSET2并且作为信号PEU2′被提供给第二温度计编码器206。信号PEU1和PEU2′是本公开的相位误差补偿数据的示例。

第一温度计编码器205将具有二进制码的输入信号PEU1转换为具有温度计码的信号PEUT1以提供给脉冲整形器208。第二温度计编码器205将具有二进制码的输入信号PEU2′转换为具有温度计码的信号PEUT2以提供给脉冲整形器208。第一温度计编码器205和第二温度计编码器206是本公开的温度计码转换单元的示例。

脉冲整形器208将输入信号PEUT1和信号PEUT2整形为具有等于VCO 104的周期的时间宽度的脉冲信号，以连续地或者在某个时间间隔之后以不同的定时输出到图1中的CPDAC 102，作为相位误差补偿信号PECOMP。

此外，相位误差补偿信号PECOMP的脉冲宽度可以等于通过按照整数对VCO 104的输出进行分频而获得的时钟周期。在该情况中，需要改变上式2中的比例缩放量。整数分频比优选地是2的幂以使得能够使用移位来进行简单的比例缩放。

此外，可以使用如下配置，其中第一温度计编码器205和第二温度计编码器206在脉冲整形器208的下一级处提供或者在CPDAC 102内部提供。

接下来，将详细描述图1中的CPDAC 102。图3是示意性地图示图1中的CPDAC 102的配置的电路图。

在图3中，CPDAC 102具有：例如，UP电流单元301，其连接在电源和环路滤波器输出端子之间并且接收来自相位比较器101的UP信号并且输出电流脉冲信号Iup；以及DN电流单元阵列302，其连接在地电位和环路滤波器输出端子之间并且接收来自相位比较器101的DN信号或者来自控制单元108的相位误差补偿信号PECOMP并且输出电流脉冲信号Idown。

DN电流单元阵列302具有多个单位电流单元，并且一部分单位电流单元根据来自相位比较器101的DN信号进行控制，而一部分单位电流单元根据来自控制单元108的相位误差补偿信号PECOMP进行控制。因此，可以改进相位误差补偿操作的线性并且改进根据DN信号的操作电流和根据相位误差补偿操作的操作电流之间的匹配。

此外，生成针对UP电流单元301和DN电流单元阵列302给出的偏置电压的偏置电路(未示出)优选地具有改进UP电流单元301和DN电流单元阵列302之间的匹配的单元。

接下来，将描述图1中的分数N PLL频率合成器中的瞬时相位误差补偿操作。图4是用于描述图1中的N分数分频PLL频率合成器中的瞬时相位误差补偿操作的时序图。

在图4中，CPDAC 102的UP电流单元301在与基准频率信号REFCLK和分频信号DIVCLK之间的相位差对应的时间t1和时间t2之间的时段中向环路滤波器103输出电流脉冲信号Iup。

控制单元108的脉冲整形器208在分频信号DIVCLK的边缘的时间t2和VCOCLK的下一边缘的时间t3之间的时段中向CPDAC 102输出第一温度计编码器205的输出信号PEUT1，作为相位误差补偿信号PECOMP。相似地，脉冲整形器208在时间t3和VCOCLK的下一边缘的时间t4之间的时段中向CPDAC 102输出第二温度计编码器206的输出信号PEUT2，作为相位误差补偿信号PECOMP。在时间t4之后在直到基准频率信号REFCLK的下一边缘到来的时间t5的时段中，不输出相位误差补偿信号PECOMP。CPDAC 102的DN电流单元阵列302响应于相位误差补偿信号PECOMP向环路滤波器103输出电流脉冲信号Idown。

环路滤波器103接收作为电流脉冲信号Iup和电流脉冲信号Idown的和而提供的电流脉冲信号Icpdac。根据电流脉冲信号Icpdac在时间t1和t2之间的时段中提供的电荷量Qa几乎等于在时间t2和时间t3之间的时段中提供的电荷量Qb。同时，电荷量Qa包括在控制单元108中从相位误差信号PEU提取高位信号PEU1时产生的截断误差。因此，在时间t1和时间t3之间的时段中提供给环路滤波器103的总电荷量等于截断误差。在时间t3和t4之间的时段中提供的电荷量Qc中的截断误差经历高频区域中的噪声整形。

再者，在时间t5和时间t8之间的时段中，根据电流脉冲信号Icpdac在时间t5和t6之间的时段中提供的电荷量Qd几乎等于在时间t6和时间t7之间的时段中提供的电荷量Qe。在时间t7和t8之间的时段中提供的电荷量Qf中的截断误差经历高频区域中的噪声整形。

接下来，将描述图2中的针对相位误差信号PE给出的偏移值。图5是用于描述将针对图2中的相位误差信号PE给出的偏移值的说明图，其提取自图2的一部分。

在图5中，当第三累加器203的位宽度是11位时，通过寻找第三累加器203的量化噪声N3的二阶差分而获得的相位误差信号PE具有13位的位宽度，并且值通过2的补码表示采用-2¹²和2¹²-1之间的范围。加法器209使预定偏移值OFFSET1＝2¹²与上述相位误差信号PE相加。用这种方法，作为加法器209的输出的相位误差信号PE变为采用0和2¹³-1之间的范围的单极性数据。作为加法器209的输出的相位误差信号PEU的低位信号PEU2由Δ∑调制器207处理。当使用例如1-1-1MASH配置的Δ∑调制器207时，输出信号DSMOUT通过2的补码表示采用-2²和2²-1之间的范围。加法器210使预定偏移值OFFSET1＝2²与Δ∑调制器207的输出信号DSMOUT相加。用这种方法，作为加法器210的输出的PEU2′变为采用0和2³-1之间的范围的单极性数据。

接下来，将参照图6描述通过使偏移值OFFSET1和偏移值OFFSET2相加而获得的效果。图6是当图1中的N分数分频PLL频率合成器的分频比数据的分数数据是零，即当执行N整数分频操作时的时序图。

在图6中，分数数据是零，并且因此Δ∑调制器107保持输出零。因此，根据上式5计算的相位误差PE也是零。在图6中，具有添加到末端的(d)和具有添加到末端的(b)的数值是二进制表述。在加法器209中与OFFSET1＝4096(d)(固定值)相加以获得相位误差信号PEU＝4096(d)。因此，获得了提取相位误差信号PEU的高四位的信号PEU1＝8(d)。相位误差信号PEU的低位信号PEU2是零，并且因此Δ∑调制器207的输出信号DSMOUT是零并且在加法器210中与OFFSET2＝4(d)(固定值)相加以获得PEU2′＝4(d)。脉冲整形器208在预定时间输出信号PEU1和信号PEU2′，作为相位误差补偿信号PECOMP，并且CPDAC 102输出与相位误差补偿信号PECOMP匹配的电流脉冲。此外，根据图2的配置，尽管相位误差补偿信号PECOMP是由温度计码表示的数据，但是为了易于描述在图6中相位误差补偿信号PECOMP由二进制码表示。加法器209和加法器210是本公开的加法单元的示例。

如上文所述，通过在根据相位误差PE生成相位误差补偿信号PECOMP的过程中使偏移值OFFSET1和偏移值OFFSET2相加，可以使用单一极性执行相位误差补偿操作。用这种方法，与相位误差补偿操作相关的CPDAC 102的电流单元阵列可以使用单个单位单元进行配置，从而可以获得良好的线性。

此外，PLL电路被锁定到环路的固定状态中的相位差，使得在时间t2和时间t3之间的时段中提供的电荷量Qn1和在时间t3和时间t4之间的时段中提供的电荷量Qn2等于在时间t1和时间t2之间的时段中提供的电荷量Qp。这意味着相位比较器101的操作点移动到线性区域。

此外，将参照图7描述通过使偏移值OFFSET1和偏移值OFFSET2相加获得的效果。图7是用于描述图1中的相位比较器101的输入/输出特性的曲线图。

在图7中，水平轴指示输入到相位比较器101的基准频率信号REFCLK和分频信号DIVCLK之间的相位差，其中基准频率信号REFCLK领先的状态是正的。竖直轴指示从CPDAC 102输出的电荷量。理想地，尽管优选地获得虚线指示的线性特性，但是实际上获得了由实线指示的非线性特性。相位误差补偿信号PECOMP的偏移值OFFSET1和偏移值OFFSET2的上述效果将根据本实施例的PLL电路锁定到图7中图示的操作点OP。在图5中，将与相位误差补偿信号PECOMP相加的偏移值中的在加法器209中相加的偏移值OFFSET1是N分数分频产生的相位误差的动态范围的一半，并且在根本上，是作为用于防止N分数分频操作产生的相位误差越过相位比较器101的输入/输出特性的原点的偏移量的最小需要量。如图7中所示，相位比较器101的输入/输出特性的非线性区域实际上具有原点附近的特定宽度。这可以通过在加法器210中与偏移值OFFSET2相加并且进一步移动相位比较器101的操作点来避免。

如上文所述，通过针对相位误差补偿信号PECOMP给出偏移值OFFSET1和偏移值OFFSET2，可以在不添加新硬件的情况下使相位比较器101的操作点移动到线性区域并且提供好的噪声性能。

接下来，将描述图1中的N分数分频PLL频率合成器的SSB(单边带)相位噪声特性的系统仿真结果。图8是用于描述图1中的N分数分频PLL频率合成器的SSB相位噪声特性的系统仿真结果的曲线图。在图8中，操作相位误差补偿功能的结果以及未操作该功能的结果重叠。仿真结果包括相位比较器101的抖动、CPDAC 102的电流噪声、CPDAC 102的电流单元之间的失配、环路滤波器103的电阻噪声和VCO 104的相位噪声。

仿真结果表明，通过相位误差补偿功能有效地抑制了环路频带外部的呈现的Δ∑调制器的量化噪声。

[2.第二实施例]

接下来，将描述根据本公开的第二实施例的N分数分频PLL频率合成器。图9是示意性地图示根据本实施例的N分数分频PLL频率合成器中的控制单元的配置的框图。根据本实施例的N分数分频PLL频率合成器与上述第一实施例的不同之处在于，控制单元108进一步具有伪随机信号生成电路901和选择器902。

在图9中，根据分频信号DIVCLK驱动伪随机信号生成电路901并且其生产伪随机信号SEL。选择器902基于伪随机信号SEL在第一温度计编码器205和第二温度计编码器206之间切换提供信号PEU1和信号PEU2′的目的地。例如，当伪随机信号SEL处于低电平时，信号PEU1被提供给第一温度计编码器205并且信号PEU2′被提供给第二温度计编码器206，并且当伪随机信号SEL处于高电平时，信号PEU1被提供给第二温度计编码器206并且信号PEU2′被提供给第一温度计编码器205。伪随机信号生成电路901和选择器902是本公开的随机化单元的示例。

就是说，在从脉冲整形器208输出到CPDAC 102的相位误差补偿信号PECOMP中，提供与相位误差信号PEU的高位相关的信息和与低位相关的信息的顺序伪随机地改变。就是说，使用相位误差补偿数据的顺序随机化。结果，可以减少在特定的分频比设定中出现的造假电平。

此外，通过例如在脉冲整形器208中提供随机化单元，可以在不偏离本公开的技术思想的范围内根据设计进行各种改变。

[3.第三实施例]

接下来，将描述根据本公开的第三实施例的N分数分频PLL频率合成器。图10是示意性地图示根据本实施例的N分数分频PLL频率合成器中的CPDAC的配置的框图。根据本实施例的N分数分频PLL频率合成器与上述第一实施例的不同之处在于，CPDAC 102进一步具有随机化电路903。

在图10中，根据分频信号DIVCLK驱动随机化电路903，并且在每次相位比较时随机地改变由DN信号和相位误差补偿信号PECOMP使用的单位电流单元。用这种方法，可以进一步改进DN信号的操作电流和相位误差补偿信号的操作电流之间的匹配。

[4.第四实施例]

接下来，将描述根据本公开的第四实施例的无线通信装置。图11是示意性地图示根据本公开的第四实施例的无线通信装置的配置的框图。

在图11中，无线通信装置1000具有基带模块1001、传送/接收模块1002、天线双工器1003以及传送和接收无线电波的天线1004。

基带模块1001处理基带信号，并且向传送/接收模块1002传送信号和从传送/接收模块1002接收信号。传送/接收模块1002执行向基带模块1001传送信号和从基带模块1001接收信号的信号处理。天线双工器1003向传送/接收模块1002传送信号和从传送/接收模块1002接收信号。天线1004传送和接收无线电波。

此外，传送/接收模块1002被分为传送系统和接收系统，并且传送系统具有PLL 1011、振荡器1012和放大器1013，而接收系统具有PLL 1021、振荡器1022、放大器1023、下转换器1024、低通滤波器1025和可变增益转换器1026。

根据本公开的上述第一至第三实施例的N分数分频PLL频率合成器之一适用于图11中图示的PLL 1011和1021。通过将根据本公开的上述第一至第三实施例的N分数分频PLL频率合成器之一应用于无线通信装置1000，无线通信装置1000可以提供每个实施例的上述效果。

此外，图11中图示的无线通信装置1000的配置是一个示例，但是决不限于该示例。只要装置使用PLL，则根据本公开的每个实施例的N分数分频PLL频率合成器就适用于该装置。

[5.结论]

根据每个上述实施例，通过将相位误差补偿信号PECOMP整形为具有VCOCLK的周期或者与VCOCLK的周期相关的时间宽度的脉冲形状，不需要安装分频器。此外，通过将相位误差补偿信号PECOMP整形为具有VCOCLK的周期或者与VCOCLK的周期相关的时间宽度的脉冲形状，可以缓和对相位误差补偿所需的电流单元阵列的分辨率的要求。此外，通过将相位误差补偿信号PECOMP整形为具有VCOCLK的周期或者与VCOCLK的周期相关的时间宽度的脉冲形状，可以提供减少电荷泵电流并且减少环路滤波器103的容量的环路设计，并且将环路滤波器103安装在集成电路上。

此外，根据每个上述实施例，使用如下配置，其将相位误差信号PE分解为至少两个部分，将每个部分整形为具有与VCO 104的周期相等的时间宽度的脉冲信号，并且将该信号作为相位误差补偿信号PECOMP而连续地或者在某个时间间隔之后以不同的定时输出到CPDAC 102，从而可以减少相位误差补偿操作所需的电流单元并且减少由于模拟电路的非线性引起的影响。

此外，根据每个上述实施例，通过使偏移与相位误差补偿信号PECOMP相加，相位误差补偿操作可以以单极性的方式实现，从而可以提供良好的线性。此外，通过使偏移与相位误差补偿信号PECOMP相加，可以使相位比较器101的操作点移动到相位比较器101的输入/输出特性的线性区，并且提供良好的相位噪声性能。此外，通过使偏移与相位误差补偿信号PECOMP相加，不利用门处的延迟，从而可以减少抖动的影响。此外，通过使偏移与相位误差补偿信号PECOMP相加，将给出的偏移是用于移动期望的操作点所需的最小偏移量，从而可以减少基准造假的增加。此外，通过使偏移与相位误差补偿信号PECOMP相加，工艺变化、温度和电源电压对操作点移动量的影响是小的，从而可以稳定地提供良好的相位噪声性能。

此外，根据上述第二实施例，通过根据伪随机信号改变将至少两个相位误差补偿信号PECOMP提供给CPDAC 102的顺序，可以减少在特定的分频比设定中出现的造假电平。

此外，根据上述第三实施例，通过在每次相位比较时随机地改变由DN信号和相位误差补偿信号PECOMP使用的单位电流单元，可以进一步改进DN信号的操作电流和相位误差补偿信号的操作电流之间的匹配。

尽管上文参照附图详细描述了本公开的优选实施例，但是本公开不限于此。本领域的技术人员应当理解，在所附权利要求或其等同物的范围内，可以根据设计要求和其他因素进行各种修改、组合、子组合和变更。

本公开包含与在2010年8月11日提交日本专利局的日本在先专利申请第JP 2010-180316号中公开的主题内容相关的主题内容，其整体内容通过引用合并于此。

Claims (6)

1.一种锁相环PLL频率合成器，包括：

相位比较单元，其将基准频率信号的相位与分频信号的相位进行比较；

电流脉冲信号生成单元，其根据来自所述相位比较单元的信号和来自相位误差补偿信号生成单元的相位误差补偿信号，生成电流脉冲信号；

转换单元，其将来自所述电流脉冲信号生成单元的所述电流脉冲信号转换为电压信号；

输出单元，其输出具有与来自所述转换单元的所述电压信号匹配的振荡频率的信号；

分频器，其按照与分频比控制信号匹配的分频比对来自所述输出单元的输出进行分频以输出为所述分频信号；

分频比控制信号生成单元，其基于用于N分数分频的分频比数据生成所述分频比控制信号；以及

所述相位误差补偿信号生成单元，其根据所述分频比数据生成至少两个相位误差补偿数据，并且以不同的定时利用至少两个所生成的相位误差补偿数据来生成所述相位误差补偿信号。

2.根据权利要求1所述的PLL频率合成器，

其中所述相位误差补偿信号生成单元包括加法单元，其使固定值与所述相位误差补偿数据相加。

3.根据权利要求1所述的PLL频率合成器，

其中所述相位误差补偿信号生成单元包括温度计码转换单元，其将所述相位误差补偿数据从二进制码转换为温度计码。

4.根据权利要求1所述的PLL频率合成器，

其中所述相位误差补偿信号生成单元包括随机化单元，其使使用所述相位误差补偿数据的顺序随机化。

5.一种无线通信装置，包括根据权利要求1所述的锁相环PLL频率合成器。

6.一种锁相环PLL频率合成器控制方法，包括：

将基准频率信号的相位与分频信号的相位进行比较；

根据所述相位比较步骤中生成的信号和相位误差补偿信号生成步骤中生成的相位误差补偿信号，生成电流脉冲信号；

将所述电流脉冲信号生成步骤中生成的所述电流脉冲信号转换为电压信号；

输出具有根据所述转换步骤中生成的所述电压信号的振荡频率的信号；

按照与分频比控制信号匹配的分频比对所述输出步骤的输出进行分频以输出为所述分频信号；

基于用于N分数分频的分频比数据生成所述分频比控制信号；以及

根据所述分频比数据生成至少两个相位误差补偿数据，并且以不同的定时利用至少两个所生成的相位误差补偿数据来生成所述相位误差补偿信号。

Images