CN102109812A - 一种差分延时链时间数字转换器 - Google Patents

一种差分延时链时间数字转换器 Download PDF

Info

Publication number
CN102109812A
CN102109812A CN2009103121187A CN200910312118A CN102109812A CN 102109812 A CN102109812 A CN 102109812A CN 2009103121187 A CN2009103121187 A CN 2009103121187A CN 200910312118 A CN200910312118 A CN 200910312118A CN 102109812 A CN102109812 A CN 102109812A
Authority
CN
China
Prior art keywords
path delay
configurable path
control signal
termination
configuration control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009103121187A
Other languages
English (en)
Other versions
CN102109812B (zh
Inventor
田欢欢
张海英
唐立田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Venture Capital Management Beijing Co ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2009103121187A priority Critical patent/CN102109812B/zh
Publication of CN102109812A publication Critical patent/CN102109812A/zh
Application granted granted Critical
Publication of CN102109812B publication Critical patent/CN102109812B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明公开了一种差分延时链时间数字转换器，所述差分延时链时间数字转换器由多个多路开关差分延时链单元级联构成，每个多路开关差分延时链单元由一个触发器和两个可配置的路径延时模块构成，所述触发器至少包含一个数据输入端、一个时钟输入端和一个输出端；每个可配置的路径延时模块包括一个输入端、一个输出端，每个可配置的路径延时模块的输入端接前一级的对应可配置的路径延时模块的输出端。本发明通过两条单位延时不等的基本逻辑单元链来实现量化时间间隔的目的，其所能达到的时间量化精度为这两条延时链的单位门延时之差。本发明所述多路开关差分延时链单元可用标准数字单元实现，可用于游标型时间数字转换器。

Description

一种差分延时链时间数字转换器
技术领域
本发明涉及一种信息技术领域的时间间隔测量用电路结构，特别涉及一种差分延时链时间数字转换器。
背景技术
时间间隔测量是当代信息技术研究的一个热点，在各行各业都有广泛的应用。时间间隔测量的仪器多种多样，包括超声波流量仪，高能物理和核物理测量仪，各种手持/机载或固定的高精度激光测距仪，激光雷达、激光扫描仪、CDMA无线蜂窝系统，无线定位、超声波密度仪，超声波厚度仪，涡轮增压器的转速测试仪，张力计，磁致伸缩传感器，飞行时间谱仪等。时间间隔测量还应用于天文的时间间隔观测、频率和相位信号分析等高精度测试领域。
锁相环是很重要的一类反馈系统，在调制、解调、频率合成、载波同步、重定时等很多方面具有广泛的应用。
锁相环是将由振荡器产生的输出信号与一个输入参考信号在相位和频率上实现同步的电路。在同步状态(通常称为锁定)时，振荡器的输出信号和输入参考信号之间的相位差为0或者为某一个固定的常数。如果两者之间的相位差发生变化，锁相环中存在一个反馈控制机制来调节振荡器的输出，使得相位差减小，并最终达到锁定状态。在锁相环中，输出信号的相位实际上锁定到输入参考信号的相位上。
锁相环的基本模块包括电压控制振荡器(VCO)、鉴相器(Phase Detector，PD)和环路滤波器。电压控制振荡器能使输出振荡信号的频率随输入电压的变化而变化。鉴相器将输出信号的相位和输入参考信号的相位进行比较，它的输出在一个有限的输入范围内正比于两者之间的相位差。环路滤波器是一个低通滤波器，由它滤除交流成分，产生直流控制电压调节振荡器的振荡频率，它可以是各种阶数的。对于全数字锁相环来说，参考时钟信号相位和振荡器输出信号相位都要进行量化，量化后的结果是一个实数，包括整数部分和小数部分。整数部分的量化比较容易实现，但小数部分的量化就显得要复杂一些。分数相位的量化通常采用一种称为TDC的时间数字转换器来实现。时间数字转换器中通过引入一个更小的时间基本单位，来达到量化时间间隔的目的。这个更小的时间单位的物理实现通常是通过基本逻辑门来实现的。现在通常采用的方式是通过基本逻辑门的延时来实现，其相应的时间精度即为该基本逻辑门单级的延时。
但这种通过基本逻辑门单级的的延时来实现量化时间间隔不够精确。
发明内容
本发明需要解决的技术问题就在于克服现有技术的缺陷，提供一种差分延时链时间数字转换器，本发明通过两个可配置的路径延时模块实现两条单位延时不等的基本逻辑单元链来达到实现量化时间间隔的目的，其所能达到的时间间隔量化精度为这两个可配置的路径延时模块的延时之差，时间间隔量化精度高。
为解决上述技术问题，本发明采用如下技术方案：
本发明一种差分延时链时间数字转换器，所述差分延时链时间数字转换器由多个多路开关差分延时链单元级联构成，每个多路开关差分延时链单元由一个触发器和两个与触发器相连接的可配置的路径延时模块构成。
所述触发器至少包含一个数据输入端、一个时钟输入端和一个输出端；每个可配置的路径延时模块包括一个输入端、一个输出端，其中一个可配置的路径延时模块的输入端连接触发器的数据输入端，另一个可配置的路径延时模块端连接触发器的时钟输入端。每个可配置的路径延时模块的输入端接前一级的对应可配置的路径延时模块的输出端。
每个可配置的路径延时模块由一个反相器、两个或门和一个两输入多路开关构成；第一个或门的一个输入端接第一配置控制信号端，另一个输入端接反相器输出端；第二个或门的一个输入端用于接第二配置控制信号端，另一个输入端也接反相器输出端；第一个或门的输出端接多路开关的选择控制端，第二个或门的输出端接多路开关的“1”输入端，多路开关的“0”输入端固定接逻辑“0”；第一配置控制信号和第二配置控制信号反相。
两个可配置的路径延时模块的其中一个可配置的路径延时模块的第一配置控制信号端接固定高电平，第二配置控制信号端接固定低电平；另一个可配置的路径延时模块的的第一配置控制信号端接固定低电平，第二配置控制信号端接固定高电平。
本发明通过两个可配置的路径延时模块实现两条单位延时不等的基本逻辑单元链来达到实现量化时间间隔的目的，其所能达到的时间间隔量化精度为这两个可配置的路径延时模块的延时之差，时间间隔量化精度高。
附图说明
图1是本发明实施例提供的多路开关差分延时链单元电路原理图。
图2是本发明实施例提供的可配置的路径延时模块电路原理图。
图3是本发明实施例提供的可配置的路径延时模块第一配置控制信号端接逻辑低电平的路径延时模型。
图4是本发明实施例提供的可配置的路径延时模块第一配置控制信号端接逻辑高电平的路径延时模型。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供的一种差分延时链时间数字转换器，差分延时链时间数字转换器由多个多路开关差分延时链单元级联构成。
如图1所示，为多路开关差分延时链单元电路原理图。所述多路开关差分延时链单元由一个触发器和两个可配置的路径延时模块构成。其中触发器至少包含一个数据输入端，一个时钟输入端和一个输出端。每个可配置的路径延时模块包括一个输入端、一个输出端，其中一个可配置的路径延时模块的输入端连接触发器的数据输入端，另一个可配置的路径延时模块端连接触发器的时钟输入端。两个可配置的路径延时模块结构相同。每个可配置的路径延时模块的输入端接前一级的对应可配置的路径延时模块的输出。
图2给出了可配置的路径延时模块的电路图。每个可配置的路径延时模块包括一个反相器、两个或门和一个两输入多路开关；第一个或门的一个输入端接第一配置控制信号端，另一个输入端接反相器输出端；第二个或门的一个输入端接第二配置控制信号端，另一个输入端也接反相器输出端；第一个或门的输出端接多路开关的选择控制端，第二个或门的输出端接多路开关的“1”输入端，多路开关的“0”输入端固定接逻辑“0”；第一配置控制信号和第二配置控制信号反相。
两个可配置的路径延时模块的其中一个可配置的路径延时模块的第一配置控制信号端接固定高电平，第二配置控制信号端接固定低电平；另一个可配置的路径延时模块的第一配置控制信号端接固定低电平，第二配置控制信号端接固定高电平。
如图1、图2所示，多路开关差分延时链单元中的每个可配置的路径延时模块中的两个或门是相同的，但其后所驱动的却是多路开关不同的输入端。当将或门的第一配置控制信号端固定接高电平，或第一配置控制信号端固定接低电平时，由于多路开关的选择控制端到输出端的传输延时和数据输入端到输出端的传输延时是不同的，这两个接法的传输路径是有差别的，从而导致延时上的差异，所得差分延时链的时间分辨率为这两个延时之差。
如图3所示是本发明可配置的路径延时模块第一配置控制信号端接逻辑低电平的路径延时模型，图4所示是本发明可配置的路径延时模块第一配置控制信号端接逻辑高电平的路径延时模型。
本发明通过两条单位延时不等的基本逻辑单元链来实现量化时间间隔的目的，其所能达到的时间量化精度为这两条延时链的单位门延时之差。本发明所述多路开关差分延时链单元可用标准数字单元实现，可用于游标型时间数字转换器。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种差分延时链时间数字转换器，其特征在于：所述差分延时链时间数字转换器由多个多路开关差分延时链单元级联构成，每个多路开关差分延时链单元由一个触发器和两个与触发器相连接的可配置的路径延时模块构成。
2.如权利要求1所述的差分延时链时间数字转换器，其特征在于：所述触发器至少包含一个数据输入端、一个时钟输入端和一个输出端；每个可配置的路径延时模块包括一个输入端、一个输出端；其中一个可配置的路径延时模块的输入端连接触发器的数据输入端，另一个可配置的路径延时模块端连接触发器的时钟输入端；每个可配置的路径延时模块的输入端接前一级的对应可配置的路径延时模块的输出端。
3.如权利要求2所述的差分延时链时间数字转换器，其特征在于：每个可配置的路径延时模块由一个反相器、两个或门和一个两输入多路开关构成；第一个或门的一个输入端接第一配置控制信号端，另一个输入端接反相器输出端；第二个或门的一个输入端用于接第二配置控制信号端，另一个输入端也接反相器输出端；第一个或门的输出端接多路开关的选择控制端，第二个或门的输出端接多路开关的“1”输入端，多路开关的“0”输入端固定接逻辑“0”；第一配置控制信号和第二配置控制信号反相。
4.如权利要求3所述的差分延时链时间数字转换器，其特征在于：两个可配置的路径延时模块的其中一个可配置的路径延时模块的第一配置控制信号端接固定高电平，第二配置控制信号端接固定低电平；另一个可配置的路径延时模块的的第一配置控制信号端接固定低电平，第二配置控制信号端接固定高电平。
CN2009103121187A 2009-12-23 2009-12-23 一种差分延时链时间数字转换器 Expired - Fee Related CN102109812B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009103121187A CN102109812B (zh) 2009-12-23 2009-12-23 一种差分延时链时间数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009103121187A CN102109812B (zh) 2009-12-23 2009-12-23 一种差分延时链时间数字转换器

Publications (2)

Publication Number Publication Date
CN102109812A true CN102109812A (zh) 2011-06-29
CN102109812B CN102109812B (zh) 2012-07-04

Family

ID=44173996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009103121187A Expired - Fee Related CN102109812B (zh) 2009-12-23 2009-12-23 一种差分延时链时间数字转换器

Country Status (1)

Country Link
CN (1) CN102109812B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516367A (zh) * 2012-06-20 2014-01-15 中国科学院电子学研究所 一种时间数字转换器
CN110836832A (zh) * 2019-11-20 2020-02-25 苏州萃智光电设备有限公司 Tdc控制系统、方法和膜厚检测装置
CN111812410A (zh) * 2020-08-11 2020-10-23 明峰医疗系统股份有限公司 PET的Wave-union型TDC装置及测量方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539428C (zh) * 2007-03-12 2009-09-09 启攀微电子（上海）有限公司 一种高性能时间数字转换器电路架构
US7564284B2 (en) * 2007-03-26 2009-07-21 Infineon Technologies Ag Time delay circuit and time to digital converter
CN101572551B (zh) * 2008-04-30 2012-08-22 中芯国际集成电路制造(北京)有限公司 时间数字转换器及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516367A (zh) * 2012-06-20 2014-01-15 中国科学院电子学研究所 一种时间数字转换器
CN103516367B (zh) * 2012-06-20 2016-09-28 中国科学院电子学研究所 一种时间数字转换器
CN110836832A (zh) * 2019-11-20 2020-02-25 苏州萃智光电设备有限公司 Tdc控制系统、方法和膜厚检测装置
CN110836832B (zh) * 2019-11-20 2022-03-29 苏州萃智光电设备有限公司 Tdc控制系统、方法和膜厚检测装置
CN111812410A (zh) * 2020-08-11 2020-10-23 明峰医疗系统股份有限公司 PET的Wave-union型TDC装置及测量方法

Also Published As

Publication number Publication date
CN102109812B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN107643674B (zh) 一种基于FPGA进位链的Vernier型TDC电路
JP6293801B2 (ja) 改善された分解能を有する時間デジタル変換器（ｔｄｃ：ｔｉｍｅ−ｔｏ−ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒ）
Sui et al. A 2.3-ps RMS resolution time-to-digital converter implemented in a low-cost cyclone V FPGA
Roberts et al. A brief introduction to time-to-digital and digital-to-time converters
Lu et al. A 2-D GRO vernier time-to-digital converter with large input range and small latency
CN104320130A (zh) 一种基于双环dll的三段式高精度时间数字转换方法及其电路
US11342925B2 (en) Signal generation circuit and method, and digit-to-time conversion circuit and method
Kwiatkowski Employing FPGA DSP blocks for time-to-digital conversion
CN102104384B (zh) 差分延时链单元及包括其的时间数字转换器
CN102109812B (zh) 一种差分延时链时间数字转换器
Liu et al. A low-power and highly linear 14-bit parallel sampling TDC with power gating and DEM in 65-nm CMOS
Chaberski et al. Comparison of interpolators used for time-interval measurement systems based on multiple-tapped delay line
US11588491B2 (en) Signal generation circuit and method, and digit-to-time conversion circuit and method
CN110958019B (zh) 一种基于dll的三级tdc
Mattada et al. Area efficient vernier Time to Digital Converter (TDC) with improved resolution using identical ring oscillators on FPGA
Zhang et al. Digital-to-time converter with 3.93 ps resolution implemented on FPGA chips
Annagrebah et al. A multi-phase time-to-digital converter differential vernier ring oscillator
Dinh et al. A novel fpga implementation of a time-to-digital converter supporting run-time estimation and compensation
Caram et al. Harmonic ring oscillator time-to-digital converter
Dong et al. Ultra-high resolution phase difference measurement method
Szplet et al. A flash time-to-digital converter with two independent time coding lines
Wu et al. A hybrid time-to-digital converter based on sliding scale technique suitable for random time-of-flight measurement
Frankowski et al. A high-speed fully digital phase-synchronizer implemented in a field programmable gate array device
CN209897030U (zh) 振荡装置和包括该振荡装置的时间数字转换系统
Patel et al. Design and Analysis of Power an Efficient Hybrid PLL For Communication System

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING CAS MICRO-INVESTMENT MANAGEMENT CO., LTD.

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130913

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130913

Address after: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

ASS Succession or assignment of patent right

Owner name: ZHONGKE TIDE VENTURE INVESTMENT MANAGEMENT (BEIJIN

Free format text: FORMER OWNER: BEIJING CAS MICRO-INVESTMENT MANAGEMENT CO., LTD.

Effective date: 20140128

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 100028 CHAOYANG, BEIJING

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20140128

Address after: 100028, Beijing, Chaoyang District, No. 28 West Li, MCC building, 15, 1515

Patentee after: Zhongke venture capital management (Beijing) Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Beijing Zhongke micro Investment Management Co.,Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20131223