CN104111601A - 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 - Google Patents

Abstract

一种基于延时环缩减法的时间数字转换器，包括开始脉冲生成模块、结束脉冲生成模块、开始延时环、结束延时环、第一沿检测模块、第二沿检测模块、相位一致性检测器和循环次数计数器。脉冲生成模块将时间间隔触发脉冲整形为所需的两个循环脉冲信号，第一、第二沿检测模块检测到两个循环脉冲信号的上升沿时两循环脉冲信号分别在两个延时环中循环传输，同时循环次数计数器对循环脉冲信号的循环次数进行计数，当相位一致性检测器检测到两个循环脉冲信号的时间间隔小于时间数字转换器的分辨率时，两个延时环断开，时间间隔测量完成，循环次数计数器的值与时间数字转换器的分辨率的乘积则是待测时间间隔。本发明测量分辨率高、测量范围大、线性度高。

Description

一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法

技术领域

本发明属于时间间隔测量技术领域，具体涉及一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法。

背景技术

高精度时间间隔测量设备广泛应用于基础研究和工程应用中，特别是卫星导航系统、高精度时频系统、雷达系统及高精度时间尺度等领域。时间间隔测量还可用于测量信号的周期、频率、抖动及频率稳定度等。时间为一个基本的物理量，目前国内时间间隔测量技术比较落后，测量精度比较低，已实现的成熟的时间间隔测量精度约为100ps(皮秒)左右，高精度时间间隔测量主要依赖进口国外设备，而高精度时间间隔测量对国家科学技术的发展至关重要。实现高精度时间间隔测量的方法很多，可分为模拟测量方法和数字测量方法两大类。

利用电容充放电技术实现时间间隔扩展是模拟域中高精度时间间隔测量的关键技术，电容冲电电流I₁>>电容放电电流I₂，I₁/I₂比值是时间间隔的扩展倍数，然后通过计数法测量扩展后的脉冲。另外一种基于电容冲电技术的方法是利用精密AD测量充电电压，根据充电电压值计算出测量待测时间间隔。基于上述测量方法的分辨率较高，目前国内外实现的最高分辨率约为几个皮秒，但测量线性度较差、电路复杂、易受干扰且测量范围小。

抽头延时线、并行延时线、延时线矩阵、脉宽缩减(压缩)法等方法是数字域中实现高精度时间间隔测量的主要方法。基于抽头延时线的时间数字转换器的分辨率取决于单个延时单元的延时，并行延时线方法和延时线矩阵方法中采用延时单元的延时差实现高精度时间间隔测量，且设计比较复杂。延时单元的延时一致性差和延时随温度变化大是影响抽头延时线方法、并行延时线方法和延时线矩阵方法的精度的主要因素。脉宽缩减(压缩)法中通过循环传输不断缩减待测脉冲的宽度来实现高精度时间间隔测量，然而延时单元对上升沿和下降沿的传输时延不相同影响了该方法的测量精度，目前国外基于二阶脉宽缩减法的FPGA实现的时间数字转换器的测量精度为56ps，其分辨率为45ps。

发明内容

本发明要解决的技术问题是针对目前时间数字转换器存在的上述不足之处，提供一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法，大幅提高时间间隔测量精度。

本发明为解决上述技术问题所采用的技术方案是：

一种基于延时环缩减法的时间数字转换器，至少包括开始脉冲生成模块、开始延时环、第一沿检测模块、结束脉冲生成模块、结束延时环、第二沿检测模块、相位一致性检测器、循环次数计数器，所述开始延时环由第一多路选择器、第一延时线单元组成，所述结束延时环由第二多路选择器、第二延时线单元组成，所述开始脉冲生成模块用于将外界输入的时间间隔开始触发脉冲整形为开始循环脉冲信号，开始脉冲生成模块的输出端与开始延时环的第一多路选择器的0端连接，第一多路选择器的输出端与第一延时线单元连接后再接入第一多路选择器的1端，所述第一沿检测模块设置在第一延时线单元与第一多路选择器之间；所述结束脉冲生成模块用于将外界输入的时间间隔结束触发脉冲整形为结束循环脉冲信号，结束脉冲生成模块的输出端与结束延时环的第二多路选择器的0端连接，第二多路选择器的输出端与第二延时线单元连接后再接入第二多路选择器的1端，所述第二沿检测模块设置在第二延时线单元与第二多路选择器之间；所述第一延时线单元、第二延时线单元均与所述相位一致性检测器连接，所述相位一致性检测器与循环次数计数器连接；

所述开始循环脉冲信号、结束循环脉冲信号的脉宽相同且循环传输中脉宽不变，所述第一沿检测模块、第二沿检测模块分别用于检测开始循环脉冲信号、结束循环脉冲信号的上升沿，所述相位一致性检测器用于检测开始循环脉冲信号和结束循环脉冲信号的相位，当开始循环脉冲信号、结束循环脉冲信号之间的时间间隔小于开始延时环和结束延时环的整体时延差即时间数字转换器的分辨率时断开开始延时环、结束延时环；所述循环次数计数器用于对开始循环脉冲信号、结束循环脉冲信号的循环次数进行计数。

按上述方案，所述开始脉冲生成模块、结束脉冲生成模块和第一沿检测模块、第二沿检测模块均采用D触发器；所述相位一致性检测器采用双D触发器；所述循环次数计数器采用递增计数器。

按上述方案，所述开始延时环、结束延时环的结构相同，开始延时环的第一延时线单元、结束延时环的第二延时线单元由相同数目的相同延时单元组成，相应延时单元的个数根据设计的时间数字转换器的测量范围选择。

按上述方案，该时间数字转换器通过改变开始延时环的第一延时线单元、结束延时环的第二延时线单元的布局走线调整两个延时环的整体时延差即时间数字转换器的分辨率。

本发明还提供了一种基于延时环缩减法的时间数字转换器的时间间隔测量方法，所述延时环缩减法利用两个组成完全相同的延时环通过循环传输不断缩减两个循环脉冲的时间间隔直到两个循环脉冲的时间间隔小于两个延时环的整体时延差即时间数字转换器的分辨率，具体包括以下步骤：

1)通过开始脉冲生成模块、结束脉冲生成模块将被测时间间隔的两触发脉冲整形为开始循环脉冲信号、结束循环脉冲信号，开始循环脉冲信号、结束循环脉冲信号分别进入两个组成完全相同的开始延时环、结束延时环；

2)通过第一沿检测模块、第二沿检测模块分别检测开始循环脉冲信号、结束循环脉冲信号的上升沿，一旦第一沿检测模块检测到开始循环脉冲信号的上升沿则开始延时环转化为闭环状态，然后开始循环脉冲信号在开始延时环中循环传输；一旦第二沿检测模块检测到结束循环脉冲信号的上升沿则结束延时环转化为闭环状态，然后结束循环脉冲信号在结束延时环中循环传输；开始循环脉冲信号、结束循环脉冲信号通过在开始延时环、结束延时环中循环传输并不断缩减开始循环脉冲信号、结束循环脉冲信号之间的时间间隔；

3)通过相位一致性检测器检测开始循环脉冲信号和结束循环脉冲信号的相位，并通过循环次数计数器对开始循环脉冲信号、结束循环脉冲信号的循环次数进行计数，每次循环之后被测时间间隔减小一个开始延时环和结束延时环的整体时延差即时间数字转换器的分辨率，直到开始循环脉冲信号和结束循环脉冲信号之间的时间间隔小于时间数字转换器的分辨率时，时间间隔测量完成，断开开始延时环和结束延时环并使其处于开环状态；

4)通过循环次数计数器的计数值与开始延时环、结束延时环的整体时延差的乘积得到被测时间间隔。

按上述方案，所述步骤1)中开始延时环、结束延时环的结构相同，且所述开始延时环的第一延时线单元、结束延时环的第二延时线单元由相同数目的相同延时单元组成，根据设计的时间数字转换器的测量范围选择相应延时单元的个数。

按上述方案，所述步骤1)通过改变开始延时环的第一延时线单元、结束延时环的第二延时线单元的布局走线调整两个延时环的整体时延差即时间数字转换器的分辨率，实现时间数字转换器的不同分辨率(设计中只需要考虑两个延时环的整体时延差，不需要考虑单个延时单元的延时)。

按上述方案，所述延时环缩减法为一阶延时环缩减法时，基于一阶延时环缩减法的时间数字转换器中开始延时环的整体时延T_start0与时间数字转换器的测量精度τ的关系满足下式：

$\mathrm{\τ}=k\sqrt{N_{\max }*T_{\mathrm{start}0}}$

其中，k是一个与实现时间数字转换器的电路有关的常数，N_max是最大测量时间间隔对应的两个延时环的循环次数。

按上述方案，所述延时环缩减法为二阶延时环缩减法时，基于二阶延时环缩减法的时间数字转换器中一阶延时环的开始延时环的整体时延T_start1、二阶延时环的开始延时环的整体时延T_start2与时间数字转换器的测量精度τ的关系满足下式：

$\mathrm{\τ}=k\sqrt{N_{\max 1}*T_{\mathrm{start}1}+T_{\mathrm{start}2}*{\mathrm{\τ}}_1/{\mathrm{\τ}}_2}$

其中，k是一个与实现时间数字转换器的电路有关的常数，τ₁是一阶延时环的分辨率，即一阶延时环中开始延时环与结束延时环的整体时延差，τ₂是二阶延时环的分辨率，即二阶延时环中开始延时环与结束延时环的整体时延差，N_max1是最大测量时间间隔对应的一阶延时环中两个延时环的最大循环次数，且T_start1>T_start2，τ₁>τ₂。

按上述方案，所述基于二阶延时环缩减法的时间数字转换器先用低分辨率τ₁的一阶延时环进行缩减测量，然后用高分辨率τ₂的二阶延时环进行更高精度的缩减测量(与相同分辨率的一阶延时环缩减法的时间数字转换器相比，二阶延时环缩减法的时间数字转换器的测量时间减小了τ₁/τ₂倍，且二阶时间数字转换器的测量精度提高了倍)。

开始延时环、结束延时环和相位一致性检测器是本发明设计的核心，且两个延时环的时延差决定了本发明时间数字转换器的分辨率。

本发明与现有技术相比具有以下优点：

1、采用组成完全相同的开始延时环、结束延时环直接缩减被测时间间隔，通过改变两个延时环布局来改变其整体延时，两个延时环的整体时延差决定了时间数字转换器的测量分辨率；且两个延时环的延时线单元结构相同、数目相同，外界环境如环境温度、电源电压对两个延时环的整体时延的影响相同，待测信号在两个延时环中不断循环传输直到二者之间的时间间隔小于测量分辨率，且每次循环后两循环脉冲之间的时间间隔减小一个固定值(两延时环整体时延差)，由于相同组成的两延时环的延时变化基本抵消，所以两延时环延时差变化很小，故本发明基于延时环缩减法的时间数字转换器的分辨率高、抗干扰强；

2、设计中只需要考虑两延时环的整体时延，与其他时间数字转换方法相比，不需要考虑单个延时单元的时延，故结构简单易实现且资源消耗小；

3、相位一致性检测器采用双D触发器，有效减小了触发器亚稳态效应的影响，提高了测量稳定度；

4、本发明基于延时环缩减法的时间数字转换器的时间间隔测量方法可以适用于一阶、二阶和多阶延时环缩减法的时间数字转换器，基于一阶延时环缩减法的时间数字转换器结构简单，测量精度较高；基于二阶和多阶延时环缩减法的时间数字转换器结构稍微复杂，分辨率高、测量时间短且测量精度高；

5、本发明采用可编程逻辑器件FPGA实现，且基于FPGA实现的延时环缩减法时间数字转换器的分辨率高、精度高，同时降低了时间数字转换器的设计复杂度和提高了其集成度。

附图说明

图1是本发明一实例基于一阶延时环缩减法的时间数字转换器的原理框图；

图2是本发明一实例基于二阶延时环缩减法的时间数字转换器的原理框图；

图3是本发明开始、结束脉冲循环信号时序波形与循环次数计数器计数的工作原理图；

图4是本发明一实例时间数字转换器在SmartFusion FPGA中实现的结构框图。

具体实施方式

下面结合附图和实施例对本发明作详细具体的说明。

参照图1～图4所示，本发明所述的基于延时环缩减法的时间数字转换器，至少包括开始脉冲生成模块、开始延时环、第一沿检测模块、结束脉冲生成模块、结束延时环、第二沿检测模块、相位一致性检测器、循环次数计数器，所述开始延时环由第一多路选择器、第一延时线单元组成，所述结束延时环由第二多路选择器、第二延时线单元组成，所述开始脉冲生成模块用于将外界输入的时间间隔开始触发脉冲整形为开始循环脉冲信号，开始脉冲生成模块的输出端与开始延时环的第一多路选择器的0端连接，第一多路选择器的输出端与第一延时线单元连接后再接入第一多路选择器的1端，所述第一沿检测模块设置在第一延时线单元与第一多路选择器之间；所述结束脉冲生成模块用于将外界输入的时间间隔结束触发脉冲整形为结束循环脉冲信号，结束脉冲生成模块的输出端与结束延时环的第二多路选择器的0端连接，第二多路选择器的输出端与第二延时线单元连接后再接入第二多路选择器的1端，所述第二沿检测模块设置在第二延时线单元与第二多路选择器之间；所述第一延时线单元、第二延时线单元均与所述相位一致性检测器连接，所述相位一致性检测器与循环次数计数器连接；

所述开始循环脉冲信号、结束循环脉冲信号的脉宽相同且循环传输中脉宽不变，所述第一沿检测模块、第二沿检测模块分别用于检测开始循环脉冲信号、结束循环脉冲信号的上升沿(一旦第一沿检测模块检测到开始循环脉冲信号的上升沿则开始延时环转化为闭环状态，然后开始循环脉冲信号在开始延时环中循环传输；一旦第二沿检测模块检测到结束循环脉冲信号的上升沿则结束延时环转化为闭环状态，然后结束循环脉冲信号在结束延时环中循环传输)，所述相位一致性检测器用于检测开始循环脉冲信号和结束循环脉冲信号的相位，当开始循环脉冲信号、结束循环脉冲信号之间的时间间隔小于开始延时环和结束延时环的整体时延差即时间数字转换器的分辨率时断开开始延时环和结束延时环(使其处于开环状态)；所述循环次数计数器用于对开始循环脉冲信号、结束循环脉冲信号的循环次数进行计数。

所述开始脉冲生成模块、结束脉冲生成模块和第一沿检测模块、第二沿检测模块均采用D触发器；所述相位一致性检测器采用双D触发器，有效减小触发器的亚稳态效应；所述循环次数计数器采用递增计数器，该递增计数器的计数值不需要编码和转换，可直接用于计算待测时间间隔。实施例中本发明时间数字转换器采用SmartFusion FPGA实现，对于SmartFusion FPGA来说，k是一个不变的常数，与FPGA内部具体实现电路无关。该款FPGA内部有一个Cortex M3处理器内核，时间间隔测量结果即循环次数计数器的计数值与两个延时环的整体时延差(时间数字转换器的分辨率)的乘积在Cortex M3处理器内核中计算。

所述开始延时环、结束延时环的结构相同，开始延时环的第一延时线单元、结束延时环的第二延时线单元由相同数目的相同延时单元组成(分辨率高)，相应延时单元的个数根据设计的时间数字转换器的测量范围选择。设计中只需要考虑开始延时环、结束延时环的整体时延T_start、T_stop，且T_start>T_stop，不需要考虑单个延时单元的时延(故本发明时间数字转换器设计复杂度低，容易实现且延时单元开销小)，且两个延时环的整体时延差T_start-T_stop为时间数字转换器的分辨率，两个延迟环工作条件相同，这种设计减小了外界因素如外界温度、电源电压对两个延时环的影响，即两个延时环的整体延时变化可相互抵消，并且本发明的分辨率只与两个延时环的整体时延差有关，与单个延时单元的时延没关系，外界因素变化对两延时环路整体延时差的影响基本消除，故与其他时间数字转换方法相比，本发明时间数字转换器的鲁棒性强、线性度好、测量精度高。

该时间数字转换器通过改变开始延时环的第一延时线单元、结束延时环的第二延时线单元的布局走线调整两个延时环的整体时延差即时间数字转换器的分辨率，实现不同分辨率。实施例中基于FPGA的调整整体时延差的方法如下：在FPGA中设定各个延时单元布局(延时单元的相对位置)来改变各个延时环的整体时延差，如开始延时环的各个延时单元首尾相连，而结束延时环中有8个延时单元不是首尾相连的，故二者延时差不同。设计时只需考虑两个延时环的整体时延差，不需要考虑单个延时单元的时延值。

本发明可以实现一阶、二阶和多阶缩减法时间数字转换器。图1是本发明基于一阶延时环缩减法的时间数字转换器的原理框图，基于一阶延时环缩减法的时间数字转换器结构简单，测量精度较高；图2是基于二阶延时环缩减法的时间数字转换器的原理框图，基于二阶和多阶延时环缩减法的时间数字转换器结构稍微复杂，分辨率高、测量时间短。基于二阶延时环缩减法的时间数字转换器的功能模块结构和一阶的相同，主要区别是基于二阶延时环缩减法的时间数字转换器采用两级延时环，功能模块的数量是一阶的两倍，且两级延时环缩减的分辨率相差大。图2中一阶延时环缩减和二阶延时环缩减所用的延时单元个数不同，且两级延时环之间的门电路控制开始循环脉冲信号、结束循环脉冲信号的传递。

本发明基于延时环缩减法的时间数字转换器测量时间间隔前，先确定所设计的时间数字转换器的测量范围，延时环的整体时延决定了本发明的测量范围。结合图1所示的实例，本发明实例中所设计的时间数字转换器的测量范围约为9ns，根据测量范围和整体时延的关系及单个延时单元的延时值推算出单个延时环所需的延时单元个数约为38个。

基于一阶延时环缩减法的时间数字转换器中开始延时环的整体时延T_start0与时间数字转换器的测量精度τ的关系满足下式：

$\mathrm{\τ}=k\sqrt{N_{\max }*T_{\mathrm{start}0}}$

其中，k是一个与实现时间数字转换器的电路有关的常数，N_max是最大测量时间间隔对应的两个延时环的循环次数。

本发明图1所示的实例基于一阶延时环缩减法的时间数字转换器的分辨率为70ps，9ns测量范围内测量精度为85.6ps。通过改变两个延时环的延时单元布局走线调整时间数字转换器的分辨率时，不需要考虑单个延时单元的延时值，只需要考虑其整体延时，且本发明的分辨率只与两个延时环的整体时延差有关。

图3是本发明开始、结束脉冲循环信号时序波形与循环次数计数器计数的原理图，其中，①代表开始循环脉冲信号，②代表结束循环脉冲信号，③代表循环次数计数器的计数值，该值可以直接用于计算时间间隔。D是时间数字转换器的分辨率，T_M是被测时间间隔。从图3中可以看出，每循环一次，①和②之间的时间间隔缩减一个分辨率D。

基于二阶延时环缩减法的时间数字转换器的设计步骤与一阶的绝大部分相同，与一阶时间数字转换器设计步骤相比，不同的是基于二阶延时环缩减法的时间数字转换器中一阶延时环的开始延时环的整体时延T_start1、二阶延时环的开始延时环的整体时延T_start2与时间数字转换器的测量精度τ的关系不同，具体关系如下：

$\mathrm{\τ}=k\sqrt{N_{\max 1}*T_{\mathrm{start}1}+T_{\mathrm{start}2}*{\mathrm{\τ}}_1/{\mathrm{\τ}}_2}$

其中，k是一个与实现时间数字转换器的电路有关的常数，τ₁是一阶延时环的分辨率，即一阶延时环中开始延时环与结束延时环的整体时延差，τ₂是二阶延时环的分辨率，即二阶延时环中开始延时环与结束延时环的整体时延差，N_max1是最大测量时间间隔对应的一阶延时环中两个延时环的最大循环次数，且T_start1>T_start2，τ₁>τ₂。

所述基于二阶延时环缩减法的时间数字转换器先用低分辨率τ₁的一阶延时环进行缩减测量，然后用高分辨率τ₂的二阶延时环进行更高精度的缩减测量；与相同分辨率的一阶延时环缩减法的时间数字转换器相比，二阶延时环缩减法的时间数字转换器的测量时间减小了τ₁/τ₂倍，且二阶时间数字转换器的测量精度提高了倍。

根据上述关系选择时间数字转换器的分辨率。

图2所示的本发明一实例基于二阶延时环缩减法的时间数字转换器的一阶延时环分辨率为300ps，二阶延时环分辨率为15ps，测量精度约为43ps，测量范围为10ns。

图4是本发明时间数字转换器在SmartFusion FPGA中具体实现的原理框图，其中延时环缩减法时间数字转换器可以是一阶时间数字转换器，也可以是二阶及多阶时间数字转换器；控制中心控制外部输入的时间间隔触发信号是否输入到时间数字转换器中；APB总线用于Cortex M3处理器内核与FPGA内部逻辑单元之间的数据传输和控制命令的传输；锁相环PLL产生FPGA的系统时钟，包括Cortex M3的工作时钟；存储器用于存储测量结果；时钟计数器用于计数本地时钟；参考时钟是外部输入时钟源。

以上所述仅为本发明一个测量精度较佳实施例而已，并不用以限制本发明所提供的时间数字转换器及其设计方法，根据本发明提供的设计思想可以实现一阶、二阶和多阶缩减法时间数字转换器，凡在本发明的精神和设计原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于延时环缩减法的时间数字转换器，其特征在于，至少包括开始脉冲生成模块、开始延时环、第一沿检测模块、结束脉冲生成模块、结束延时环、第二沿检测模块、相位一致性检测器、循环次数计数器，所述开始延时环由第一多路选择器、第一延时线单元组成，所述结束延时环由第二多路选择器、第二延时线单元组成，所述开始脉冲生成模块用于将外界输入的时间间隔开始触发脉冲整形为开始循环脉冲信号，开始脉冲生成模块的输出端与开始延时环的第一多路选择器的0端连接，第一多路选择器的输出端与第一延时线单元连接后再接入第一多路选择器的1端，所述第一沿检测模块设置在第一延时线单元与第一多路选择器之间；所述结束脉冲生成模块用于将外界输入的时间间隔结束触发脉冲整形为结束循环脉冲信号，结束脉冲生成模块的输出端与结束延时环的第二多路选择器的0端连接，第二多路选择器的输出端与第二延时线单元连接后再接入第二多路选择器的1端，所述第二沿检测模块设置在第二延时线单元与第二多路选择器之间；所述第一延时线单元、第二延时线单元均与所述相位一致性检测器连接，所述相位一致性检测器与循环次数计数器连接；

所述开始循环脉冲信号、结束循环脉冲信号的脉宽相同且循环传输中脉宽不变，所述第一沿检测模块、第二沿检测模块分别用于检测开始循环脉冲信号、结束循环脉冲信号的上升沿，所述相位一致性检测器用于检测开始循环脉冲信号和结束循环脉冲信号的相位，当开始循环脉冲信号、结束循环脉冲信号之间的时间间隔小于开始延时环和结束延时环的整体时延差即时间数字转换器的分辨率时断开开始延时环、结束延时环；所述循环次数计数器用于对开始循环脉冲信号、结束循环脉冲信号的循环次数进行计数。

2.根据权利要求1所述的基于延时环缩减法的时间数字转换器，其特征在于，所述开始脉冲生成模块、结束脉冲生成模块和第一沿检测模块、第二沿检测模块均采用D触发器；所述相位一致性检测器采用双D触发器；所述循环次数计数器采用递增计数器。

3.根据权利要求1所述的基于延时环缩减法的时间数字转换器，其特征在于，所述开始延时环、结束延时环的结构相同，开始延时环的第一延时线单元、结束延时环的第二延时线单元由相同数目的相同延时单元组成，相应延时单元的个数根据设计的时间数字转换器的测量范围选择。

4.根据权利要求1所述的基于延时环缩减法的时间数字转换器，其特征在于，该时间数字转换器通过改变开始延时环的第一延时线单元、结束延时环的第二延时线单元的布局走线调整两个延时环的整体时延差即时间数字转换器的分辨率。

5.一种基于延时环缩减法的时间数字转换器的时间间隔测量方法，其特征在于，所述延时环缩减法利用两个组成完全相同的延时环通过循环传输不断缩减两个循环脉冲的时间间隔直到两个循环脉冲的时间间隔小于两个延时环的整体时延差即时间数字转换器的分辨率，具体包括以下步骤：

1)通过开始脉冲生成模块、结束脉冲生成模块将被测时间间隔的两触发脉冲整形为开始循环脉冲信号、结束循环脉冲信号，开始循环脉冲信号、结束循环脉冲信号分别进入两个组成完全相同的开始延时环、结束延时环；

2)通过第一沿检测模块、第二沿检测模块分别检测开始循环脉冲信号、结束循环脉冲信号的上升沿，一旦第一沿检测模块检测到开始循环脉冲信号的上升沿则开始延时环转化为闭环状态，然后开始循环脉冲信号在开始延时环中循环传输；一旦第二沿检测模块检测到结束循环脉冲信号的上升沿则结束延时环转化为闭环状态，然后结束循环脉冲信号在结束延时环中循环传输；开始循环脉冲信号、结束循环脉冲信号通过在开始延时环、结束延时环中循环传输并不断缩减开始循环脉冲信号、结束循环脉冲信号之间的时间间隔；

3)通过相位一致性检测器检测开始循环脉冲信号和结束循环脉冲信号的相位，并通过循环次数计数器对开始循环脉冲信号、结束循环脉冲信号的循环次数进行计数，每次循环之后被测时间间隔减小一个开始延时环和结束延时环的整体时延差即时间数字转换器的分辨率，直到开始循环脉冲信号和结束循环脉冲信号之间的时间间隔小于时间数字转换器的分辨率时，时间间隔测量完成，断开开始延时环和结束延时环并使其处于开环状态；

4)通过循环次数计数器的计数值与开始延时环、结束延时环的整体时延差的乘积得到被测时间间隔。

6.根据权利要求5所述的基于延时环缩减法的时间数字转换器的时间间隔测量方法，其特征在于，所述步骤1)中开始延时环、结束延时环的结构相同，且所述开始延时环的第一延时线单元、结束延时环的第二延时线单元由相同数目的相同延时单元组成，根据设计的时间数字转换器的测量范围选择相应延时单元的个数。

7.根据权利要求6所述的基于延时环缩减法的时间数字转换器的时间间隔测量方法，其特征在于，所述步骤1)通过改变开始延时环的第一延时线单元、结束延时环的第二延时线单元的布局走线调整两个延时环的整体时延差即时间数字转换器的分辨率，实现时间数字转换器的不同分辨率。

8.根据权利要求5所述的基于延时环缩减法的时间数字转换器的时间间隔测量方法，其特征在于，所述延时环缩减法为一阶延时环缩减法时，基于一阶延时环缩减法的时间数字转换器中开始延时环的整体时延T_start0与时间数字转换器的测量精度τ的关系满足下式：

$\mathrm{\τ}=k\sqrt{N_{\max }*T_{\mathrm{start}0}}$

其中，k是一个与实现时间数字转换器的电路有关的常数，N_max是最大测量时间间隔对应的两个延时环的循环次数。

9.根据权利要求5所述的基于延时环缩减法的时间数字转换器的时间间隔测量方法，其特征在于，所述延时环缩减法为二阶延时环缩减法时，基于二阶延时环缩减法的时间数字转换器中一阶延时环的开始延时环的整体时延T_start1、二阶延时环的开始延时环的整体时延T_start2与时间数字转换器的测量精度τ的关系满足下式：

$\mathrm{\τ}=k\sqrt{N_{\max 1}*T_{\mathrm{start}1}+T_{\mathrm{start}2}*{\mathrm{\τ}}_1/{\mathrm{\τ}}_2}$

其中，k是一个与实现时间数字转换器的电路有关的常数，τ₁是一阶延时环的分辨率，即一阶延时环中开始延时环与结束延时环的整体时延差，τ₂是二阶延时环的分辨率，即二阶延时环中开始延时环与结束延时环的整体时延差，N_max1是最大测量时间间隔对应的一阶延时环中两个延时环的最大循环次数，且T_start1>T_start2，τ₁>τ₂。

10.根据权利要求9所述的基于延时环缩减法的时间数字转换器的时间间隔测量方法，其特征在于，所述基于二阶延时环缩减法的时间数字转换器先用低分辨率τ₁的一阶延时环进行缩减测量，然后用高分辨率τ₂的二阶延时环进行更高精度的缩减测量。