CN114337620A - 一种测量多路脉冲信号相对延时的方法、装置和设备 - Google Patents
一种测量多路脉冲信号相对延时的方法、装置和设备 Download PDFInfo
- Publication number
- CN114337620A CN114337620A CN202210249752.6A CN202210249752A CN114337620A CN 114337620 A CN114337620 A CN 114337620A CN 202210249752 A CN202210249752 A CN 202210249752A CN 114337620 A CN114337620 A CN 114337620A
- Authority
- CN
- China
- Prior art keywords
- pulse signals
- delay value
- delay
- counter
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
本发明公开了一种测量多路脉冲信号相对延时的方法、装置和设备，方法包括：将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值；通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐；将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值。本发明能够实现对多路脉冲信号之间的相对延时的精确测量；且本发明不需要利用高速ADC进行采样，节约了硬件成本。
Description
技术领域
本发明属于信号处理技术领域，具体涉及一种测量多路脉冲信号相对延时的方法、装置和设备。
背景技术
随着信息技术的不断发展，在工业领域中，例如对雷电参数检测、电网同步、分布式测量、地理监测等多个领域需要对设备的测量数据进行同步采集。目前，高速ADC（Analogto Digital Converter，模拟数字转换器）被广泛应用于各工业设备的数据
采集。
现有技术中，在采用高速ADC进行数据采集时，如果要将两个脉冲信号之间的延时精度控制在0.1ns以下，则需要将ADC的频率设置为5GHZ或10GHZ才能实现。但这种高频的ADC存在以下缺陷：一是设备成本非常高昂；二是设备功耗非常高，通常可以达到几瓦甚至是几十瓦；三是设备体积较大，需要设置配套的散热电路，额外增加成本。
发明内容
本发明的目的是一种测量多路脉冲信号相对延时的方法、装置和设备，用于解决现有技术中的至少一个技术问题。
为了实现上述目的，本发明采用以下技术方案：
第一方面，本发明提供一种测量多路脉冲信号相对延时的方法，包括：
将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值；
通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐；
将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值。
在一种可能的设计中，将多路脉冲信号输入到计数器组中，并通过所述计数器组测量得到两两脉冲信号之间的第一延时值，包括：
将并行运行的多路脉冲信号触发输入到计数器组中，其中，所述多路脉冲信号通过本地时钟触发生成；
通过所述计数器组测量得到两两脉冲信号之间的第一延时值，其中，所述第一延时值的测量精度为±10ns。
在一种可能的设计中，当有两路脉冲信号d1和d2时，所述计数器组设有两个计数器cnt1和cnt2,此时，通过所述计数器组测量得到两两脉冲信号之间的第一延时值，包括：
在脉冲信号d1触发进入计数器cnt1时，将所述计数器cnt1开启并计数，同时关闭计数器cnt2；
在脉冲信号d2触发进入所述计数器cnt1时，将所述计数器cnt1关闭，同时将所述计数器cnt2开启并计数；
将所述计数器cnt1或所述计数器cnt2测量得到的其中一组延时数据作为所述第一延时值。
在一种可能的设计中，通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐，包括：
通过时钟控制的延时单元，将两两脉冲信号之间的延时值从所述第一延时值减小到第三延时值；
通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
在一种可能的设计中，通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值，包括：
通过设置延迟线和数据选择器，利用所述延迟线和所述数据选择器将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
在一种可能的设计中，将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值，包括：
将对齐后的多路脉冲信号输入至N个触发器中，其中，每路脉冲信号对应进入其中一个触发器的链路中；
利用锁相环对每一触发器施加同频的时钟信号，其中，相邻时钟信号的相位间隔为
；
获取每路脉冲信号在N个触发器中的链路位置，计算得到两两脉冲信号之间的精确延时值，计算公式如下：
其中，
表示第i个触发器，
表示第j个触发器，
表示时钟信号周期，N表示触发器的总数。
在一种可能的设计中，所述第三延时值的取值范围为10ns~30ns。
在一种可能的设计中，所述延时单元包括多个级联设置的延时子单元。
第二方面，本发明提供一种测量多路脉冲信号相对延时的装置，包括：
第一测量模块，用于将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值；
信号对齐模块，用于通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐；
第二测量模块，用于将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值。
在一种可能的设计中，所述第一测量模块包括：
信号触发输入单元，用于将并行运行的多路脉冲信号触发输入到计数器组中，其中，所述多路脉冲信号通过本地时钟触发生成；
第一测量单元，用于通过所述计数器组测量得到两两脉冲信号之间的第一延时值，其中，所述第一延时值的测量精度为±10ns。
在一种可能的设计中，当有两路脉冲信号d1和d2时，所述计数器组设有两个计数器cnt1和cnt2,此时，所述第一测量单元具体用于：
在脉冲信号d1触发进入计数器cnt1时，将所述计数器cnt1开启并计数，同时关闭计数器cnt2；
在脉冲信号d2触发进入所述计数器cnt1时，将所述计数器cnt1关闭，同时将所述计数器cnt2开启并计数；
将所述计数器cnt1或所述计数器cnt2测量得到的其中一组延时数据作为所述第一延时值。
在一种可能的设计中，所述信号对齐模块包括：
第一信号对齐单元，用于通过时钟控制的延时单元，将两两脉冲信号之间的延时值从所述第一延时值减小到第三延时值；
第二信号对齐单元，通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
在一种可能的设计中，在通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值时，所述第二信号对齐单元具体用于：
通过设置延迟线和数据选择器，利用所述延迟线和所述数据选择器将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
在一种可能的设计中，所述第二测量模块包括：
信号输入单元，用于将对齐后的多路脉冲信号输入至N个触发器中，其中，每路脉冲信号对应进入其中一个触发器的链路中；
时钟信号施加单元，用于利用锁相环对每一触发器施加同频的时钟信号，其中，相邻时钟信号的相位间隔为
；
计算单元，用于获取每路脉冲信号在N个触发器中的链路位置，计算得到两两脉冲信号之间的精确延时值，计算公式如下：
其中，
表示第i个触发器，
表示第j个触发器，
表示时钟信号周期，N表示触发器的总数。
在一种可能的设计中，所述第三延时值的取值范围为10ns~30ns。
在一种可能的设计中，所述延时单元包括多个级联设置的延时子单元。
第三方面，本发明提供一种计算机设备，包括依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如第一方面任意一种可能的设计中所述的测量多路脉冲信号相对延时的方法。
第四方面，本发明提供一种计算机可读存储介质，所述计算机可读存储介质上存储有指令，当所述指令在计算机上运行时，执行如第一方面任意一种可能的设计中所述的测量多路脉冲信号相对延时的方法。
第五方面，本发明提供一种包含指令的计算机程序产品，当所述指令在计算机上运行时，使所述计算机执行如第一方面任意一种可能的设计中所述的测量多路脉冲信号相对延时的方法。
有益效果：
本发明通过将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值，从而可以获得一个具有较大误差的粗测延时值，可以获得一个大范围的相对延时值，为后续信号对齐提供数据支持；然后通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐，从而可以避免在后续对延时值进行精确测量时出现模糊计算；最后将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值，从而实现对多路脉冲信号之间的相对延时的精确测量；且本发明不需要利用高速ADC进行采样，节约了硬件成本。
附图说明
图1为本实施例中的测量多路脉冲信号相对延时的方法的流程图；
图2为本实施例中的两路脉冲信号之间的第一延时值示意图；
图3为本实施例中的两路脉冲信号之间第一延时值的测量示意图；
图4为本实施例中另一两路脉冲信号之间第一延时值的测量示意图；
图5为本实施例中的两路脉冲信号之间上升沿对齐示意图；
图6为本实施例中的两路脉冲信号之间第三延时值的测量示意图；
图7为本实施例中另一两路脉冲信号之间上升沿对齐示意图；
图8为本实施例中另一两路脉冲信号之间第三延时值的测量示意图；
图9为本实施例中精确时延值的测量示意图。
具体实施方式
为使本说明书实施例的目的、技术方案和优点更加清楚，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
为了解决现有技术中存在的高频的ADC采样时设备成本非常高昂，设备功耗非常高，通常可以达到几瓦甚至是几十瓦，设备体积较大，需要设置配套的散热电路，额外增加成本的技术问题，本申请实施例提供了一种测量多路脉冲信号相对延时的方法，该方法能够实现对多路脉冲信号之间的相对延时的精确测量，且该方法不需要利用高速ADC进行采样，节约了硬件成本。
为便于描述，除特别说明外，本申请实施例的执行主体可以是移动终端，包括但不限于智能手机、平板电脑、车载电脑但不限于智能手机、个人电脑（personal computer，PC）、膝上型便携计算机、个人数字助理（personal digital assistant，PDA）、移动上网设备（mobile Internet device，MID）等，具体不做限定。
如图1-图9所示，第一方面，本发明提供一种测量多路脉冲信号相对延时的方法，包括但不限于由步骤S101~S103实现：
步骤S101.将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值；
其中，需要说明的是，本实施例中的脉冲信号包括但不限于时分信号、时分复用信号、雷达回波信号、激光回波信号、授时系统秒脉冲同步信号、脉脉冲延时信号等等，此处不做具体限定。
其中，需要说明的是，本实施例适用于多路脉冲信号之间的相对延时值的测量，但为了便于理解，以下均采用两路脉冲信号来对相对延时值的测量过程进行举例说明，但该举例并不构成对本实施例的描述范围的限制。
其中，需要说明的是，本实施例中的计数器组包括至少两个并行运行的计数器，计数器的数量根据输入的脉冲信号的数量进行相应设置，此处不做具体限定。
在步骤S101一种具体的实施方式中，将多路脉冲信号输入到计数器组中，并通过所述计数器组测量得到两两脉冲信号之间的第一延时值，包括：
步骤S1011.将并行运行的多路脉冲信号触发输入到计数器组中，其中，所述多路脉冲信号通过本地时钟触发生成；
其中，优选的，所述本地时钟的频率为100MHz，当然，可以理解的是，本实例中本地时钟的频率可以根据根据输入脉冲信号的测量精度需求进行配置，此处不做限定。
步骤S1012.通过所述计数器组测量得到两两脉冲信号之间的第一延时值，其中，所述第一延时值的测量精度为±10ns（纳秒）。
如图2-图4所示，在一种具体的实施方式中，当有两路脉冲信号d1和d2时，所述计数器组设有两个计数器cnt1和cnt2,此时，通过所述计数器组测量得到两两脉冲信号之间的第一延时值，包括：
在脉冲信号d1触发进入计数器cnt1时，将所述计数器cnt1开启并计数，同时关闭计数器cnt2；
在脉冲信号d2触发进入所述计数器cnt1时，将所述计数器cnt1关闭，同时将所述计数器cnt2开启并计数；
将所述计数器cnt1或所述计数器cnt2测量得到的其中一组延时数据作为所述第一延时值。
其中，优选的，本实施例通过设置MUX（数据选择器）来选择计数器cnt1或所述计数器cnt2测量得到的一组延时数据作为所述第一延时值。
其中，需要说明的是，由于不清楚两组脉冲信号d1和d2的输入顺序，因此，本实施例中的两组脉冲信号d1和d2采用并行运行，由于计数器cnt2是在计数器cnt1关闭的同时开启并计数的，这一方式的前提是脉冲信号d1先进入计数器组，脉冲信号d2后进入计数器组，因此最后测量得到的第一延时值为计数器cnt2测得的值减去计数器cnt1测得的值；但是，如果脉冲信号d2先进入计数器组，上述方式则无法使用，因此，本实施例在上述方式实施的同时，还在脉冲信号d2触发进入所述计数器cnt1时，将所述计数器cnt1关闭，同时将所述计数器cnt2开启并计数。由于并行运行，无论脉冲信号d1和d2的进入顺序如何，计数器cnt2和计数器cnt1始终能测到一组两个脉冲信号之间的第一延时值，例如，此时测量得到的第一延时值为80ns，测量精度为±10ns。
步骤S102.通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐；
其中，需要说明的是，由于脉冲信号初步测量之后，两两脉冲信号之间的距离有可能会很近，但也有可能会非常远，而正常测量时两两脉冲信号之间的差值基本是在5T~10T之间，其中，T表示脉冲周期。而距离太近或太远都有可能导致后续的测量结果模糊，因此，为了避免后续精确测量延时值时出现模糊计算，本实施例需要对多路脉冲信号进行对齐。
在步骤S102中，通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐，包括：
步骤S1021.通过时钟控制的延时单元，将两两脉冲信号之间的延时值从所述第一延时值减小到第三延时值；
其中，优选的，所述时钟控制的延时单元包括多个级联设置的延时子单元，更优选的，所述延时子单元设置在FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）控制器中，所述延时单元包括多个级联设置的延时子单元。
例如，如图5和图6所示，示出了两组脉冲信号d1和d2，在经过延时单元处理后，两组脉冲信号的上升沿基本对齐，此时脉冲信号d1和d2之间的第三延时值取值范围为t1-t2，优选的，该取值范围为10ns-30ns。
步骤S1022.通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
其中，优选的，所述相位控制的延时单元包括多个级联设置的延时子单元，更优选的，所述延时子单元包括延迟线和数据选择器，利用所述延迟线和所述数据选择器将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
例如，如图7和图8所示，示出了两组脉冲信号d1’和d2’，在经过延时单元处理后，两组脉冲信号的上升沿基本对齐，此时脉冲信号d1’和d2’之间的第二延时值取值范围为t1’-t2’，优选的，该第二延时值的取值范围为2ns~5ns，具体不做限定。
基于上述公开的内容，本实施例通过对多路脉冲信号进行两次信号对齐，从而将两两脉冲信号之间的延时值降到较低，从而为后续精确测量延时值提供了数据支持，避免出现模糊计算；且通过相位控制的延时单元能够将脉冲周期进行细分，从而使得后续测量值更加精确。
步骤S103.将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值。
在步骤S103中，将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值，包括：
步骤S1031.将对齐后的多路脉冲信号输入至N个触发器中，其中，每路脉冲信号对应进入其中一个触发器的链路中；
步骤S1032.利用锁相环对每一触发器施加同频的时钟信号，其中，相邻时钟信号的相位间隔为
；
步骤S1033.获取每路脉冲信号在N个触发器中的链路位置，计算得到两两脉冲信号之间的精确延时值，计算公式如下：
其中，
表示第i个触发器，
表示第j个触发器，
表示时钟信号周期，N表示触发器的总数。
其中，需要说明的是，由于通过步骤S101和步骤S102的信号初步测量以及信号对齐处理，使得步骤S103中的多路脉冲信号在输入至触发器时，能够确保某一脉冲信号始终能够进入某一触发器的链路上。如图9所示，脉冲信号d1进入第一个触发器的链路中，脉冲信号d2进入第二个触发器的链路中，若本实例中时钟周期为10ns，触发器数量为10，则两组脉冲信号d1和d2之间的精确延时值为：
。
基于上述公开的内容，本实施例通过将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值，从而可以获得一个具有较大误差的粗测延时值，可以获得一个大范围的相对延时值，为后续信号对齐提供数据支持；然后通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐，从而可以避免在后续对延时值进行精确测量时出现模糊计算；最后将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值，从而实现对多路脉冲信号之间的相对延时的精确测量；且本发明不需要利用高速ADC进行采样，节约了硬件成本。
第二方面，本发明提供一种测量多路脉冲信号相对延时的装置，包括：
第一测量模块，用于将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值；
信号对齐模块，用于通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐；
第二测量模块，用于将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值。
在一种可能的设计中，所述第一测量模块包括：
信号触发输入单元，用于将并行运行的多路脉冲信号触发输入到计数器组中，其中，所述多路脉冲信号通过本地时钟触发生成；
第一测量单元，用于通过所述计数器组测量得到两两脉冲信号之间的第一延时值，其中，所述第一延时值的测量精度为±10ns。
在一种可能的设计中，当有两路脉冲信号d1和d2时，所述计数器组设有两个计数器cnt1和cnt2,此时，所述第一测量单元具体用于：
在脉冲信号d1触发进入计数器cnt1时，将所述计数器cnt1开启并计数，同时关闭计数器cnt2；
在脉冲信号d2触发进入所述计数器cnt1时，将所述计数器cnt1关闭，同时将所述计数器cnt2开启并计数；
将所述计数器cnt1或所述计数器cnt2测量得到的其中一组延时数据作为所述第一延时值。
在一种可能的设计中，所述信号对齐模块包括：
第一信号对齐单元，用于通过时钟控制的延时单元，将两两脉冲信号之间的延时值从所述第一延时值减小到第三延时值；
第二信号对齐单元，通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
在一种可能的设计中，在通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值时，所述第二信号对齐单元具体用于：
通过设置延迟线和数据选择器，利用所述延迟线和所述数据选择器将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
在一种可能的设计中，所述第二测量模块包括：
信号输入单元，用于将对齐后的多路脉冲信号输入至N个触发器中，其中，每路脉冲信号对应进入其中一个触发器的链路中；
时钟信号施加单元，用于利用锁相环对每一触发器施加同频的时钟信号，其中，相邻时钟信号的相位间隔为
；
计算单元，用于获取每路脉冲信号在N个触发器中的链路位置，计算得到两两脉冲信号之间的精确延时值，计算公式如下：
其中，
表示第i个触发器，
表示第j个触发器，
表示时钟信号周期，N表示触发器的总数。
在一种可能的设计中，所述第三延时值的取值范围为10ns~30ns。
在一种可能的设计中，所述延时单元包括多个级联设置的延时子单元。
第三方面，本发明提供一种计算机设备，包括依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如第一方面任意一种可能的设计中所述的测量多路脉冲信号相对延时的方法。
第四方面，本发明提供一种计算机可读存储介质，所述计算机可读存储介质上存储有指令，当所述指令在计算机上运行时，执行如第一方面任意一种可能的设计中所述的测量多路脉冲信号相对延时的方法。
第五方面，本发明提供一种包含指令的计算机程序产品，当所述指令在计算机上运行时，使所述计算机执行如第一方面任意一种可能的设计中所述的测量多路脉冲信号相对延时的方法。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种测量多路脉冲信号相对延时的方法，其特征在于，包括：
将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值；
通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐；
将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值。
2.根据权利要求1所述的测量多路脉冲信号相对延时的方法，其特征在于，将多路脉冲信号输入到计数器组中，并通过所述计数器组测量得到两两脉冲信号之间的第一延时值，包括：
将并行运行的多路脉冲信号触发输入到计数器组中，其中，所述多路脉冲信号通过本地时钟触发生成；
通过所述计数器组测量得到两两脉冲信号之间的第一延时值，其中，所述第一延时值的测量精度为±10ns。
3.根据权利要求2所述的测量多路脉冲信号相对延时的方法，其特征在于，当有两路脉冲信号d1和d2时，所述计数器组设有两个计数器cnt1和cnt2,此时，通过所述计数器组测量得到两两脉冲信号之间的第一延时值，包括：
在脉冲信号d1触发进入计数器cnt1时，将所述计数器cnt1开启并计数，同时关闭计数器cnt2；
在脉冲信号d2触发进入所述计数器cnt1时，将所述计数器cnt1关闭，同时将所述计数器cnt2开启并计数；
将所述计数器cnt1或所述计数器cnt2测量得到的其中一组延时数据作为所述第一延时值。
4.根据权利要求1所述的测量多路脉冲信号相对延时的方法，其特征在于，通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐，包括：
通过时钟控制的延时单元，将两两脉冲信号之间的延时值从所述第一延时值减小到第三延时值；
通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
5.根据权利要求4所述的测量多路脉冲信号相对延时的方法，其特征在于，通过相位控制的延时单元，将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值，包括：
通过设置延迟线和数据选择器，利用所述延迟线和所述数据选择器将两两脉冲信号之间的延时值从所述第三延时值减小到第二延时值。
6.根据权利要求1所述的测量多路脉冲信号相对延时的方法，其特征在于，将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值，包括：
将对齐后的多路脉冲信号输入至N个触发器中，其中，每路脉冲信号对应进入其中一个触发器的链路中；
利用锁相环对每一触发器施加同频的时钟信号，其中，相邻时钟信号的相位间隔为
；
获取每路脉冲信号在N个触发器中的链路位置，计算得到两两脉冲信号之间的精确延时值，计算公式如下：
其中，
表示第i个触发器，
表示第j个触发器，
表示时钟信号周期，N表示触发器的总数。
7.根据权利要求4所述的测量多路脉冲信号相对延时的方法，其特征在于，所述第三延时值的取值范围为10ns~30ns。
8.根据权利要求1或4所述的测量多路脉冲信号相对延时的方法，其特征在于，所述延时单元包括多个级联设置的延时子单元。
9.一种测量多路脉冲信号相对延时的装置，其特征在于，包括：
第一测量模块，用于将多路脉冲信号输入到计数器组中，并通过所述计数器组初步测量得到两两脉冲信号之间的第一延时值；
信号对齐模块，用于通过延时单元将两两脉冲信号之间的延时值从所述第一延时值减小到第二延时值，以实现所述多路脉冲信号之间的对齐；
第二测量模块，用于将对齐后的多路脉冲信号输入至触发器中，并通过所述触发器测量得到两两脉冲信号之间的精确延时值。
10.一种计算机设备，其特征在于，包括依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如权利要求1-8任意一项所述的测量多路脉冲信号相对延时的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210249752.6A CN114337620B (zh) | 2022-03-15 | 2022-03-15 | 一种测量多路脉冲信号相对延时的方法、装置和设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210249752.6A CN114337620B (zh) | 2022-03-15 | 2022-03-15 | 一种测量多路脉冲信号相对延时的方法、装置和设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114337620A true CN114337620A (zh) | 2022-04-12 |
| CN114337620B CN114337620B (zh) | 2022-06-21 |
Family
ID=81033500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210249752.6A Active CN114337620B (zh) | 2022-03-15 | 2022-03-15 | 一种测量多路脉冲信号相对延时的方法、装置和设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114337620B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382899A (en) * | 1991-11-22 | 1995-01-17 | Kabushiki Kaisha Sg | Position detecting and time measuring device providing measurement finer than a clock signal period |
| CN101174833A (zh) * | 2007-11-29 | 2008-05-07 | 中国人民解放军国防科学技术大学 | 精确时间测量的方法及测量电路 |
| US7940667B1 (en) * | 2006-09-13 | 2011-05-10 | Pmc-Sierra Us, Inc. | Delay measurements and calibration methods and apparatus for distributed wireless systems |
| CN103516367A (zh) * | 2012-06-20 | 2014-01-15 | 中国科学院电子学研究所 | 一种时间数字转换器 |
| CN103676622A (zh) * | 2013-10-28 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种高精度的正负时间间隔测量方法及装置 |
| CN104111601A (zh) * | 2014-07-30 | 2014-10-22 | 中国科学院测量与地球物理研究所 | 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 |
| WO2018050798A1 (de) * | 2016-09-16 | 2018-03-22 | Universität Rostock | Signalverarbeitungsvorrichtung und messvorrichtung zur hochpräzisen laufzeitmessung zweier signale |
| CN109407500A (zh) * | 2018-11-22 | 2019-03-01 | 深圳天眼激光科技有限公司 | 一种基于fpga的时间间隔测量方法 |
| CN110515292A (zh) * | 2019-08-12 | 2019-11-29 | 南京理工大学 | 基于双向运行环形进位链的tdc电路及测量方法 |
| CN113098650A (zh) * | 2021-03-29 | 2021-07-09 | 大连市共进科技有限公司 | 时间偏差测量方法、装置、通信设备和可读存储介质 |
| WO2021149506A1 (ja) * | 2020-01-20 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 時間計測装置、時間計測方法及び測距装置 |
-
2022
- 2022-03-15 CN CN202210249752.6A patent/CN114337620B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382899A (en) * | 1991-11-22 | 1995-01-17 | Kabushiki Kaisha Sg | Position detecting and time measuring device providing measurement finer than a clock signal period |
| US7940667B1 (en) * | 2006-09-13 | 2011-05-10 | Pmc-Sierra Us, Inc. | Delay measurements and calibration methods and apparatus for distributed wireless systems |
| CN101174833A (zh) * | 2007-11-29 | 2008-05-07 | 中国人民解放军国防科学技术大学 | 精确时间测量的方法及测量电路 |
| CN103516367A (zh) * | 2012-06-20 | 2014-01-15 | 中国科学院电子学研究所 | 一种时间数字转换器 |
| CN103676622A (zh) * | 2013-10-28 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种高精度的正负时间间隔测量方法及装置 |
| CN104111601A (zh) * | 2014-07-30 | 2014-10-22 | 中国科学院测量与地球物理研究所 | 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 |
| WO2018050798A1 (de) * | 2016-09-16 | 2018-03-22 | Universität Rostock | Signalverarbeitungsvorrichtung und messvorrichtung zur hochpräzisen laufzeitmessung zweier signale |
| CN109407500A (zh) * | 2018-11-22 | 2019-03-01 | 深圳天眼激光科技有限公司 | 一种基于fpga的时间间隔测量方法 |
| CN110515292A (zh) * | 2019-08-12 | 2019-11-29 | 南京理工大学 | 基于双向运行环形进位链的tdc电路及测量方法 |
| WO2021149506A1 (ja) * | 2020-01-20 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 時間計測装置、時間計測方法及び測距装置 |
| CN113098650A (zh) * | 2021-03-29 | 2021-07-09 | 大连市共进科技有限公司 | 时间偏差测量方法、装置、通信设备和可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114337620B (zh) | 2022-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3647884B1 (en) | Circuit, method and related chip for time measurement, system, and device | |
| CN107145468A (zh) | 一种信号发生与读出装置及控制方法 | |
| CN102006069A (zh) | 基于低成本多路并行高速率的a/d采样电路板 | |
| CN105763196B (zh) | 一种延迟内插型时间数字转换器 | |
| CN101706521A (zh) | 一种具有时基微调功能的数字存储示波器 | |
| CN109104763B (zh) | 同步信号控制方法及装置 | |
| CN110955179B (zh) | 一种基于pci总线的双通道共享时钟触发调延装置 | |
| CN112486008B (zh) | 基于tdc的分辨率可调时间测量统计系统及方法 | |
| US20170091516A1 (en) | Asynchronous on-die eye scope | |
| CN114337620B (zh) | 一种测量多路脉冲信号相对延时的方法、装置和设备 | |
| CN115656776A (zh) | 数字通道的延迟偏差测量方法、装置、电子装置 | |
| US8334716B1 (en) | Digital phase detection circuit and method | |
| CN101866165A (zh) | 基于现场可编程门阵列的回波飞行时间测量方法 | |
| CN116360235A (zh) | 一种基于SerDes的TDC实现装置 | |
| CN104931826A (zh) | 模拟量输入式合并单元的相位误差测试装置及方法 | |
| CN114755630B (zh) | 一种基于soc的调频连续波雷达 | |
| US20100019757A1 (en) | System and method for on-chip duty cycle measurement | |
| CN107566199B (zh) | 信号处理装置和方法及包括该装置的电子设备 | |
| CN202393904U (zh) | 一种用于电能计量装置的误差检验装置 | |
| Song et al. | A high-precision synchronous sampling approach for large-scale distributed wire sensor networks in seismic data acquisition systems | |
| CN103595670A (zh) | 一种信号偏移校准方法和装置 | |
| CN117092444B (zh) | 不依靠仪器间接测量dtc步进的方法、系统、设备及介质 | |
| CN220043390U (zh) | 一种低抖动自适应双通道秒脉冲分发装置 | |
| CN114253117B (zh) | 光子到达时间的测量方法、装置、电子设备及存储介质 | |
| CN116107187B (zh) | 时间间隔测量方法、芯片及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A method, device and equipment for measuring the relative delay of multiple pulse signals Effective date of registration: 20230209 Granted publication date: 20220621 Pledgee: Shanghai Pudong Development Bank Co.,Ltd. Chengdu Branch Pledgor: CHENGDU XUNY-SAT TECHNOLOGY CO.,LTD. Registration number: Y2023510000039 |