CN113098650A - 时间偏差测量方法、装置、通信设备和可读存储介质 - Google Patents

时间偏差测量方法、装置、通信设备和可读存储介质 Download PDF

Info

Publication number
CN113098650A
CN113098650A CN202110335687.4A CN202110335687A CN113098650A CN 113098650 A CN113098650 A CN 113098650A CN 202110335687 A CN202110335687 A CN 202110335687A CN 113098650 A CN113098650 A CN 113098650A
Authority
CN
China
Prior art keywords
fpga
pulse signal
clock
counter
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110335687.4A
Other languages
English (en)
Other versions
CN113098650B (zh
Inventor
刘力群
陈丛静
李中海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian Gongjin Technology Co ltd
Original Assignee
Dalian Gongjin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian Gongjin Technology Co ltd filed Critical Dalian Gongjin Technology Co ltd
Priority to CN202110335687.4A priority Critical patent/CN113098650B/zh
Publication of CN113098650A publication Critical patent/CN113098650A/zh
Application granted granted Critical
Publication of CN113098650B publication Critical patent/CN113098650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electric Clocks (AREA)

Abstract

本发明提供一种时间偏差测量方法、装置、通信设备和可读存储介质，该时间偏差测量方法应用于IEEE 1588PTP从时钟同步系统，包括：使能FPGA，控制FPGA接收外部时钟设备提供的时钟脉冲信号，FPGA通过外设引脚与外部时钟设备连接；根据FPGA中时钟脉冲信号到来时刻的计数器的第一计数值，调整FPGA的工作频率至第一频率，使计数器零时刻与时钟脉冲信号到来时刻对齐后，锁定FPGA的工作频率；启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；关闭外部时钟设备，通过外设引脚传输测量脉冲信号至FPGA；根据FPGA中测量脉冲信号到来时刻的计数器的第二计数值，计算出网络延时的时间偏差。本发明可以测量出收发路径延时不对称带来的时间偏差，以便于后续的延时补偿。

Description

时间偏差测量方法、装置、通信设备和可读存储介质
技术领域
本发明涉及通信技术领域，具体而言，涉及一种时间偏差测量方法、装置、通信设备和可读存储介质。
背景技术
现有的基于1588协议进行时间同步的系统中，由于设备连接网络的问题，在同步的过程中会产生一定的时间偏差，从而影响同步时间的精度，并且现有技术中缺少一种时间偏差精确测量的方法。
发明内容
鉴于上述问题，本发明提供了一种时间偏差测量方法、装置、通信设备和可读存储介质，以测量出网络延时以及收发路径延时不对称带来的时间偏差，从而便于后续的延时补偿，提高用户的体验度。
为了实现上述目的，本发明采用如下的技术方案：
一种时间偏差测量方法，应用于IEEE 1588PTP从时钟同步系统，包括：
使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接；
根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率；
启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；
关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA；
根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。
优选地，所述的时间偏差测量方法中，所述根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率包括：
按照预设时间间隔读取所述FPGA接收时钟脉冲信号后计数器的第一计数值；
根据所述第一计数值和所述FPGA的当前工作频率计算与所述时钟脉冲信号的频偏值；
根据所述频偏值调整所述工作频率，在所述频偏值小于等于预设值时，锁定所述FPGA的工作频率。
优选地，所述的时间偏差测量方法中，利用以下公式计算所述频偏值：
当所述计数器溢出时，
Figure BDA0002997463420000021
当所述计数器未溢出时，
Figure BDA0002997463420000022
上述两式中，fe为所述频偏值，c为计数值，f为所述FPGA的当前工作频率。
优选地，所述的时间偏差测量方法中，所述启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号包括：
利用所述1588时钟信号生成测量脉冲信号；
采集所述测量脉冲信号，并计算当前工作信号与所述测量脉冲信号的相位差；
根据所述相位差调整所述测量脉冲信号的相位；
在确定所述相位差低于预设差值时，确定输出所述测量脉冲信号。
优选地，所述的时间偏差测量方法中，所述时间偏差的算式包括：
当所述计数器溢出时，
Figure BDA0002997463420000031
当所述计数器未溢出时，
Figure BDA0002997463420000032
上述两式中，T为所述时间偏差，c为计数值，f1为所述计数器的设定值，f为所述FPGA的当前工作频率。
优选地，所述的时间偏差测量方法中，还包括：
将所述时间偏差返回至所述1588协议栈，利用所述时间偏差补偿所述1588协议栈的网络延时。
优选地，所述的时间偏差测量方法中，所述外部时钟设备包括GPS设备。
本发明还提供一种时间偏差测量装置，应用于IEEE 1588PTP从时钟同步系统，包括：
FPGA使能模块，用于使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接；
工作频率锁定模块，用于根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率；
测量脉冲生成模块，用于启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；
测量脉冲传输模块，用于关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA；
时间偏差计算模块，用于根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。
本发明还提供一种通信设备，包括存储器以及处理器，所述存储器存储有计算机程序，所述计算机程序在所述处理器上运行时执行所述的时间偏差测量方法。
本发明还提供一种可读存储介质，其存储有计算机程序，所述计算机程序在处理器上运行时执行所述的时间偏差测量方法。
本发明提供一种时间偏差测量方法，该时间偏差测量方法应用于IEEE1588PTP从时钟同步系统，包括：使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接；根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率；启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA；根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。本发明的时间偏差测量方法，在进行1588协议时间同步前，通过外部时钟设备的时钟脉冲信号调整FPGA的工作频率并锁定，以在1588协议同步环境中，测量出网络延时以及收发路径延时不对称带来的时间偏差，从而便于后续的延时补偿，提高用户的体验度。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对本发明保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。
图1是本发明实施例1提供的一种时间偏差测量方法的流程图；
图2是本发明实施例2提供的一种调整FPGA工作频率的流程图；
图3是本发明实施例3提供的一种生成测量脉冲信号的流程图；
图4是本发明实施例4提供的一种时间偏差测量方法的流程图；
图5是本发明实施例5提供的一种时间偏差测量装置的结构示意图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下文中，可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。
实施例1
图1是本发明实施例1提供的一种时间偏差测量方法的流程图，该方法包括应用于IEEE 1588PTP从时钟同步系统，如下步骤：
步骤S11：使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接。
本发明实施例中，IEEE 1588的全称是网络测量和控制系统的精密时钟同步协议标准，通过使用硬件和软件配合，使不同的功能模块获得更精确的时间同步。而应用在通信系统时，1588协议在同步的过程中还会出现时间偏差，该时间偏差来至于接收网络侧1588时钟信号时的网络上下延时的影响。
本发明实施例中，由于处理器和FPGA(FPGA，Field Programmable Gate Array，现场可编程逻辑门阵列)是共时间源的，因此可以首先调整FPGA的工作频率至理想值，并进行工作频率的锁定，从而便于后续对同步过程中时间偏差的测量。在利用1588协议进行处理器和FPGA的时间同步前，通过处理器可以首先使能FPGA，以及与其连接的外部时钟设备，该外部时钟设备即外部时钟源，包括晶振时钟源，或者GPS设备，通过GPS设备接收的精确时钟信息。使能FPGA以及外部时钟源后，控制该FPGA通过外设引脚接收相应的时钟脉冲信号，其中，该外设引脚也即PPS标准的引脚(PPS，Peripheral Pin Select外设选择功能引脚)，通过处理器的控制可以切换连接至不同的设备以及模块。
步骤S12：根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率。
本发明实施例中，FPGA在使能进入工作状态后，计数器也将启动，按照当前FPGA的工作频率进行计数，在达到设定值时归零重新计数。使能后，处理器可以将时钟脉冲信号与FPGA的计数器进行对齐，在对齐后FPGA每次接收到时钟脉冲信号即可将计数器相应的计数值存储至寄存器。其中，若FPGA的工作频率与时钟脉冲信号的频率一致时，每次的计数值应为零或者相同的数值。若每次接收到时钟脉冲信号该计数器溢出或未溢出，则说明FPGA的工作频率与时钟脉冲信号的频率不一致，处理器可以从FPGA的寄存器中读取相应的计数值对FPGA的工作频率进行调整。
本发明实施例中，上述第一频率接近于时钟脉冲信号的频率，在确定第一频率相近于时钟脉冲信号的频率后即可锁定FPGA的工作频率。例如可以判断第一频率与时钟脉冲信号的频率的差值是否在门限内，若在门限内时即可锁定该FPGA的工作频率。
步骤S13：启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号。
本发明实施例中，在确定FPGA的工作频率锁定后，处理器即可启动1588协议栈，开始进行处理器与FPGA的时间同步。并且利用接收的1588时钟信号生成测量脉冲信号。其中，上述利用1588时钟信号生成测量脉冲信号的过程可以利用算法或应用程序来实现，例如可以预先设置有生成测量脉冲信号的应用程序，在接收到1588时钟信号，即可将该1588时钟信号输入至该应用程序，已生成相应的测量脉冲信号。
步骤S14：关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA。
本发明实施例中，通过切换外设管脚的连接，即可停止外部时钟设备将时钟脉冲信号输入至FPGA，而处理器在关闭外部时钟设备的同时，可以通过切换外设管脚的连接，通过外设管脚将生成的测量脉冲信号传输至FPGA。
步骤S15：根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。
本发明实施例中，处理器通过外设管脚输入测量脉冲信号至FPGA时，同样可以将将测量脉冲信号与FPGA的计数器进行对齐，并从FPGA的寄存器中读取相应的第二计数值，从而计算出网络延时的时间偏差。其中，处理器可以按照预设的时间间隔多次采集FPGA寄存器中新的第二计数值，进行时间偏差的多次计算验证，从而获得一个稳定的精确的时间偏差。
本发明实施例中，上述时间偏差测量方法可以适用于延时不对称超过一秒的情况。在进行1588协议时间同步前，通过外部时钟设备的时钟脉冲信号调整FPGA的工作频率并锁定，以在1588协议同步环境中，测量出网络延时以及收发路径延时不对称带来的时间偏差，从而便于后续的延时补偿，提高用户的体验度。
实施例2
图2是本发明实施例2提供的一种调整FPGA工作频率的流程图，包括如下步骤：
步骤S21：按照预设时间间隔读取所述FPGA接收时钟脉冲信号后计数器的第一计数值。
步骤S22：根据所述第一计数值和所述FPGA的当前工作频率计算与所述时钟脉冲信号的频偏值。
本发明实施例中，利用以下公式计算所述频偏值：
当所述计数器溢出时，
Figure BDA0002997463420000081
当所述计数器未溢出时，
Figure BDA0002997463420000091
上述两式中，fe为所述频偏值，c为计数值，f为所述FPGA的当前工作频率。
本发明实施例中，在通信设备中可以设置有基于上述频偏值算式的应用程序，在从FPGA寄存器中读取到第一计数值后，可以输入至该应用程序中，以获得相应的频偏值。例如，在计数器为1秒溢出循环计数时，同一通过判断门限进行溢出判断，如判断门限为1/3秒，在计数值超过1/3秒确定为未溢出，计数值在1/3秒之内确定为溢出，其中，该判断门限一般设置较小，这里不做限定。
步骤S23：根据所述频偏值调整所述工作频率，在所述频偏值小于等于预设值时，锁定所述FPGA的工作频率。
本发明实施例中，在获取到当前第一计数值相应的频偏值后，可以判断该频偏值是否小于或等于预设值，其中没该频偏值越小则说明FPGA的工作频率越接近时钟脉冲信号的频率。上述判断频偏值是否限于等于预设值的过程可以利用算法或应用程序来实现，这里不做限定。
实施例3
图3是本发明实施例3提供的一种生成测量脉冲信号的流程图，包括如下步骤：
步骤S31：利用所述1588时钟信号生成测量脉冲信号。
步骤S32：采集所述测量脉冲信号，并计算当前工作信号与所述测量脉冲信号的相位差。
步骤S33：根据所述相位差调整所述测量脉冲信号的相位。
步骤S34：在确定所述相位差低于预设差值时，确定输出所述测量脉冲信号。
实施例4
图4是本发明实施例4提供的一种时间偏差测量方法的流程图，该方法包括应用于IEEE 1588PTP从时钟同步系统，如下步骤：
步骤S41：使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接。
此步骤与上述步骤S11一致，在此不再赘述。
步骤S42：根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率。
此步骤与上述步骤S12一致，在此不再赘述。
步骤S43：启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号。
此步骤与上述步骤S13一致，在此不再赘述。
步骤S44：关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA。
此步骤与上述步骤S14一致，在此不再赘述。
步骤S45：根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。
本发明实施例中，所述时间偏差的算式包括：
当所述计数器溢出时，
Figure BDA0002997463420000101
当所述计数器未溢出时，
Figure BDA0002997463420000102
上述两式中，T为所述时间偏差，c为计数值，f1为所述计数器的设定值，f为所述FPGA的当前工作频率。所述外部时钟设备包括GPS设备，或者其他通过外设引脚可以提供脉冲输入的时钟设备。
本发明实施例中，在通信设备中可以设置有基于上述时间偏差算式的应用程序，在从FPGA寄存器中读取到第二计数值后，可以输入至该应用程序中，以获得相应的时间偏差。
步骤S46：将所述时间偏差返回至所述1588协议栈，利用所述时间偏差补偿所述1588协议栈的网络延时。
本发明实施例中，在计算出网络问题带来的时间偏差后，还可以将该时间偏差返回至1588协议栈，利用该时间偏差来进行补偿，从而使同步的精度更高，提高用户的体验度。
实施例5
图5是本发明实施例5提供的一种时间偏差测量装置的结构示意图。
该时间偏差测量装置500包括：
FPGA使能模块510，用于使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接；
工作频率锁定模块520，用于根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率；
测量脉冲生成模块530，用于启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；
测量脉冲传输模块540，用于关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA；
时间偏差计算模块550，用于根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。
本发明实施例中，上述各个模块更加详细的功能描述可以参考前述实施例中相应部分的内容，在此不再赘述。
此外，本发明还提供了一种通信设备，该通信设备包括存储器和处理器，存储器可用于存储计算机程序，处理器通过运行所述计算机程序，从而使通信设备执行上述方法或者上述时间偏差测量装置中的各个模块的功能。
存储器可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据通信设备的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
本实施例还提供了一种可读存储介质，用于储存上述通信设备中使用的计算机程序。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和结构图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
另外，在本发明各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台通信设备(可以是智能手机、个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种时间偏差测量方法，其特征在于，应用于IEEE 1588 PTP从时钟同步系统，包括：
使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接；
根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率；
启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；
关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA；
根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。
2.根据权利要求1所述的时间偏差测量方法，其特征在于，所述根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率包括：
按照预设时间间隔读取所述FPGA接收时钟脉冲信号后计数器的第一计数值；
根据所述第一计数值和所述FPGA的当前工作频率计算与所述时钟脉冲信号的频偏值；
根据所述频偏值调整所述工作频率，在所述频偏值小于等于预设值时，锁定所述FPGA的工作频率。
3.根据权利要求2所述的时间偏差测量方法，其特征在于，利用以下公式计算所述频偏值：
当所述计数器溢出时，
Figure FDA0002997463410000021
当所述计数器未溢出时，
Figure FDA0002997463410000022
上述两式中，fe为所述频偏值，c为计数值，f为所述FPGA的当前工作频率。
4.根据权利要求1所述的时间偏差测量方法，其特征在于，所述启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号包括：
利用所述1588时钟信号生成测量脉冲信号；
采集所述测量脉冲信号，并计算当前工作信号与所述测量脉冲信号的相位差；
根据所述相位差调整所述测量脉冲信号的相位；
在确定所述相位差低于预设差值时，确定输出所述测量脉冲信号。
5.根据权利要求1所述的时间偏差测量方法，其特征在于，所述时间偏差的算式包括：
当所述计数器溢出时，
Figure FDA0002997463410000023
当所述计数器未溢出时，
Figure FDA0002997463410000024
上述两式中，T为所述时间偏差，c为计数值，f1为所述计数器的设定值，f为所述FPGA的当前工作频率。
6.根据权利要求1所述的时间偏差测量方法，其特征在于，还包括：
将所述时间偏差返回至所述1588协议栈，利用所述时间偏差补偿所述1588协议栈的网络延时。
7.根据权利要求1所述的时间偏差测量方法，其特征在于，所述外部时钟设备包括GPS设备。
8.一种时间偏差测量装置，其特征在于，应用于IEEE 1588 PTP从时钟同步系统，包括：
FPGA使能模块，用于使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接；
工作频率锁定模块，用于根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率；
测量脉冲生成模块，用于启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；
测量脉冲传输模块，用于关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA；
时间偏差计算模块，用于根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。
9.一种通信设备，其特征在于，包括存储器以及处理器，所述存储器存储有计算机程序，所述计算机程序在所述处理器上运行时执行根据权利要求1至7中任一项所述的时间偏差测量方法。
10.一种可读存储介质，其特征在于，其存储有计算机程序，所述计算机程序在处理器上运行时执行权利要求1至7中任一项所述的时间偏差测量方法。
CN202110335687.4A 2021-03-29 2021-03-29 时间偏差测量方法、装置、通信设备和可读存储介质 Active CN113098650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110335687.4A CN113098650B (zh) 2021-03-29 2021-03-29 时间偏差测量方法、装置、通信设备和可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110335687.4A CN113098650B (zh) 2021-03-29 2021-03-29 时间偏差测量方法、装置、通信设备和可读存储介质

Publications (2)

Publication Number Publication Date
CN113098650A true CN113098650A (zh) 2021-07-09
CN113098650B CN113098650B (zh) 2023-07-25

Family

ID=76670693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110335687.4A Active CN113098650B (zh) 2021-03-29 2021-03-29 时间偏差测量方法、装置、通信设备和可读存储介质

Country Status (1)

Country Link
CN (1) CN113098650B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114337620A (zh) * 2022-03-15 2022-04-12 成都迅翼卫通科技有限公司 一种测量多路脉冲信号相对延时的方法、装置和设备

Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1578197A (zh) * 2003-07-28 2005-02-09 华为技术有限公司 时钟源频率偏移检测方法
CN1819579A (zh) * 2005-12-15 2006-08-16 中国人民解放军国防科学技术大学 开环时间传递方法
CN101242231A (zh) * 2008-03-03 2008-08-13 电子科技大学 面向电力系统同步相量测量的时钟同步装置
CN101789627A (zh) * 2010-01-06 2010-07-28 江苏方天电力技术有限公司 高精度以太网对时装置
CN101895383A (zh) * 2010-07-07 2010-11-24 中国人民解放军国防科学技术大学 时钟外同步系统及其控制流程
CN102098155A (zh) * 2011-03-18 2011-06-15 北京国智恒电力管理科技有限公司 基于ptp协议实现亚微秒级同步精度的方法
CN102104475A (zh) * 2011-01-31 2011-06-22 上海交通大学 基于ieee1588的同步系统及其同步方法
CN102480350A (zh) * 2010-11-29 2012-05-30 北京中和威软件有限公司 一种基于频率偏差估计的时间同步和维持的方法及装置
CN102983927A (zh) * 2012-12-12 2013-03-20 南京协澳智能控制系统有限公司 一种基于ieee 1588协议的主从时钟对时的时间补偿方法
CN103475461A (zh) * 2013-09-30 2013-12-25 武汉邮电科学研究院 一种1588时钟同步功能实现系统及方法
CN104518839A (zh) * 2013-09-30 2015-04-15 华为技术有限公司 频偏检测方法和装置
CN104660359A (zh) * 2013-11-21 2015-05-27 中兴通讯股份有限公司 一种时钟频偏检测的方法、装置和设备
CN105706383A (zh) * 2013-02-22 2016-06-22 瑞典爱立信有限公司 时间同步的可插拔收发信机
CN106254182A (zh) * 2016-08-31 2016-12-21 北京信而泰科技股份有限公司 一种ip网络测试仪的时间同步装置
CN106375054A (zh) * 2015-07-22 2017-02-01 中兴通讯股份有限公司 Otn网元设备、otn时钟和时间的同步方法及系统
CN106817184A (zh) * 2017-01-19 2017-06-09 重庆重邮汇测通信技术有限公司 网络测量中本地时钟与gps时钟的时间同步方法及装置
CN107181553A (zh) * 2017-05-24 2017-09-19 英孚康（浙江）工业技术有限公司 一种伺服驱动器内部进行精确时间同步的方法
CN108880723A (zh) * 2017-05-16 2018-11-23 深圳市中兴软件有限责任公司 一种时钟同步的方法和装置
WO2019242321A1 (zh) * 2018-06-19 2019-12-26 中兴通讯股份有限公司 时间同步方法、装置、网络设备及计算机可读存储介质
CN110808807A (zh) * 2019-11-12 2020-02-18 中国民航大学 一种局域网络中设备的时钟同步方法
CN110896541A (zh) * 2019-12-25 2020-03-20 大连市共进科技有限公司 将用户终端吸入专网的方法、装置、系统和基站
CN111211856A (zh) * 2020-03-05 2020-05-29 吉林大学 基于wr协议的有线地震仪时间同步系统及方法
CN111416617A (zh) * 2020-03-18 2020-07-14 广州土圭垚信息科技有限公司 一种时钟同步方法、装置及电子设备
CN111490867A (zh) * 2020-04-26 2020-08-04 杭州锐讯科技有限公司 一种面向分布式应用的采样时钟同步系统及方法

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1578197A (zh) * 2003-07-28 2005-02-09 华为技术有限公司 时钟源频率偏移检测方法
CN1819579A (zh) * 2005-12-15 2006-08-16 中国人民解放军国防科学技术大学 开环时间传递方法
CN101242231A (zh) * 2008-03-03 2008-08-13 电子科技大学 面向电力系统同步相量测量的时钟同步装置
CN101789627A (zh) * 2010-01-06 2010-07-28 江苏方天电力技术有限公司 高精度以太网对时装置
CN101895383A (zh) * 2010-07-07 2010-11-24 中国人民解放军国防科学技术大学 时钟外同步系统及其控制流程
CN102480350A (zh) * 2010-11-29 2012-05-30 北京中和威软件有限公司 一种基于频率偏差估计的时间同步和维持的方法及装置
CN102104475A (zh) * 2011-01-31 2011-06-22 上海交通大学 基于ieee1588的同步系统及其同步方法
CN102098155A (zh) * 2011-03-18 2011-06-15 北京国智恒电力管理科技有限公司 基于ptp协议实现亚微秒级同步精度的方法
CN102983927A (zh) * 2012-12-12 2013-03-20 南京协澳智能控制系统有限公司 一种基于ieee 1588协议的主从时钟对时的时间补偿方法
CN105706383A (zh) * 2013-02-22 2016-06-22 瑞典爱立信有限公司 时间同步的可插拔收发信机
CN103475461A (zh) * 2013-09-30 2013-12-25 武汉邮电科学研究院 一种1588时钟同步功能实现系统及方法
CN104518839A (zh) * 2013-09-30 2015-04-15 华为技术有限公司 频偏检测方法和装置
CN104660359A (zh) * 2013-11-21 2015-05-27 中兴通讯股份有限公司 一种时钟频偏检测的方法、装置和设备
CN106375054A (zh) * 2015-07-22 2017-02-01 中兴通讯股份有限公司 Otn网元设备、otn时钟和时间的同步方法及系统
CN106254182A (zh) * 2016-08-31 2016-12-21 北京信而泰科技股份有限公司 一种ip网络测试仪的时间同步装置
CN106817184A (zh) * 2017-01-19 2017-06-09 重庆重邮汇测通信技术有限公司 网络测量中本地时钟与gps时钟的时间同步方法及装置
CN108880723A (zh) * 2017-05-16 2018-11-23 深圳市中兴软件有限责任公司 一种时钟同步的方法和装置
CN107181553A (zh) * 2017-05-24 2017-09-19 英孚康（浙江）工业技术有限公司 一种伺服驱动器内部进行精确时间同步的方法
WO2019242321A1 (zh) * 2018-06-19 2019-12-26 中兴通讯股份有限公司 时间同步方法、装置、网络设备及计算机可读存储介质
CN110808807A (zh) * 2019-11-12 2020-02-18 中国民航大学 一种局域网络中设备的时钟同步方法
CN110896541A (zh) * 2019-12-25 2020-03-20 大连市共进科技有限公司 将用户终端吸入专网的方法、装置、系统和基站
CN111211856A (zh) * 2020-03-05 2020-05-29 吉林大学 基于wr协议的有线地震仪时间同步系统及方法
CN111416617A (zh) * 2020-03-18 2020-07-14 广州土圭垚信息科技有限公司 一种时钟同步方法、装置及电子设备
CN111490867A (zh) * 2020-04-26 2020-08-04 杭州锐讯科技有限公司 一种面向分布式应用的采样时钟同步系统及方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HONGTAO YIN: "The implementation of IEEE 1588 clock synchronization protocol based on FPGA", 《2018 IEEE INTERNATIONAL INSTRUMENTATION AND MEASUREMENT TECHNOLOGY CONFERENCE (I2MTC)》 *
唐坤: "基于FPGA的IEEE1588同步端系统的研究与设计", 《中国优秀硕士学位论文全文数据库》 *
王水鱼;魏传均;: "基于IEEE 1588的智能变电站时钟同步技术研究", 微型机与应用, no. 23 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114337620A (zh) * 2022-03-15 2022-04-12 成都迅翼卫通科技有限公司 一种测量多路脉冲信号相对延时的方法、装置和设备

Also Published As

Publication number Publication date
CN113098650B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US9671761B2 (en) Method, time consumer system, and computer program product for maintaining accurate time on an ideal clock
CN102449940B (zh) 执行节点之间的时间同步的网络同步方法及装置
CN103219993B (zh) 校准时间数字转换器增益的方法以及装置
US9397916B2 (en) Communication device and communication system
RU2758838C1 (ru) Устройство синхронизации по времени, электронное устройство, система синхронизации по времени и способ синхронизации по времени
EP2811672A1 (en) Communication apparatus, communication system, and communication method for time synchronization
TW202042521A (zh) 相位預測器及相關使用方法
US9787468B2 (en) LVDS data recovery method and circuit
CN104518839B (zh) 频偏检测方法和装置
CN109085616B (zh) 一种卫星授时方法、装置及存储介质
CN111106894B (zh) 一种时间同步方法和系统
US20180102863A1 (en) Time differential digital circuit
US20120087402A1 (en) In-system method for measurement of clock recovery and oscillator drift
CN105890591B (zh) 一种利用秒脉冲信号计算高精度星敏感器曝光时刻的方法
CN113014350A (zh) 一种基于pmc接口的仿真设备间时间同步方法
CN113098650A (zh) 时间偏差测量方法、装置、通信设备和可读存储介质
US8294501B1 (en) Multiphase clock generation and calibration
US11349633B1 (en) Using time protocol messages for passive time synchronization
CN105680977A (zh) 同步FlexRay时钟的方法及系统
CN111211779B (zh) 一种基于fpga的间隔均分设计方法和装置
KR100873008B1 (ko) 원자시계의 주파수 오프셋 측정장치 및 제어방법
US20140300385A1 (en) Method and device for pulse width estimation
US12132812B2 (en) Data transfer circuit and communication apparatus
CN110618604B (zh) 一种利用ntp辅助作源提高守时精度的方法及装置
US7649969B2 (en) Timing device with coarse-duration and fine-phase measurement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Chen Congjing

Inventor after: Liu Liqun

Inventor after: Li Zhonghai

Inventor after: Zhang Lei

Inventor before: Liu Liqun

Inventor before: Chen Congjing

Inventor before: Li Zhonghai

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant