CN102104475A

CN102104475A - 基于ieee1588的同步系统及其同步方法

Info

Publication number: CN102104475A
Application number: CN2011100334653A
Authority: CN
Inventors: 许雄; 熊振华; 朱向阳; 盛鑫军
Original assignee: Shanghai Jiaotong University
Current assignee: Shanghai Jiaotong University
Priority date: 2011-01-31
Filing date: 2011-01-31
Publication date: 2011-06-22
Anticipated expiration: 2031-01-31
Also published as: CN102104475B

Abstract

一种无线通信技术领域的基于IEEE 1588精确时钟同步协议的同步系统及其同步方法，该系统由通过网络连接的主设备和从设备组成，主设备包括主时钟模块和CPU管理控制模块，从设备包括从时钟模块和CPU管理控制模块。本发明采用Balasubramanian等人提出的频率补偿时钟的结构，构建一个频率可调的时钟计数器并实现频率补偿的功能，再采用一种改进的时钟同步方法，该方法考虑嵌入式系统有限的机器精度，即截断误差带来的影响，从而达到更高的时钟同步精度。

Description

基于IEEE1588的同步系统及其同步方法

技术领域

本发明涉及的是一种无线通信技术领域的装置及方法，具体是一种基于IEEE 1588精确时钟同步协议的同步系统及其同步方法。

背景技术

近年来，以太网由于其开放性、技术成熟、高的传输速率、应用广泛以及价格低廉等特点，已受到越来越多的关注，且有进一步应用到工业现场的趋势。但是，由于其MAC层协议采用CSMA/CD，具有排队延迟不确定的缺陷，使之无法在工业控制中得到有效使用。响应时间的“不确定性”(即实时性差)和系统内各模块的“不同步性”成为了阻碍以太网技术“一网到底”的瓶颈。其中：有些工业现场要求极高的时钟同步精度是以太网广泛应用于工业现场的关键障碍之一。

常用于以太网TCP/IP网络的同步协议有：网络时间协议NTP(Network Time Protocol)和简单网络时间协议SNTP(Simple Network Time Protocol)。NTP是用于互联网中时间同步的标准互联网协议。NTP的用途是把计算机的时间同步到某些时间标准。目前采用的时间标准是世界协调时UTC(Universal Time Coordinated)。NTP协议的时钟同步主要是在主从工作方式下实现的。由于NTP采用的是应用层同步方法，其时间同步精度不高，一般在10ms到100ms之间，不能满足高速高精的多轴运动控制系统的要求。SNTP则是一个简化了的NTP服务器和NTP客户策略，其时间精度依赖于客户端和服务端网络的情况。但由于其采用的是与NTP相同的时钟同步机制，因此时钟同步精度也不高。

和NTP，SNTP相比，IEEE 1588协议是以太网中一种较为精确的时钟同步解决方案，其基本功能是使分布式网络内的其他时钟与最精确时钟保持同步。IEEE 1588协议中定义了一种精确时间协议(PTP，Precision Time Protocol)，用于对标准以太网或其他采用多播技术的分布式总线系统中的传感器、执行器以及其他终端设备中的时钟进行亚微秒级同步。

经过对现有技术文献的检索发现，中国申请号为200810059859，公开号为CN 101232457A，名称为“一种基于IEEE 1588协议的高精度实时同步方法”的专利，给出了一种基于IEEE1588的PTP精确时钟同步协议的硬件实现方式。中国申请号为200810187676.0，公开号为CN101447861A，名称为“IEEE 1588时间同步系统及其实现方法”的专利，给出了一种IEEE 1588时间同步系统，通过增设时间戳处理模块，再结合交换机模块、物理层模块以及实时时钟模块等外围部件形成一个具备时钟同步的硬件系统。但上述发明中，虽然时钟同步技术采用的都是硬件的实现方式，但由于实现时钟同步的方法仅仅是周期性的校正从时钟，使校正瞬时时刻主从时钟的偏差为零，而没有进行频率补偿，导致从时钟和主时钟的偏差随时间的变化逐渐增加，这种漂移在高精度同步的情况下是不能容许的。Balasubramanian等人在2003年的IEEE专题讨论会上发表了一篇题为“A frequency compensated clock for precision synchronization usingIEEE 1588 protocol and its application to Ethernet”(一种使用IEEE 1588精确时钟同步协议的频率补偿时钟，以及其在以太网上的应用)的文章，提出了频率补偿时钟的结构以及一种频率补偿方法。但是，提出的频率补偿方法在计算主从时钟的频率比时，没有考虑嵌入式系统有限的机器精度，即截断误差带来的影响，从而降低了最终的同步精度。

发明内容

本发明针对现有技术存在的上述不足，提供一种基于IEEE1588的同步系统及其同步方法，采用Balasubramanian等人提出的频率补偿时钟的结构，构建一个频率可调的时钟计数器并实现频率补偿的功能，再采用一种改进的时钟同步方法，该方法考虑嵌入式系统有限的机器精度，即截断误差带来的影响，从而达到更高的时钟同步精度。

本发明是通过以下技术方案实现的：

本发明涉及一种基于IEEE1588的同步系统，由通过网络连接的主设备和从设备组成，其中：主设备包括主时钟模块和CPU管理控制模块，从设备包括从时钟模块和CPU管理控制模块。

所述的主时钟模块由时钟计时器和晶体振荡器组成，其中：时钟计数器实现本地系统时间的输出且当被触发时将系统时间增加一个时钟周期的数值，晶体振荡器用于产生模块的工作时钟并输出至CPU管理控制模块。

所述的从时钟模块包括：时钟计时器、累加器、加数寄存器、晶体振荡器和锁相环电路，其中：加数寄存器与CPU管理控制模块相连并传输频率补偿信息并实现对时钟同步方法计算出的频率补偿值进行锁存，累加器与加数寄存器相连并实现对加数寄存器锁存的频率补偿值进行累加操作并产生进位标志位，时钟计数器与累加器相连并实现本地系统时间的输出，当累加器产生进位标志位则时钟计数器将系统时间增加一个时钟周期的数值，晶体振荡器和锁相环电路用于产生模块的工作时钟输出至CPU管理控制模块。

当从时钟模块被触发时，累加器将自身的值与存储在加数寄存器中的值相加，结果存储在累加器中，同时产生一个进位标志位表示这次的加法操作是否溢出，当发生溢出则对系统时间增加一个时钟周期的数值。单位时间内时钟计数器数值增加的次数是由加数寄存器的值和晶振频率共同决定的，改变存储在加数寄存器中的加数，就改变了累加器进行加法操作时发生溢出的频率，从而改变了时钟计数器增加的频率并实现了对晶振频率的补偿。

所述的CPU管理控制模块包括：通信接口单元、时钟同步单元和PTP协议栈；其中：通信接口单元分别接收来自PTP协议栈的数据并打包后通过总线发送至网络连接中的数据链路层，并通过事件中断的方式读取数据链路层中的数据包，PTP协议栈判断当前节点在网络中所处的主设备或者从设备状态并输出判断结果至时钟同步单元，时钟同步单元将相应的频率补偿值以报文形式发送至数据链路层。

所述的以报文形式发送是指：当PTP协议栈判断本节点为主设备，则以周期方式发送同步(Sync)报文，并随后发送跟随报文(FollowUp)，在该报文中带有主时钟模块的发送时间戳信息，同时主设备在接收到从设备发送过来的延迟请求(DelayReq)报文后，发送延迟响应(DelayResp)报文；当PTP协议栈判断本节点为从设备，则在接收到主设备发送过来的跟随报文后，启动时钟同步算法将计算出的频率补偿值传输至从时钟模块，同时从设备向主设备发送DelayReq报文。

本发明涉及上述系统的同步方法，包括以下步骤：

第一步、主设备以组播的方式周期发送同步报文至从设备，从设备接收该同步报文并记录其对应的接收时间作为同步报文接收时间戳，然后主设备发送带有发送时间戳的跟随报文，从设备根据当前测量的线路时延进行时钟校准；

所述的发送时间戳是指带有精确的同步报文的发送时间戳t_M1[k]，其中k代表第k次时钟同步过程；

所述的时钟校准是指：从设备利用最近测量的线路时延值，按照时间偏移量计算公式和频率补偿计算公式得到从时钟与主时钟之间的时间偏移量和频率补偿值，然后利用频率补偿值对从时钟模块进行校正；

所述的时间偏移量Offset[k]＝t_S1[k]-t_M1[k]-Delay_latest，其中：Delay_latest＝Delay_new，初始值为0，k为第k次时钟同步过程，不论该时钟同步过程中是否进行线路时延测量。

所述的频率补偿值

其中：Δu[k]为频率补偿值的变化量，r[k]为从设备第k次收到同步报文时所对应的主时钟的系统时间，从设备根据测量的线路时延值对其值进行估计，估计值为：r[k]＝t_M1[k]+Delay_latest；y[k]为从设备第k次收到同步报文时的从时钟系统时间，y[k]＝t_S1[k]；FreqCompValue[0]＝2^q/Ratio，CompPrecision≤1/(T_sync·f_norm)，2^q≥Ratio/CompPrecision，2^r≥2^q/Ratio，2^p≥2^q，其中：f_PLL为从时钟模块的晶体振荡器经PLL后输出的频率，f_norm为从时钟和主时钟系统时间的标称频率，Ratio＝f_PLL/f_norm，CompPrecision为频率补偿精度(比如1×10^-9)，T_sync为主设备发送同步报文的周期。

第二步、从设备向主设备发送延时请求报文并记录其对应的发送时间作为延迟测量发送时间戳，主设备接收并解析该延时请求报文后，向从设备回复延时答复报文，从设备在收到延时答复报文后记录该报文带有的延时请求报文的接收时间，作为延迟测量接收时间戳并更新线路时延值，并存储在从设备的CPU管理控制模块中。

所述的更新线路时延值Delay_new＝((t_S1[k]-t_M1[k])+(t_S2[k]-t_M2[k]))/2，其中：k为第k次时钟同步过程，且在该时钟同步过程中进行了线路时延测量，t_S1[k]为同步报文接收时间戳，t_M1[k]为第一步中所述同步报文发送时间戳，t_S2[k]为延迟测量发送时间戳，t_M2[k]为延迟测量接收时间戳。

与现有技术相比，本发明考虑嵌入式系统有限的机器精度，即截断误差带来的影响，从而达到更高的时钟同步精度，再通过构建一个频率可调的时钟计数器实现频率补偿的功能。

附图说明

图1为实施例主时钟模块示意图。

图2为实施例从时钟模块示意图。

图3为实施例IEEE 1588时间同步方法的实现过程示意图。

图4为实施例IEEE 1588时钟同步方法的同步精度比较图。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

本实施例包括：由通过网络连接的主设备和从设备组成，其中：主设备包括主时钟模块和CPU管理控制模块，从设备包括从时钟模块和CPU管理控制模块。

如图1所示，本方法针对主时钟模块的具体实施方式详细描述为：当模块被触发时，在原有的系统时间基础上增加一个时钟周期的数值，此时钟周期取决于本地晶振振荡器的配置，在本实施例中，本地晶振采用50MHz的有源晶振，即时钟周期配置为20ns。

如图2所示，对于从时钟，除了要完成系统时间计数功能以外，还有进行频率补偿，以期达到和主时钟相位同步和频率同步。在本实施例中，从时钟模块实质为一个频率补偿时钟，主要由一个64位时钟计数器、一个32位累加器和一个32位加数寄存器构成。本地晶振振荡器和与主时钟相同，为50MHz，再经过PLL倍频成100MHz的时钟信号提供给频率补偿时钟模块。当模块被触发时，累加器将自身的值与存储在加数寄存器中的值相加，结果存储在累加器中，同时产生一个进位标志位表示这次的加法操作是否溢出，如果发生溢出则对系统时间增加一个时钟周期的数值。单位时间内时钟计数器数值增加的次数是由加数寄存器的值和时钟信号共同决定的，通过时钟同步方法得到的频率补偿值改变存储在加数寄存器中的加数，相当于调整了累加器进行加法操作时发生溢出的频率，从而改变时钟计数器增加的频率并实现了对晶振频率的补偿。

如图3所示，具体实施方式包括以下步骤：

A、主设备以组播方式每隔1秒周期性的向从时钟发送同步报文，随后发送跟随报文，里面包含精确的发送时间戳信息(即同步报文发送时的主时钟本地时间)，记为t_M1[k]，其中k代表第k次同步过程；

B、从设备收到同步报文，记录接收时的从时钟本地时间t_S1[k]，并从随后接收到的跟随报文中提取出同步报文的发送时间t_M1[k]，然后通过调用时钟同步方法，得到从时钟相对于主时钟的时间偏移量Offset[k]和频率补偿值FreqCompValue[k]。时间偏移量Offset[k]的计算公式为：Offset[k]＝t_S1[k]-t_M1[k]-Delay_latest；其中：Delay_latest为最近一次的线路时延测量值。频率补偿值FreqCompValue[k]由本实施例提出的时钟同步方法计算而得，其计算公式为：其中：Δu[k]为计算的中间变量，其物理意义为频率补偿值的变化量，r[k]为从设备第k次收到同步报文时所对应的主时钟系统时间，从设备根据测量的线路时延值对其值进行估计，估计值为：r[k]＝t_M1[k]+Delay_latest；y[k]为从设备第k次收到同步报文时的从时钟系统时间，y[k]＝t_S1[k]；频率补偿值初始值FreqComp Value[0]的取值取决于频率补偿时钟中q和r的取值以及PLL的配置。在本实施例中，FreqCompValue[0]＝0x80000000。每个同步过程计算得到的频率补偿值FreqCompValue[k]，将直接作用于所述的从时钟模块。

C、从设备并不需要在每个同步过程都进行线路时延测量，相邻两次测量之间的时间间隔为随机的，从而避免子网中的多个从设备同时向主设备请求发送延时请求报文，造成主设备接收时发生拥塞。当本次同步过程允许进行线路时延测量时，从设备在时钟同步方法结束后，发送DelayReq请求报文，并记录下该报文的发送时间戳信息t_S2[k]。主设备在接收DelayReq请求报文时，记录接收时间戳信息t_M2[k]以及该从设备的地址信息，然后以单播形式向相应的从设备发送DelayResp响应报文。从设备在接收到DelayResp响应报文后，提取出时间戳信息t_M2[k]，然后依据相应公式得到新测量出的线路时延值Delay_new。该计算公式为：

Delay_new＝((t_S1[k]-t_M1[k])+(t_S2[k]-t_M2[k]))/2；Delay_latest＝Delay_new；

其中：k为第k次时钟同步过程，且在该时钟同步过程中进行了线路时延测量。

经过所述的IEEE 1588时间同步方法的三个步骤后，就能保证从时钟模块和主时钟模块之间的相位同步和频率同步。

本实施例的物理层采用Intel公司的LXT973芯片，负责实现以太网总线的物理层协议，该芯片带有2个通信端口，且支持双绞线和光纤通信两种通信媒介。

本实施例的以太网数据链路层和本地时钟(主时钟或者从时钟)模块，都为在FPGA中实现，FPGA采用Altera公司的Cyclone III系列芯片，型号为EP3C10E144C8N。FPGA负责实施通信卡的逻辑电路设计，包括：通信接口单元并实现与DSP模块交互的内存映射机制和译码电路；完成多时钟信号产生的锁相环电路(PLL)；标准以太网数据链路层；实施本地时钟的数字电路。扩展的串行配置芯片EPCS16作为FPGA模块的程序存储空间。

本实施例的时钟同步方法在DSP上实现，DSP采用Texas Instruments公司的TMS320F2812芯片，负责对FPGA芯片的初始化、访问和通信，完成时间同步系统的管理和控制，实施PTP协议栈和时钟同步方法等功能；芯片自带的FLASH存储器运行DSP模块的系统程序；扩展的SRAM-IS61LV51216作为DSP模块运行的数据存储区，存放时钟同步精度测试所需的数据。

图4为本实施例IEEE 1588时钟同步方法的同步精度比较图，其中横坐标为测量的时间轴，单位为秒，纵坐标为从时钟相对于主时钟的时间偏移量，单位为纳秒。左边一栏的两幅子图是测量前5秒的放大图，右边一栏的两幅子图是全部测量数据的整体图。图4-a、4-b采用的是Balasubramanian等人提出的时钟同步方法，图4-c、4-d采用的是本实施例提出的时钟同步方法。从实验得出的图中可以知道，采用本实施例提出的时钟同步方法充分考虑了嵌入式系统有限的机器精度，即截断误差带来的影响，可以显著的提高同步精度(同步抖动从400ns提高到80ns)。

Claims

1.一种基于IEEE1588的同步系统，由通过网络连接的主设备和从设备组成，其特征在于：主设备包括主时钟模块和CPU管理控制模块，从设备包括从时钟模块和CPU管理控制模块；

所述的主时钟模块由时钟计时器和晶体振荡器组成，其中：时钟计数器实现本地系统时间的输出且当被触发时将系统时间增加一个时钟周期的数值，晶体振荡器用于产生模块的工作时钟并输出至CPU管理控制模块；

2.根据权利要求1所述的基于IEEE1588的同步系统，其特征是，所述的时钟计数器在被触发时，累加器将自身的值与存储在加数寄存器中的值相加，结果存储在累加器中，同时产生一个进位标志位表示这次的加法操作是否溢出，当发生溢出则对系统时间增加一个时钟周期的数值。

3.根据权利要求1所述的基于IEEE1588的同步系统，其特征是，所述的CPU管理控制模块包括：通信接口单元、时钟同步单元和PTP协议栈；其中：通信接口单元分别接收来自PTP协议栈的数据并打包后通过总线发送至网络连接中的数据链路层，并通过事件中断的方式读取数据链路层中的数据包，PTP协议栈判断当前节点在网络中所处的主设备或者从设备状态并输出判断结果至时钟同步单元，时钟同步单元将相应的频率补偿值以报文形式发送至数据链路层。

4.根据权利要求3所述的基于IEEE1588的同步系统，其特征是，所述的以报文形式发送是指：当PTP协议栈判断本节点为主设备，则以周期方式发送同步报文，并随后发送跟随报文，在该报文中带有主时钟模块的发送时间戳信息，同时主设备在接收到从设备发送过来的延迟请求报文后，发送延迟响应报文；当PTP协议栈判断本节点为从设备，则在接收到主设备发送过来的跟随报文后，启动时钟同步算法将计算出的频率补偿值传输至从时钟模块，同时从设备向主设备发送DelayReq报文。

5.一种根据上述任一权利要求所述系统的同步方法，其特征在于，包括以下步骤：

6.根据权利要求5所述的同步方法，其特征是，所述的发送时间戳是指带有精确的同步报文的发送时间戳t_M1[k]，其中k代表第k次时钟同步过程。

7.根据权利要求5所述的同步方法，其特征是，所述的时钟校准是指：从设备利用最近测量的线路时延值，按照时间偏移量计算公式和频率补偿计算公式得到从时钟与主时钟之间的时间偏移量和频率补偿值，然后利用频率补偿值对从时钟模块进行校正。

8.根据权利要求5所述的同步方法，其特征是，所述的时间偏移量Offset[k]＝t_S1[k]-t_M1[k]-Delay_latest，其中：Delay_latest＝Delay_new，初始值为0，k为第k次时钟同步过程，不论该时钟同步过程中是否进行线路时延测量。

9.根据权利要求5所述的同步方法，其特征是，所述的频率补偿值

其中：Δu[k]为频率补偿值的变化量，r[k]为从设备第k次收到同步报文时所对应的主时钟的系统时间，从设备根据测量的线路时延值对其值进行估计，估计值为：r[k]＝t_M1[k]+Delay_latest；y[k]为从设备第k次收到同步报文时的从时钟系统时间，y[k]＝t_S1[k]；FreqCompValue[0]＝2^q/Ratio，CompPrecision≤1/(T_sync·f_norm)，2^q≥Ratio/CompPrecision，2^r≥2^q/Ratio，2^p≥2^q，其中：f_PLL为从时钟模块的晶体振荡器经PLL后输出的频率，f_norm为从时钟和主时钟系统时间的标称频率，Ratio＝f_PLL/f_norm，CompPrecision为频率补偿精度，T_sync为主设备发送同步报文的周期。

10.根据权利要求5所述的同步方法，其特征是，所述的更新线路时延值Delay_new＝((t_S1[k]-t_M1[k])+(t_S2[k]-t_M2[k]))/2，其中：k为第k次时钟同步过程，且在该时钟同步过程中进行了线路时延测量，t_S1[k]为同步报文接收时间戳，t_M1[k]为第一步中所述同步报文发送时间戳，t_S2[k]为延迟测量发送时间戳，t_M2[k]为延迟测量接收时间戳。