一种智能变电站全程us级精度无线以太网络同步装置及方法
技术领域
本发明涉及智能变电站内无IEEE1588能力的无线以太网络不同设备间的时间同步领域,特别是一种智能变电站全程us级精度无线以太网络同步装置及方法。
背景技术
智能变电站的合并单元、智能终端就地分布式布置,在仿真测试过程中要求高精度的时钟信号以便同步控制信号和捕捉数据等。而每台设备都有自己的物理时钟(晶振),由于不同设备的物理时钟漂移率不同,即使在某一时刻将相关设备的时钟与绝对时间的偏差调节为零,也会随着时间的推移而产生新的偏差,并且该偏差是发散的。
为实现系统中不同设备间的时钟同步,当前的解决办法主要有三种。方法一利用GPS授时。方法二基于标准RJ45或者光纤以太网,应用IEEE 1588精密时间协议(PTP)。方法三利用时钟测试仪校准高精度恒温晶振,使用时无线对时。方法一每台设备都需要安装GPS,同步成本高,安装受限制、可用性差等。方法二虽能实现时钟同步精度us级,但使用前需要大量布线,给大范围及移动使用带来不便;方法三不但每次使用前要花费大量的校准时间,而且由于仍然存在时钟漂移率不同,即使采用软件锁相措施,能保证us级同步精度的时间还是有限,一般十分钟左右。
基于无线以太网应用IEEE 1588精密时间协议实现分布式系统中不同设备的时钟同步是不错的选择。在无1588能力的无线以太网络中,每帧报文延时变量大概是几十微秒或几秒的数量级。如果不采取特定措施,根本无法实现不同设备间的同步。
发明内容
有鉴于此,本发明的目的是提出一种智能变电站全程us级精度无线以太网络同步装置及方法,能够实现无IEEE1588能力的无线以太网络内不同设备的时钟同步。
本发明的装置采用以下方案实现:一种智能变电站全程us级精度无线以太网络同步装置,具体包括芯片DP83640、FPGA以及恒温晶振;所述的芯片DP83640包括网络通信模块,第一时钟输入模块,整秒触发模块以及第一数据通信模块;所述的FPGA包括时第二时钟输入模块,第二数据通信模块、时钟输出模块以及脉冲检测模块;所述网络通信模块连接至无线网桥,用以收发网络数据;所述整秒触发模块与所述脉冲检测模块相连,用以检测芯片DP83640的脉冲间隔;所述第一数据通信模块与所述第二数据通信模块相连,用以实现所述芯片DP83640与所述FPGA之间的数据交换与寄存器的读写;所述恒温晶振与所述FPGA的第二时钟输入模块相连,用以为所述FPGA提供时钟信号;所述FPGA的时钟输出模块连接至所述芯片DP83640的第一时钟输入模块,用以为所述芯片DP83640提供时钟信号。
进一步地,所述脉冲检测模块包括一计数器。
进一步地,所述寄存器包括时间寄存器以及频率寄存器。
本发明的方法采用以下方案实现:一种基于上文所述的智能变电站全程us级精度无线以太网络同步装置的方法,具体包括以下步骤:
步骤S1:初始化操作,所述FPGA配置所述芯片DP83640的工作模式,启用IEEE1588报文识别并自动添加报文发送和到达时间戳功能,所述芯片DP83640接收来自无线网桥的以太网络数据;
步骤S2:所述FPGA控制芯片DP83640每整秒输出Trigger脉冲信号,FPGA内的脉冲检测模块实时检测脉冲信号上升沿,所述FPGA通过读取由恒温晶振驱动的计数器获取两个脉冲上升沿的间隔计数;
步骤S3:所述FPGA读取芯片DP83640时间寄存器,取得无线系统的绝对时间;
步骤S4:所述FPGA将接收到的SYN报文中的源MAC地址作为允许通过的唯一MAC地址、负责以太网络报文数据的编解码服务以及运行无线IEEE1588同步算法;
步骤S5:所述FPGA设置芯片DP83640的频率寄存器,用以实现时钟频率校正;
步骤S6:所述FPGA设置芯片DP83640的时间寄存器,用以实现主从时钟相位校正;
步骤S7:判断主从时间是否同步,若是,则所述FPGA控制芯片DP83640进行Trigger脉冲和绝对时间的输出。
进一步地,还包括:
步骤S8:判断是否丢失同步报文,若丢失,则FPGA转入守时逻辑,以维持不少于十分钟的us级同步精度。
进一步地,所述FPGA通过读取定值识别当前工作模式,从而实现同一装置能工作主从时钟两种模式。
进一步地,所述FPGA对接入的时钟信号经内部信号调理后输出至所述芯片DP83640的第一时钟输入模块,用以为所述芯片DP83640提供时钟信号。
与现有技术相比,本发明有以下有益效果:
1.适用于无IEEE1588能力的无线以太网络内的不同设备间的时钟同步,且不依赖于GPS信号;
2.同步精度达到us级,经同步后,如果发生同步信号异常,装置能保证异常情况持续时间不超过十分钟的情况下,仍能保证us级同步精度;
3.同一装置可实现主从时钟两种模式;
4.无线同步以太网络与数据交互网络复用,即一网两用;
此外,无线传输,为大范围分布与移动使用提供了便利;us级高精度同步,能充分满足智能变电站对不同设备同步控制和收发数据的要求。主从时钟可任意切换和网络复用为使用方便和可靠性提供了有利条件。可广泛应用于电力系统各类电气量仿真及检测设备的开发。
附图说明
图1为本发明结构示意图。
图2为本发明的功能原理示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
如图1以及图2所示,本实施例提供了一种智能变电站全程us级精度无线以太网络同步装置,具体包括芯片DP83640、FPGA以及恒温晶振;所述的芯片DP83640包括网络通信模块,第一时钟输入模块,整秒触发模块以及第一数据通信模块;所述的FPGA包括时第二时钟输入模块,第二数据通信模块、时钟输出模块以及脉冲检测模块;所述网络通信模块连接至无线网桥,用以收发网络数据;所述整秒触发模块与所述脉冲检测模块相连,用以检测芯片DP83640的脉冲间隔;所述第一数据通信模块与所述第二数据通信模块相连,用以实现所述芯片DP83640与所述FPGA之间的数据交换与寄存器的读写;所述恒温晶振与所述FPGA的第二时钟输入模块相连,用以为所述FPGA提供时钟信号;所述FPGA的时钟输出模块连接至所述芯片DP83640的第一时钟输入模块,用以为所述芯片DP83640提供时钟信号。
在本实施例中,所述脉冲检测模块包括一计数器。
在本实施例中,所述寄存器包括时间寄存器以及频率寄存器。
本实施例还提供了一种基于上文所述的智能变电站全程us级精度无线以太网络同步装置的方法,具体包括以下步骤:
步骤S1:初始化操作,所述FPGA配置所述芯片DP83640的工作模式,启用IEEE1588报文识别并自动添加报文发送和到达时间戳功能,所述芯片DP83640接收来自无线网桥的以太网络数据;
步骤S2:所述FPGA控制芯片DP83640每整秒输出Trigger脉冲信号,FPGA内的脉冲检测模块实时检测脉冲信号上升沿,所述FPGA通过读取由恒温晶振驱动的计数器获取两个脉冲上升沿的间隔计数;
步骤S3:所述FPGA读取芯片DP83640时间寄存器,取得无线系统的绝对时间;
步骤S4:所述FPGA将接收到的SYN报文中的源MAC地址作为允许通过的唯一MAC地址、负责以太网络报文数据的编解码服务以及运行无线IEEE1588同步算法;
步骤S5:所述FPGA设置芯片DP83640的频率寄存器,用以实现时钟频率校正;
步骤S6:所述FPGA设置芯片DP83640的时间寄存器,用以实现主从时钟相位校正;
步骤S7:判断主从时间是否同步,若是,则所述FPGA控制芯片DP83640进行Trigger脉冲和绝对时间的输出。
在本实施例中,还包括:
步骤S8:判断是否丢失同步报文,若丢失,则FPGA转入守时逻辑,以维持不少于十分钟的us级同步精度。
在本实施例中,所述FPGA通过读取定值识别当前工作模式,从而实现同一装置能工作主从时钟两种模式。
在本实施例中,所述FPGA对接入的时钟信号经内部信号调理后输出至所述芯片DP83640的第一时钟输入模块,用以为所述芯片DP83640提供时钟信号。
较佳地,本实施例利用DP83640实现在PHY层打时间戳的IEEE 1588精密时间协议(PTP),提高同步算法计时准确度。如何准确地记录报文发送、接收时刻点,保证对应的传递延迟的环节最少、抖动最小,是决定IEEE 1588同步精度的关键。在PHY层打时间戳,当PHY发送同步报文到以太网网络上或从以太网网络上接收到同步报文时,PHY层硬件辅助单元打时间戳记录下相应的时刻。主到从和从到主时钟的传输延迟仅包含线路传输延迟(包括无线网桥处理延时),是实现时间测量误差最小的方法;
此外,本实施例利用MAC层组播技术,实现高效的点到多点通信方法。无线网络时钟同步,最简单结构是一台主时钟和多台从时钟,根据IEEE1588 PTP协议,完成一次同步过程,主时钟与每台从时钟之间需要交互syn,followup,delay_req,delay_resp四帧报文,采用MAC层组播技术,则不管从时钟数量多少,主从时钟之间syn,followup两帧报文一共只需传递一次;
特别的,本实施利用DP83640的Trigger和FPGA组合,实现同步秒脉冲输出,为后端高级应用提供精确绝对时刻和同步控制提供便利。如图2所示,基于DP83640硬件支持,利用无线IEEE1588同步算法,实现秒脉冲Trigger输出。FPGA利用自身高度实时性,实时判别Trigger输出秒脉冲的上升沿,一旦检测到上升沿,则首先检测脉冲长度是否1S(通过读取计数器值与理想1S计数偏移值大小),若是则记录读取值,留为后续守时及后端分频应用数据。否则视为干扰信号,不予处理;
进一步的,本实施例利用FPGA的实时性和高精度恒温晶振的稳定性,实现同步报文短暂消失后的守时。经同步后,利用频率稳定度达到s,频率精确度达到的50MHz恒温晶振负责统计秒脉冲计数。通过累加1 min的50MHz晶振脉冲计数值,求得1 min内50 MHz晶振由于频率准确度偏差造成的计数值偏差。一旦同步信号异常造成失步,就利用晶振产生的脉冲生成秒脉冲信号.同时每隔1 min对秒脉冲信号进行一次修正,以实现同步信号异常下的守时;
进一步的,本实施例主从时钟设定通过修改内部定值的方式,实现同一装置能分别工作主从时钟两种模式。装置设置布尔型内部定值slaveonly,通过赋真和假两种值,使装置对应工作在从时钟和主时钟两种模式;
较佳地,本实施例无线同步以太网络通过硬件MAC地址过滤,实现同步报文传输与数据交互网络复用,即一网两用。为充分利用无线带宽,防止从时钟之间delay_req和delay_resp无效报文相互干扰,采用MAC地址硬件过滤功能,使从时钟只接收来自主时钟的syn、followup、delay_resp PTP报文。同时支持基于socket的TCP/IP协议通讯,实现同步报文传输与数据交互网络复用;
特别的,本实施例中FPGA和DP83640源自同一恒温晶振驱动,既保证了两者之间节拍的一致性,又节省了硬件支出。FPGA接收高精度50MHz恒温晶振,经内部信号调理后,再二分频输出25MHz脉冲信号提供给DP83640。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。