CN114095109A - 一种时钟同步方法、装置、设备及存储介质 - Google Patents
一种时钟同步方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN114095109A CN114095109A CN202111362199.9A CN202111362199A CN114095109A CN 114095109 A CN114095109 A CN 114095109A CN 202111362199 A CN202111362199 A CN 202111362199A CN 114095109 A CN114095109 A CN 114095109A
- Authority
- CN
- China
- Prior art keywords
- time
- clock
- slave clock
- deviation
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
Abstract
本发明实施例公开了一种时钟同步方法、装置、设备及存储介质。该方法包括:获取高精度时间同步协议PTP数据包,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;根据PTP数据包中各报文对应的时间戳信息确定从时钟与主时钟间的时间偏差;根据时间偏差的数量级确定从时钟的时间生成方式,依据时间生成方式、时间偏差和以及实时迭代根据计算获取的频率偏差完成从时钟的得到调整后的周期值写入,以使从时钟与主时钟时间同步。本发明实施例的技术方案,解决了现有主从时钟时间同步调整时未考虑时间偏差的数量级,在总线延迟数量级大于或与时间偏差数量级相近时,对从时钟时间调节精度影响较大的问题,提升了时钟同步精度。
Description
技术领域
本发明实施例涉及通信技术领域,尤其涉及一种时钟同步方法、装置、设备及存储介质。
背景技术
近年来,随着移动通信技术的迅猛发展,网络对通信节点设备的时间同步精度提出了更高的需求,尤其是基于时分双工的无线系统中,对时间同步的精度有着严格的要求,基站工作的切换、漫游等都需要高精度的时间同步提供精确的时间控制,避免用户在基站之间切换时出现掉线、影响其他用户等现象。
目前常采用的时钟同步技术为IEEE推出的IEEE1588v2精准时钟协议,其拥有纳秒级的时间同步精度,借由高精度时间同步(Precision Time Protocol,PTP)协议通过主从时钟间交互报文,硬件时间戳模块获取其中几个关键的时间戳,经计算确定线路时延和主从时钟间的偏差值,再由从时钟的处理系统读取从时钟的本地时间,将偏差值累计后发送至可编程逻辑中以完成从时钟的时间重载。
然而,从时钟处理系统与可编程逻辑间存在总线延迟,且该总线延迟将影响到从时钟时间调节的精度,故该方法仅适用于对时间偏差的粗调,随着可调节精度的不断增高,当前调节方法已难以满足主从时钟同步精度的需求。
发明内容
本发明提供一种时钟同步方法、装置、设备及存储介质,以使主从时钟在进行时间同步时的计算复杂度降低,硬件设计复杂程度降低,提高时钟同步精度,并提升了收敛速度。
第一方面,本发明实施例提供了一种时钟同步方法,包括:
获取高精度时间同步协议PTP数据包,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;
根据PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差;
根据时间偏差的数量级确定从时钟的时间生成方式,依据时间生成方式和时间偏差完成系统时间生成,并根据系统时间和获取的频率偏差完成从时钟的时间周期写入,以使从时钟与主时钟时间同步。
第二方面,本发明实施例提供了一种时钟同步装置,包括:
数据包获取模块,用于获取高精度时间同步协议PTP数据包,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;
时间偏差确定模块,用于根据PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差;
时间写入模块,用于根据时间偏差的数量级确定从时钟的时间生成方式,依据时间生成方式和时间偏差完成系统时间生成,并根据系统时间和获取的频率偏差完成从时钟的时间周期写入,以使从时钟与主时钟时间同步。
第三方面,本发明实施例提供了一种时钟同步设备,该时钟同步设备包括:存储装置以及一个或多个处理器;
存储装置,用于存储一个或多个程序;
当一个或多个程序被一个或多个处理器执行,使得一个或多个处理器实现如上述第一方面的时钟同步方法。
第四方面,本发明实施例还提供了一种包含计算机可执行指令的存储介质,计算机可执行指令在由计算机处理器执行时用于执行如上述第一方面的时钟同步方法。
本发明实施例提供的一种时钟同步方法、装置、设备及存储介质,该方法通过获取高精度时间同步协议PTP数据包,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;根据PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差;根据时间偏差的数量级确定从时钟的时间生成方式,依据时间生成方式和时间偏差完成系统时间生成,并根据系统时间和获取的频率偏差完成从时钟的时间周期写入,以使从时钟与主时钟时间同步。通过采用上述技术方案,在根据高精度时间同步协议PTP数据包中各报文对应的时间信息确定出主从时钟间的时间偏差后,根据时间偏差的数量级大小确定从时钟的时间生成方式,以使从时钟可根据确定出的不同时间生成方式,结合时间偏差和频率偏差完成从时钟的时钟周期写入,进而实现主从时钟的时间同步,解决了现有主从时钟时间同步调整时未考虑时间偏差的数量级,在总线延迟数量级大于或与时间偏差数量级相近时,对从时钟时间调节精度影响较大的问题,提升了时钟同步精度,提高了时间同步过程中的收敛速度同时降低了主从时钟间时间同步计算的复杂度,也降低了硬件设计的复杂度。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是本发明实施例一中的一种时钟同步方法的流程图;
图2是本发明实施例一中的一种PTP协议延迟响应机制的原理示例图;
图3是本发明实施例二中的一种时钟同步方法的流程图;
图4是本发明实施例二中的一种频率偏差的确定步骤流程示意图;
图5是本发明实施例二中的一种时间生成方式示例图;
图6是本发明实施例三中的一种时钟同步装置的结构示意图;
图7是本发明实施例四中的一种时钟同步设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施例方式作进一步地详细描述。应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
在本发明的描述中,需要理解的是,术语“第一”、“第二”、“第三”等仅用于区别类似的对象,而不必用于描述特定的顺序或先后次序,也不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。此外,在本发明的描述中,除非另有说明,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
实施例一
图1为本发明实施例一提供的一种时钟同步方法的流程图,本实施例可适用于对时间同步网络中从时钟时间进行调整,以使其与主时钟达到时间同步的情况,该方法可以由时钟同步装置来执行,该时钟同步装置可以由软件和/或硬件来实现,该时钟同步装置可以配置在计算机设备上,该计算机设备可以是两个或多个物理实体构成,也可以是一个物理实体构成。
如图1所示,本发明实施例一提供的一种时钟同步方法,具体包括如下步骤:
S101、获取高精度时间同步协议PTP数据包。
其中,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文。
在本实施例中,PTP数据包具体可理解为一种应用于主从同步系统的,其中包含有主从时钟间交互报文的数据包。同步报文(Sync)具体可理解为由主时钟周期性发送给从时钟的,包含由主时钟算法所需的时钟属性的报文,其中可以携带或不携带该报文的发送时间信息,若携带也仅为预估发送时间信息。跟随报文(Follow_up)具体可理解为由主时钟发送给从时钟的,包含主时钟发送同步报文的精确发送时间信息的报文。延迟请求报文(Delay_Req)具体可理解为由从时钟发送给主时钟的,用于辅助进行主从时钟间时间偏差计算的报文。延迟应答报文(Delay_Resp)具体可理解为由主时钟响应于接收到延迟请求报文的,其中包含有主时钟接收到延迟请求报文的精确到达时间信息的报文。
进一步的,可将接收同步报文的时间确定为第一到达时间,将跟随报文中包含的同步报文的发送时间确定为第一发送时间,将延迟请求报文的发送时间确定为第二发送时间,将主时钟接收到延迟应答报文的时间确定为第二到达时间。
具体的,在主从同步系统中,从时钟可周期性的获取高精度时间同步协议PTP数据包,并根据接收到的PTP数据包明确接收到其中报文的时间信息,或对报文进行解析得到报文中包含的时间信息。进一步的,针对一个PTP数据包,从时钟可将接收到同步报文的时间确定为第一到达时间,其为从时钟记录的同步报文到达从时钟的精确到达时间;从时钟可将由接收到的跟随报文中的时间确定为第一发送时间,其为主时钟将同步报文发出的精确发送时间;从时钟可将自身向主时钟发送延迟请求报文的时间确定为第二发送时间,其为从时钟将延迟请求报文发出时从时钟记录的精确发送时间;从时钟可将接收到的延迟应答报文中所包含的时间确定为第二到达时间,其为延迟请求报文发送到达主时钟时主时钟记录的精确到达时间。
S102、根据PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差。
在本实施例中,时间偏差具体可理解为主从时钟系统下,从时钟指示时间相对于该系统的标准时间之差,一般的,以主时钟时间作为系统的标准时间,时间偏差具体可理解为主从时钟间在同一时刻时所指示时间的偏离。示例性的,图2为本发明实施例提供的一种PTP协议延迟响应机制的原理示例图,其中主从时钟之间虚线连接的时刻,即为两时钟时间的一致点。如图2所示,其中,t1可理解为PTP数据包中同步报文发送的第一发送时间,t2可理解为PTP数据包中同步报文被从时钟接收的第一到达时间,t3可理解为PTP数据包中从时钟发送延迟请求报文的第二发送时间,t4可理解为PTP数据包中主时钟接收到延迟请求报文的第二到达时间。
具体的,从时钟在接收到PTP数据包后,根据数据包中的多个报文确定第一到达时间、第一发送时间、第二到达时间和第二发送时间,进而根据第一到达时间、第一发送时间、第二发送时间和第二到达时间由从时钟的处理系统对主从时钟间的时间偏差进行计算。
S103、根据时间偏差的数量级确定从时钟的时间生成方式,依据时间生成方式和时间偏差完成系统时间生成,并根据系统时间和获取的频率偏差完成从时钟的时间周期写入,以使从时钟与主时钟时间同步。
在本实施例中,数量级具体可理解为数量的尺度或大小的级别,一般以10的整数次幂来表示。时间生成方式具体可理解为从时钟中针对计算得到需与主时钟同步的时间的具体写入方式,也即由从时钟中哪个部分完成时间计算和写入的方式。系统时间具体可理解为主时钟应显示的时间,也可理解为从时钟利用其与主时钟间的时间偏差对当前本地时间进行修正后所得到的近似于主时钟当前本地时间的时间值。频率偏差具体可理解为由于主从时钟晶振不谐振导致的主从时钟频率不同,而在一段时间因周期差异值累加中所产生的偏差。时间周期具体可理解为主从时钟进行一次时间跳变所需的时间。
具体的,由于在时间偏差被计算得到至从时钟完成时间重载写入的过程中,仍需进行计算和数据传输,而计算和数据传输均会对时钟同步的精度造成影响,若时间偏差的数量级远大于数据计算和传输所产生的误差,则该误差对时间写入精度的影响不大,若时间偏差的数量级与数据计算和传输产生的误差相差较小,则会因误差导致时间写入精度的降低,故本发明实施例通过确定时间偏差的数量级完成对从时钟时间生成方式的确定,进而依据确定出的时间生成方式与计算得到的时间偏差生成从时钟的系统时间,进而根据系统时间和获取的根据多个周期PTP数据包计算得到的频率偏差完成对从时钟的时间周期的调整,实现主从时钟间的时间同步。
本发明实施例通过获取高精度时间同步协议PTP数据包,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;根据PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差;根据时间偏差的数量级确定从时钟的时间生成方式,依据时间生成方式和时间偏差完成系统时间生成,并根据系统时间和获取的频率偏差完成从时钟的时间周期写入,以使从时钟与主时钟时间同步。通过采用上述技术方案,在根据高精度时间同步协议PTP数据包中各报文对应的时间信息确定出主从时钟间的时间偏差后,根据时间偏差的数量级大小确定从时钟的时间生成方式,以使从时钟可根据确定出的不同时间生成方式,结合时间偏差和频率偏差完成从时钟的时钟周期写入,进而实现主从时钟的时间同步,解决了现有主从时钟时间同步调整时未考虑时间偏差的数量级,在总线延迟数量级大于或与时间偏差数量级相近时,对从时钟时间调节精度影响较大的问题,提升了时钟同步精度,提高了时间同步过程中的收敛速度同时降低了主从时钟间时间同步计算的硬件设计复杂度。
实施例二
图3为本发明实施例二提供的一种时钟同步方法的流程图,本发明实施例的技术方案在上述各可选技术方案的基础上进一步优化,给出了根据第一到达时间、第一发送时间、第二发送时间和第二到达时间确定时间偏差的方法,并给出了根据时间偏差数量级确定出的具体从时钟的时间生成方式,在确定时间生成方式为直接生成时,由从时钟的处理系统自行完成从时钟待调整时间的计算,进而使得从时钟的可编程逻辑可直接完成时间生成;在确定时间生成方式为偏差自调整生成时,从时钟的处理系统仅用来完成时间偏差和频率偏差的计算,而不再进行待调整时间的计算,而是通过从时钟的可编程逻辑完成最终的计算和写入工作,减少了由于调度延迟、总线延迟对时间同步精度的影响,同时以周期性获取的PTP数据包计算从时钟与主时钟间的频率偏差,直接由从时钟在软件层面上完成对频率偏差的调整,避免了传统频率偏移矫正时需要依赖硬件支持的问题,提升了时钟同步精度,提高了时间同步过程中的收敛速度同时降低了主从时钟间时间同步计算的复杂度。
如图3所示,本发明实施例二提供的一种时钟同步方法,具体包括如下步骤:
S201、获取高精度时间同步协议PTP数据包。
其中,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文。
S202、将接收到同步报文的时间确定为第一到达时间,将跟随报文中包含的同步报文的发送时间确定为第一发送时间。
S203、将延迟请求报文的发送时间确定为第二发送时间,将主时钟接收到延迟应答报文的时间确定为第二到达时间。
需要明确的是,步骤S201-S203已在本发明实施例一中进行解释,在此处不再多做叙述。
S204、确定第一到达时间与第一发送时间间的第一时间差,以及第二到达时间与第二发送时间间的第二时间差。
具体的,将第一到达时间减去第一发送时间得到第一时间差,该第一时间差可理解为同步报文由主时钟发送至从时钟所需的时间;将第二到达时间减去第二发送时间得到第二时间差,该第二时间差可理解为延迟请求报文由从时钟发送至主时钟所需的时间,上述两时间差均受到主从时钟间网络延迟和时间偏差等因素的影响,且由主时钟发往从时钟,和由从时钟发往主时钟的过程中可认为其受到网络延迟和时间偏差因素的影响大致相同,故可利用上述两时间差对主从时钟间的网络延迟和时间偏差进行计算。
S205、将第一时间差与第二时间差的差值的一半确定为从时钟与主时钟间的时间偏差。
示例性的,针对如图2所示的PTP协议延迟响应机制,第一时间差Δt1可表示为Δt1=t2-t1,第二时间差Δt2可表示为Δt2=t4-t3,时间偏差可表示为offset,网络延迟可表示为delay,由于第一时间差等于时间偏差与网络延迟之和,第二时间差等于网络延迟与时间偏差之差,故可将从时钟与主时钟间的时间偏差表示为:
S206、判断时间偏差的数量级是否大于预设数量级,若是,则执行步骤S207,若否,则执行步骤S208。
在本实施例中,预设数量级具体可理解为根据从时钟处理系统与可编程逻辑通信及计算时延大小确定的数量级,根据不同的系统要求可进行不同的设定,本发明实施例对此不进行限制。
具体的,判断时间偏差是否大于预设数量级,若是,则可认为该时间偏差受到从时钟处理系统与可编程逻辑通信及计算时延影响较小,无需由从时钟的可编程逻辑执行计算操作,此时执行步骤S207;若否,则可认为该时间偏差受到从时钟处理系统与可编程逻辑通信及计算时延影响较大,需由从时钟的可编程逻辑部分执行部分计算操作以减少误差,导致算法无法收敛,此时执行步骤S208。
S207、将从时钟的时间生成方式确定为直接生成,并执行步骤S209。
在本实施例中,直接生成具体可理解为由从时钟的可编程逻辑在不进行计算的情况下直接完成时间写入的从时钟时间生成方式。
S208、将从时钟的时间生成方式确定为偏差自调整生成,并执行步骤S210。
在本实施例中,偏差自调整生成具体可理解为从时钟的可编程逻辑由处理系统中获取其计算得到的时间偏差,进而完成时间写入的从时钟时间生成方式。
S209、由1588协议栈根据时间偏差和从时钟的当前本地时间确定待调整时间,并将待调整时间发送至从时钟的可编程逻辑以完成系统时间生成,并执行步骤S211。
在本实施例中,1588协议栈具体可理解为从时钟处理系统中用于对时间偏差进行计算的部分。
具体的,1588协议栈由从时钟的可编程逻辑中读取从时钟的当前本地时间,并将根据PTP数据包中各报文对应的时间信息计算得到的时间偏差,将时间偏差与当前本地时间相叠加,将叠加后的时间确定为待调整时间并将其发送至从时钟可编程逻辑中,以使可编程逻辑直接将接收到的待调整时间作为系统时间以完成系统时间的生成。
S210、由1588协议栈将时间偏差发送至从时钟的可编程逻辑,以在可编程逻辑中根据从时钟的当前本地时间完成系统时间生成,并执行步骤S211。
具体的,1588协议栈根据PTP数据包中各报文对应的时间信息完成时间偏差的计算,将时间偏差发送至从时钟的可编程逻辑中,由可编程逻辑由其自身读取当前本地时间,并根据接收到的时间偏差完成与当前本地时间的叠加,并将叠加后所得的时间作为系统时间以完成系统时间的生成。
在本发明实施例中,在根据时间偏差的数量级确定从时钟的时间生成方式为偏差自调整写入后,由从时钟的可编程逻辑部分代替处理系统完成部分计算工作,减少了处理系统与可编程逻辑间的交互次数,降低了因数据通信和计算所导致的时间误差,降低了从时钟时间写入过程中数据计算的复杂度,提升了主从时钟同步精度。
进一步的,图4为本发明实施例二提供的一种频率偏差的确定步骤流程示意图,如图4所示,具体包括如下步骤:
S301、以预设统计周期获取PTP数据包。
S302、根据各PTP数据包确定至少两个第一到达时间和至少两个第一发送时间。
S303、根据各第一到达时间的第三时间差值,以及各第一发送时间的第四时间差值确定从时钟与主时钟间的频率偏差。
具体的,由于主时钟的PTP数据包呈周期性发送,故可将多个主时钟发送PTP数据包的周期确定为预设统计周期,由从时钟根据该预设统计周期内接收到的多个PTP数据包进行主从时钟间频率偏差的计算。示例性的,预设统计周期可为5个PTP数据包的完整发送时间,也即从时钟可在每个预设统计周期内获取到5个PTP数据包。各数据包中同步报文由主时钟发送至从时钟的时间可认为是一致的,而由于主时钟与从时钟间频率不同步,各PTP数据包中主时钟发送同步报文的时间差应与从时钟接收同步报文的时间差存在区别。据此,可根据获取的多个PTP数据包中确定出的第一到达时间序列和第一发送时间序列,分别计算其中相邻第一到达时间的第三时间差值,以及相邻第一发送时间的第四时间差值,根据各第三时间差值的平均值与各第四时间差值的平均值确定从时钟与主时钟间的频率偏差。
进一步的,在根据系统时间和获取的频率偏差完成从时钟周期写入之时,通过8比特为从时钟的时钟周期整数部分微调,通过32比特为从时钟的时钟周期小数部分微调。
具体的,根据PTP协议标准,可通过48比特来表征从时钟中的秒级时间,并通过32比特来表征从时钟中的纳秒级时间,本申请中为对从时钟中时钟和频率进行微调,在原有时钟基础上,增添32比特为时间的纳秒级小数部分进行微调。图5为本发明实施例二提供的一种时间生成方式示例图,如图5所示,在tn时刻,从时钟中可通过48比特表示秒级时间,32比特表示纳秒级整数时间,32比特表示纳秒级小数时间,在进行时间写入之时,从时钟的可编程逻辑将确定出的待调整时间进行写入操作以得到tn+1时刻的从时钟时间。一般而言,需同时输入32比特的纳秒级整数时间调整量和32比特的纳秒级小数时间调整量,本申请为减少数据输入,结合主从时钟系统实际情况,通过8比特为从时钟的纳秒级整数时间进行调整,并通过32比特为从时钟的纳秒级小数时间进行调整。在降低了时间调整数据量的同时,提高了从时钟时间调整的精度,提高了主从时钟同步的准确性。
S211、根据系统时间和获取的频率偏差完成从时钟的时间周期写入,以使从时钟与主时钟时间同步。
示例性的,若从时钟晶振频率相对于主时钟更低,则确定出的频率偏差为正值,则需将从时钟的时钟单位周期调大;若从时钟晶振频率相对于主时钟更高,则确定出的频率偏差为负值,则需将从时钟的时钟单位周期调小;进而将从时钟经由时间偏差调整后得到的系统时间与频率偏差的和确定为从时钟需要调整至的时间,进而将其写入至从时钟中以完成从时钟与主时钟间的时间同步。
本发明实施例的技术方案,在获取PTP数据包后,根据其中包含的各报文对应的时间信息确定时间偏差,进而根据时间偏差量级确定具体从时钟的时间生成方式,将根据周期性获取的PTP数据包确定的主从时钟间的频率偏差与计算得到的时间偏差依据时间生成方式在从时钟中完成时间写入,不同的时间生成方式对应从时钟中不同的完成计算任务的部分,减少了处理系统与可编程逻辑间的交互次数,降低了因数据通信和计算所导致的时间误差,降低了从时钟时间写入过程中数据计算的复杂度,提升了主从时钟同步精度,避免了传统频率偏移矫正时需要依赖硬件支持的问题,提高了时间同步过程中的收敛速度同时降低了主从时钟间时间同步计算的复杂度。
实施例三
图6为本发明实施例三提供的一种时钟同步装置的结构示意图,该时钟同步装置包括:数据包获取模块41,时间偏差确定模块42和时间写入模块43。
其中,数据包获取模块41,用于获取高精度时间同步协议PTP数据包,所述PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;时间偏差确定模块42,用于根据所述PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差;时间写入模块43,用于根据所述时间偏差的数量级确定所述从时钟的时间生成方式,依据所述时间生成方式和所述时间偏差完成系统时间生成,并根据所述系统时间和获取的频率偏差完成从时钟的时间周期写入,以使所述从时钟与所述主时钟时间同步。
本发明实施例的技术方案,在根据高精度时间同步协议PTP数据包中各报文对应的时间信息确定出主从时钟间的时间偏差后,根据时间偏差的数量级大小确定从时钟的时间生成方式,以使从时钟可根据确定出的不同时间生成方式,结合时间偏差和频率偏差完成从时钟的时钟周期写入,进而实现主从时钟的时间同步,解决了现有主从时钟时间同步调整时未考虑时间偏差的数量级,在总线延迟数量级大于或与时间偏差数量级相近时,对从时钟时间调节精度影响较大的问题,提升了时钟同步精度,提高了时间同步过程中的收敛速度同时降低了主从时钟间时间同步计算的复杂度,也降低了硬件设计的复杂度。
可选的,时间偏差确定模块42,包括:
第一时间确定单元,用于将接收到所述同步报文的时间确定为第一到达时间,将所述跟随报文中包含的所述同步报文的发送时间确定为第一发送时间。
第二时间确定单元,用于将所述延迟请求报文的发送时间确定为第二发送时间,将所述主时钟接收到所述延迟应答报文的时间确定为第二到达时间。
时间偏差确定单元,用于根据所述第一到达时间、所述第一发送时间、所述第二发送时间和所述第二到达时间确定从时钟与主时钟间的时间偏差。
可选的,时间偏差确定单元,具体用于:确定第一到达时间与所述第一发送时间间的第一时间差,以及所述第二到达时间与所述第二发送时间间的第二时间差;将所述第一时间差与所述第二时间差的差值的一半确定为从时钟与主时钟间的时间偏差。
可选的,时间写入模块43,包括:
生成方式确定单元,用于若所述时间偏差的数量级大于预设数量级,则将所述从时钟的时间生成方式确定为直接生成;若所述时间偏差的数量级小于或等于预设数量级,则将所述从时钟的时间生成方式确定为偏差自调整生成。
系统时间生成单元,用于若所述时间生成方式为直接生成,则由1588协议栈根据所述时间偏差和所述从时钟的当前本地时间确定待调整时间,并将所述待调整时间发送至所述从时钟的可编程逻辑以完成系统时间生成;若所述时间生成方式为偏差自调整生成,则由1588协议栈将所述时间偏差发送至所述从时钟的可编程逻辑,以在所述可编程逻辑中根据所述从时钟的当前本地时间完成系统时间生成。
可选的,时钟同步装置,还包括:
频率偏差确定模块,用于以预设统计周期获取PTP数据包;根据各所述PTP数据包确定至少两个第一到达时间和至少两个第一发送时间;根据各所述第一到达时间的第三时间差值,以及各所述第一发送时间的第四时间差值确定所述从时钟与所述主时钟间的频率偏差。
进一步的,在所述根据所述系统时间和获取的频率偏差完成从时钟周期写入之时,还包括:通过8比特为所述从时钟的时钟周期整数部分微调,通过32比特为所述从时钟的时钟周期小数部分微调。
本发明实施例提供的时间同步装置可执行本发明任意实施例所提供的时钟同步方法,具备执行方法相应的功能模块和有益效果。
实施例四
图7为本发明实施例四提供的一种时钟同步设备的结构示意图。该时钟同步设备包括:处理器50、存储装置51、显示屏52、输入装置53和输出装置54。该时钟同步设备中处理器50的数量可以是一个或者多个,图7中以一个处理器50为例。该时钟同步设备中存储装置51的数量可以是一个或者多个,图7中以一个存储装置51为例。该时钟同步设备的处理器50、存储装置51、显示屏52、输入装置53和输出装置54可以通过总线或者其他方式连接,图7中以通过总线连接为例。实施例中,时钟同步设备可以使电脑、笔记本或智能平板等。
存储装置51作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序以及模块,如本申请任意实施例所述的时钟同步设备对应的程序指令/模块(例如,数据包获取模块41,时间偏差确定模块42和时间写入模块43)。存储装置51可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据设备的使用所创建的数据等。此外,存储装置51可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中,存储装置51可进一步包括相对于处理器50远程设置的存储器,这些远程存储器可以通过网络连接至设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
显示屏52可以为具有触摸功能的显示屏52,其可以是电容屏、电磁屏或者红外屏。一般而言,显示屏52用于根据处理器50的指示显示数据,还用于接收作用于显示屏52的触摸操作,并将相应的信号发送至处理器50或其他装置。
输入装置53可用于接收输入的数字或者字符信息,以及产生与展示设备的用户设置以及功能控制有关的键信号输入,还可以是用于获取图像的摄像头以及获取音频数据的拾音设备。输出装置54可以包括扬声器等音频设备。需要说明的是,输入装置53和输出装置54的具体组成可以根据实际情况设定。
处理器50通过运行存储在存储装置51中的软件程序、指令以及模块,从而执行设备的各种功能应用以及数据处理,即实现上述的时钟同步方法。
上述提供的计算机设备可用于执行上述任意实施例提供的时钟同步方法,具备相应的功能和有益效果。
实施例五
本发明实施例五还提供一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行一种时钟同步方法,该方法包括:
获取高精度时间同步协议PTP数据包,PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;
根据PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差;
根据时间偏差的数量级确定从时钟的时间生成方式,依据时间生成方式和时间偏差完成系统时间生成,并根据系统时间和获取的频率偏差完成从时钟的时间周期写入,以使从时钟与主时钟时间同步。
当然,本发明实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的时钟同步方法中的相关操作。
通过以上关于实施方式的描述,所属领域的技术人员可以清楚地了解到,本发明可借助软件及必需的通用硬件来实现,当然也可以通过硬件实现,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如计算机的软盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、闪存(FLASH)、硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
值得注意的是,上述搜索装置的实施例中,所包括的各个单元和模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能单元的具体名称也只是为了便于相互区分,并不用于限制本发明的保护范围。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种时钟同步方法,其特征在于,包括:
获取高精度时间同步协议PTP数据包,所述PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;
根据所述PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差;
根据所述时间偏差的数量级确定所述从时钟的时间生成方式,依据所述时间生成方式和所述时间偏差完成系统时间生成,并根据所述系统时间和获取的频率偏差完成从时钟的时间周期写入,以使所述从时钟与所述主时钟时间同步。
2.根据权利要求1所述的方法,其特征在于,所述根据所述PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差,包括:
将接收到所述同步报文的时间确定为第一到达时间,将所述跟随报文中包含的所述同步报文的发送时间确定为第一发送时间;
将所述延迟请求报文的发送时间确定为第二发送时间,将所述主时钟接收到所述延迟应答报文的时间确定为第二到达时间;
根据所述第一到达时间、所述第一发送时间、所述第二发送时间和所述第二到达时间确定从时钟与主时钟间的时间偏差。
3.根据权利要求2所述的方法,其特征在于,所述根据所述第一到达时间、所述第一发送时间、所述第二发送时间和所述第二到达时间确定从时钟与主时钟间的时间偏差,包括:
确定第一到达时间与所述第一发送时间间的第一时间差,以及所述第二到达时间与所述第二发送时间间的第二时间差;
将所述第一时间差与所述第二时间差的差值的一半确定为从时钟与主时钟间的时间偏差。
4.根据权利要求1所述的方法,其特征在于,所述根据所述时间偏差的数量级确定所述从时钟的时间生成方式,包括:
若所述时间偏差的数量级大于预设数量级,则将所述从时钟的时间生成方式确定为直接生成;
若所述时间偏差的数量级小于或等于预设数量级,则将所述从时钟的时间生成方式确定为偏差自调整生成。
5.根据权利要求4所述的方法,其特征在于,所述依据所述时间生成方式和所述时间偏差完成系统时间生成,包括:
若所述时间生成方式为直接生成,则由1588协议栈根据所述时间偏差和所述从时钟的当前本地时间确定待调整时间,并将所述待调整时间发送至所述从时钟的可编程逻辑以完成系统时间生成;
若所述时间生成方式为偏差自调整生成,则由1588协议栈将所述时间偏差发送至所述从时钟的可编程逻辑,以在所述可编程逻辑中根据所述从时钟的当前本地时间完成系统时间生成。
6.根据权利要求2所述的方法,其特征在于,所述频率偏差的确定步骤包括:
以预设统计周期获取PTP数据包;
根据各所述PTP数据包确定至少两个第一到达时间和至少两个第一发送时间;
根据各所述第一到达时间的第三时间差值,以及各所述第一发送时间的第四时间差值确定所述从时钟与所述主时钟间的频率偏差。
7.根据权利要求1所述的方法,其特征在于,在所述根据所述系统时间和获取的频率偏差完成从时钟周期写入之时,还包括:
通过8比特为所述从时钟的时钟周期整数部分微调,通过32比特为所述从时钟的时钟周期小数部分微调。
8.一种时钟同步装置,其特征在于,包括:
数据包获取模块,用于获取高精度时间同步协议PTP数据包,所述PTP数据包至少包括同步报文、跟随报文、延迟请求报文和延迟应答报文;
时间偏差确定模块,用于根据所述PTP数据包中各报文对应的时间信息确定从时钟与主时钟间的时间偏差;
时间写入模块,用于根据所述时间偏差的数量级确定所述从时钟的时间生成方式,依据所述时间生成方式和所述时间偏差完成系统时间生成,并根据所述系统时间和获取的频率偏差完成从时钟的时间周期写入,以使所述从时钟与所述主时钟时间同步。
9.一种时钟同步设备,其特征在于,所述时钟同步设备包括:存储装置以及一个或多个处理器;
所述存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-7中任一项所述的时钟同步方法。
10.一种包含计算机可执行指令的存储介质,其特征在于,所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求1-7中任一项所述的时钟同步方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111362199.9A CN114095109A (zh) | 2021-11-17 | 2021-11-17 | 一种时钟同步方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111362199.9A CN114095109A (zh) | 2021-11-17 | 2021-11-17 | 一种时钟同步方法、装置、设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114095109A true CN114095109A (zh) | 2022-02-25 |
Family
ID=80301319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111362199.9A Pending CN114095109A (zh) | 2021-11-17 | 2021-11-17 | 一种时钟同步方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114095109A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115347972A (zh) * | 2022-10-18 | 2022-11-15 | 杭州聆巡科技有限公司 | 声呐时钟同步方法、装置、设备及存储介质 |
CN115361317A (zh) * | 2022-07-26 | 2022-11-18 | 西安羚控电子科技有限公司 | 时钟监控方法、调节方法、时钟系统及存储介质 |
CN116436555A (zh) * | 2023-06-09 | 2023-07-14 | 新华三技术有限公司 | 一种时间同步方法、装置及分布式网络设备 |
Citations (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2716976A1 (fr) * | 1993-07-01 | 1995-09-08 | Teradyne Inc | Procédé et circuit de test de circuits intégrés. |
EP1028322A1 (en) * | 1999-02-01 | 2000-08-16 | Agilent Technologies Inc. | Method and apparatus for eliminating shoot-through events during master-slave flip-flop scan operations |
KR20030082685A (ko) * | 2002-04-18 | 2003-10-23 | 엘지전자 주식회사 | 버스클럭 전송지연 보상장치와 그 방법 |
JP2005070971A (ja) * | 2003-08-21 | 2005-03-17 | National Institute Of Advanced Industrial & Technology | 論理回路の制御方法 |
US20050131670A1 (en) * | 2003-12-11 | 2005-06-16 | Wang Ming Y. | Clock distribution in a circuit emulator |
CN101015022A (zh) * | 2004-02-27 | 2007-08-08 | 夏普株式会社 | 延迟闩锁环电路 |
CN101217330A (zh) * | 2008-01-02 | 2008-07-09 | 中兴通讯股份有限公司 | 一种用于时间同步校正的方法和装置 |
CN101330374A (zh) * | 2007-06-18 | 2008-12-24 | 大唐移动通信设备有限公司 | 传输网中的时钟同步方法、系统和从时钟侧实体 |
CN101478358A (zh) * | 2008-01-02 | 2009-07-08 | 中兴通讯股份有限公司 | 一种优化时间同步校正的方法和装置 |
CN101741853A (zh) * | 2009-12-11 | 2010-06-16 | 中兴通讯股份有限公司 | 时钟时间同步的方法、线卡单板和网络设备 |
CN102195768A (zh) * | 2011-05-30 | 2011-09-21 | 神州数码网络(北京)有限公司 | 一种纳秒级精度ptp实现方法 |
CN102447553A (zh) * | 2010-10-12 | 2012-05-09 | 研祥智能科技股份有限公司 | 一种精确时间同步协议的实现装置 |
CN202353572U (zh) * | 2011-11-25 | 2012-07-25 | 中国西电电气股份有限公司 | 电子式互感器合并单元的ieee1588时间同步系统 |
CN103532692A (zh) * | 2013-10-18 | 2014-01-22 | 广州南方电力集团科技发展有限公司 | 一种双通道双模式冗余的光纤纵差配电终端数据同步方法 |
US20140354446A1 (en) * | 2011-12-29 | 2014-12-04 | Schlumberger Technology Corporation | Cable Telemetry Synchronization System and Method |
CN104601269A (zh) * | 2014-12-31 | 2015-05-06 | 国家电网公司 | 主从时钟同步方法及系统 |
CN105450320A (zh) * | 2015-11-06 | 2016-03-30 | 国网福建省电力有限公司 | 一种智能变电站全程us级精度无线以太网络同步装置及方法 |
US20160119070A1 (en) * | 2013-05-20 | 2016-04-28 | Zte Corporation | Time Correction Method and Apparatus for Slave Clock Device |
CN105634716A (zh) * | 2014-10-31 | 2016-06-01 | 中国飞行试验研究院 | 一种机载网络ieee1588协议从时钟端口同步方法 |
US20160329745A1 (en) * | 2013-12-31 | 2016-11-10 | Schneider Electric It Corporation | Automatic sub-millisecond clock synchronization |
CN106572528A (zh) * | 2016-10-19 | 2017-04-19 | 北京北方烽火科技有限公司 | 一种时钟同步方法及装置 |
US20170237512A1 (en) * | 2014-09-12 | 2017-08-17 | Siemens Canada Limited | Clock synchronization over redundant networks |
CN107181552A (zh) * | 2016-03-10 | 2017-09-19 | 大唐移动通信设备有限公司 | 同步信号传输方法及装置、fpga |
JP2019080288A (ja) * | 2017-10-27 | 2019-05-23 | 富士通株式会社 | ネットワーク装置の時刻同期方法、ネットワーク装置、及び、ネットワークシステム |
CN111835449A (zh) * | 2020-07-30 | 2020-10-27 | 山东超越数控电子股份有限公司 | 一种基于ptp协议的局域网高精度时钟同步方法及装置 |
CN111866620A (zh) * | 2020-07-09 | 2020-10-30 | 成都傅立叶电子科技有限公司 | 多目标测控地面站系统 |
CN112514256A (zh) * | 2018-08-09 | 2021-03-16 | 奥林巴斯株式会社 | 半导体集成电路 |
CN113411153A (zh) * | 2021-06-07 | 2021-09-17 | 中国人民解放军国防科技大学 | 一种用于时间敏感网络的集中式控制时间同步方法 |
-
2021
- 2021-11-17 CN CN202111362199.9A patent/CN114095109A/zh active Pending
Patent Citations (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2716976A1 (fr) * | 1993-07-01 | 1995-09-08 | Teradyne Inc | Procédé et circuit de test de circuits intégrés. |
EP1028322A1 (en) * | 1999-02-01 | 2000-08-16 | Agilent Technologies Inc. | Method and apparatus for eliminating shoot-through events during master-slave flip-flop scan operations |
KR20030082685A (ko) * | 2002-04-18 | 2003-10-23 | 엘지전자 주식회사 | 버스클럭 전송지연 보상장치와 그 방법 |
JP2005070971A (ja) * | 2003-08-21 | 2005-03-17 | National Institute Of Advanced Industrial & Technology | 論理回路の制御方法 |
US20050131670A1 (en) * | 2003-12-11 | 2005-06-16 | Wang Ming Y. | Clock distribution in a circuit emulator |
CN101015022A (zh) * | 2004-02-27 | 2007-08-08 | 夏普株式会社 | 延迟闩锁环电路 |
CN101330374A (zh) * | 2007-06-18 | 2008-12-24 | 大唐移动通信设备有限公司 | 传输网中的时钟同步方法、系统和从时钟侧实体 |
CN101217330A (zh) * | 2008-01-02 | 2008-07-09 | 中兴通讯股份有限公司 | 一种用于时间同步校正的方法和装置 |
CN101478358A (zh) * | 2008-01-02 | 2009-07-08 | 中兴通讯股份有限公司 | 一种优化时间同步校正的方法和装置 |
CN101741853A (zh) * | 2009-12-11 | 2010-06-16 | 中兴通讯股份有限公司 | 时钟时间同步的方法、线卡单板和网络设备 |
CN102447553A (zh) * | 2010-10-12 | 2012-05-09 | 研祥智能科技股份有限公司 | 一种精确时间同步协议的实现装置 |
CN102195768A (zh) * | 2011-05-30 | 2011-09-21 | 神州数码网络(北京)有限公司 | 一种纳秒级精度ptp实现方法 |
CN202353572U (zh) * | 2011-11-25 | 2012-07-25 | 中国西电电气股份有限公司 | 电子式互感器合并单元的ieee1588时间同步系统 |
US20140354446A1 (en) * | 2011-12-29 | 2014-12-04 | Schlumberger Technology Corporation | Cable Telemetry Synchronization System and Method |
US20160119070A1 (en) * | 2013-05-20 | 2016-04-28 | Zte Corporation | Time Correction Method and Apparatus for Slave Clock Device |
CN103532692A (zh) * | 2013-10-18 | 2014-01-22 | 广州南方电力集团科技发展有限公司 | 一种双通道双模式冗余的光纤纵差配电终端数据同步方法 |
US20160329745A1 (en) * | 2013-12-31 | 2016-11-10 | Schneider Electric It Corporation | Automatic sub-millisecond clock synchronization |
US20170237512A1 (en) * | 2014-09-12 | 2017-08-17 | Siemens Canada Limited | Clock synchronization over redundant networks |
CN105634716A (zh) * | 2014-10-31 | 2016-06-01 | 中国飞行试验研究院 | 一种机载网络ieee1588协议从时钟端口同步方法 |
CN104601269A (zh) * | 2014-12-31 | 2015-05-06 | 国家电网公司 | 主从时钟同步方法及系统 |
CN105450320A (zh) * | 2015-11-06 | 2016-03-30 | 国网福建省电力有限公司 | 一种智能变电站全程us级精度无线以太网络同步装置及方法 |
CN107181552A (zh) * | 2016-03-10 | 2017-09-19 | 大唐移动通信设备有限公司 | 同步信号传输方法及装置、fpga |
CN106572528A (zh) * | 2016-10-19 | 2017-04-19 | 北京北方烽火科技有限公司 | 一种时钟同步方法及装置 |
JP2019080288A (ja) * | 2017-10-27 | 2019-05-23 | 富士通株式会社 | ネットワーク装置の時刻同期方法、ネットワーク装置、及び、ネットワークシステム |
CN112514256A (zh) * | 2018-08-09 | 2021-03-16 | 奥林巴斯株式会社 | 半导体集成电路 |
CN111866620A (zh) * | 2020-07-09 | 2020-10-30 | 成都傅立叶电子科技有限公司 | 多目标测控地面站系统 |
CN111835449A (zh) * | 2020-07-30 | 2020-10-27 | 山东超越数控电子股份有限公司 | 一种基于ptp协议的局域网高精度时钟同步方法及装置 |
CN113411153A (zh) * | 2021-06-07 | 2021-09-17 | 中国人民解放军国防科技大学 | 一种用于时间敏感网络的集中式控制时间同步方法 |
Non-Patent Citations (4)
Title |
---|
HONGTAO YIN等: ""The implementation of IEEE 1588 clock synchronization protocol based on FPGA"", 《2018 IEEE INTERNATIONAL INSTRUMENTATION AND MEASUREMENT TECHNOLOGY CONFERENCE (I2MTC)》, no. 1 * |
MENG DONG等: ""The Design and Implementation of IEEE 1588v2 Clock Synchronization System by Generating Hardware Timestamps in MAC Layer "", 《2018 IEEE》, pages 1 - 5 * |
柏颖;王晓明;: "基于FPGA精确时钟同步SOPC设计与实现", 电子测试, no. 06 * |
王旭;陈晔;郑宾;: "基于IEEE 1588协议的时钟同步软件实现及改进", 自动化技术与应用, no. 06 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115361317A (zh) * | 2022-07-26 | 2022-11-18 | 西安羚控电子科技有限公司 | 时钟监控方法、调节方法、时钟系统及存储介质 |
CN115347972A (zh) * | 2022-10-18 | 2022-11-15 | 杭州聆巡科技有限公司 | 声呐时钟同步方法、装置、设备及存储介质 |
CN115347972B (zh) * | 2022-10-18 | 2024-01-16 | 杭州聆巡科技有限公司 | 声呐时钟同步方法、装置、设备及存储介质 |
CN116436555A (zh) * | 2023-06-09 | 2023-07-14 | 新华三技术有限公司 | 一种时间同步方法、装置及分布式网络设备 |
CN116436555B (zh) * | 2023-06-09 | 2023-08-18 | 新华三技术有限公司 | 一种时间同步方法、装置及分布式网络设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114095109A (zh) | 一种时钟同步方法、装置、设备及存储介质 | |
US7447237B2 (en) | Radio access network system, radio communication method, synchronous server and node | |
US7773606B2 (en) | Timing distribution within a network element while supporting multiple timing domains | |
US20130191486A1 (en) | Time control apparatus, time control method, and program | |
US9386552B2 (en) | Wireless sensor time synchronization | |
CN110266420B (zh) | 时钟同步方法、时钟同步装置和计算机可读存储介质 | |
JP2013505653A (ja) | ローカル・エリア・ネットワークにおける時刻同期の実現方法及びシステム | |
WO2018120173A1 (zh) | 交互时间同步报文的方法以及网络装置 | |
CN101977104A (zh) | 基于ieee1588精确时钟同步协议系统及其同步方法 | |
EP3163787B1 (en) | Method and device for compensating time stamp of clock | |
CN102769504B (zh) | 一种1588系统及其实现同步的方法 | |
WO2018082665A1 (zh) | 频率同步的方法以及从时钟 | |
WO2015196685A1 (zh) | 时钟同步方法及装置 | |
WO2017054554A1 (zh) | 一种时钟同步方法、装置及通信设备 | |
WO2013051447A1 (ja) | 時刻制御装置、時刻制御方法、およびプログラム | |
JP2013083450A (ja) | 時刻制御装置、時刻制御方法、およびプログラム | |
WO2020087370A1 (zh) | 时间同步方法、设备及存储介质 | |
WO2012149751A1 (zh) | 一种时钟等级分级方法及相关设备 | |
CN104243079A (zh) | 一种实时以太网的微秒级时钟同步方法 | |
CN107402534A (zh) | 调节方法、EtherCAT主站及计算机可读存储介质 | |
CN109921871A (zh) | 一种时间同步方法、装置及网络系统 | |
CN115865246A (zh) | 时间同步装置、系统及方法 | |
WO2015042955A1 (zh) | 一种同步方法及装置 | |
CN111102689A (zh) | 时钟同步的调整方法及装置 | |
CN203722758U (zh) | 一种用于分布式视频系统的同步装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |