CN104035320A - 一种实现时间间隔测量的系统及方法 - Google Patents
一种实现时间间隔测量的系统及方法 Download PDFInfo
- Publication number
- CN104035320A CN104035320A CN201410267676.7A CN201410267676A CN104035320A CN 104035320 A CN104035320 A CN 104035320A CN 201410267676 A CN201410267676 A CN 201410267676A CN 104035320 A CN104035320 A CN 104035320A
- Authority
- CN
- China
- Prior art keywords
- thin
- trigger
- coding
- result
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种实现时间间隔测量的系统及方法，用于简单精确地实现时间间隔测量，该系统包括：粗编码电路、第一细编码电路、第二细编码电路及编码转换输出电路；粗编码电路用于记录在开始信号与结束信号之间系统时钟的周期个数，并将周期个数转换为粗编码结果进行输出；第一细编码电路及第二细编码电路均包括移相器、触发器组及细编码器，移相器用于将系统时钟转换为N个移相时钟；每个触发器的输入端用于接收一个移向时钟、时钟端用于接收开始信号；细编码器用于将触发器组输出的触发结果转换为第一细编码结果或第二细编码结果进行输出；编码转换输出电路用于根据粗编码结果、第一细编码结果及第二细编码结果输出时间间隔测量结果。
Description
技术领域
本发明涉及时间测量技术领域，具体涉及一种实现时间间隔测量的系统及方法。
背景技术
时间有两种含义，一种是指时间坐标系中的某一时刻；另一种是指时间间隔，即在时间坐标系中两个时刻之间的持续时间，时间间隔测量属于时间测量的范畴。时间间隔测量技术在通信、雷达、卫星及导航定位等领域都有着非常重要的作用。
电子计数法是一种时间间隔测量方法，已经在许多领域获得了实际应用，其测量原理参见图1所示，为了测量开始信号(Start)与结束信号(Stop)之间的时间间隔Tx可以通过计算量化时钟Clk的周期个数N-M获得，则其测量的时间间隔为：Tx'＝T3＝(N-M)·T0，T0为量化时钟周期。从图中可以看出，Tx并不一定等于Tx'，实际的时间间隔为Tx＝T3+T1-T2，T1为开始信号上升沿与下一个量化时钟上升沿之间的时间间隔、T2为结束信号上升沿与下一个量化时钟上升沿之间的时间间隔。因此，电子计数法存在的测量误差为Δ＝T1-T2。
在现有技术中，为了减小电子计数法测量时间间隔的误差，可以对T1与T2进行再次测量，例如延迟线内插法。但是，该方法中延迟单元结构复杂、且各个延迟单元延迟时间不相等并可能由于自身温度和供电电压变化引起随机变化，导致时间间隔测量实现复杂且结果不稳定。
发明内容
有鉴于此，本发明实施例中提供一种实现时间间隔测量的系统及方法，以解决现有技术中时间间隔测量实现复杂且结果不稳定的技术问题。
为解决上述问题，本发明提供的技术方案如下：
一种实现时间间隔测量的系统，所述系统包括：
粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路；所述粗编码电路、所述第一细编码电路以及所述第二细编码电路的输入端与系统时钟相连、输出端与所述编码转换输出电路连接；
所述粗编码电路用于记录在检测到开始信号与检测到结束信号时间段内所述系统时钟的周期个数，并将所述系统时钟的周期个数转换为粗编码结果进行输出；
所述第一细编码电路包括移相器、触发器组以及细编码器，所述移相器用于将所述系统时钟转换为N个移相时钟，所述触发器组包括N个触发器，每个所述触发器的输入端用于接收一个所述移向时钟、时钟端用于接收所述开始信号；所述细编码器用于将所述触发器组输出的触发结果转换为第一细编码结果进行输出；
所述第二细编码电路的内部结构与所述第一细编码电路相同，每个所述触发器的输入端用于接收一个所述移向时钟、时钟端用于接收所述结束信号；所述细编码器用于将所述触发器组输出的触发结果转换为第二细编码结果进行输出；
所述编码转换输出电路用于根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
相应的，所述粗编码电路包括：计数器以及粗编码器；所述计数器的输入端接收开始信号、结束信号以及系统时钟，所述计数器的输出端与所述粗编码器相连；
所述计数器用于记录在检测到所述开始信号与检测到所述结束信号时间段内所述系统时钟的周期个数，向所述粗编码器输出所述系统时钟的周期个数并清零；
所述粗编码器用于将所述系统时钟的周期个数转换为粗编码结果进行输出。
相应的，所述粗编码电路包括：第一触发器、第二触发器、计数器以及粗编码器；所述第一触发器的输入端接收高电平信号、时钟端接收开始信号、输出端与所述计数器相连；所述第二触发器的输入端接收高电平信号、时钟端接收结束信号、输出端与所述计数器相连；所述计数器的输入端还接收系统时钟，所述计数器的输出端与所述粗编码器、所述第一触发器的清零端以及所述第二触发器的清零端相连；
所述第一触发器用于将所述开始信号转换为扩宽开始信号；
所述第二触发器用于将所述结束信号转换为扩宽接收信号；
所述计数器用于记录在检测到所述扩宽开始信号与检测到所述扩宽结束信号时间段内所述系统时钟的周期个数，向所述粗编码器输出所述系统时钟的周期个数、清零并触发所述第一触发器、所述第二触发器清零；
所述粗编码器用于将所述系统时钟的周期个数转换为粗编码结果进行输出。
相应的，所述细编码器包括：触发器组输出汇总单元、状态机以及细编码输出单元；
所述触发器组输出汇总单元用于接收所述触发器组输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
所述状态机用于保存所述触发器组输出汇总结果与细编码结果之间的对应关系；
所述细编码输出单元用于将所述触发器组输出汇总结果对应的细编码结果作为第一细编码结果或者第二细编码结果进行输出。
相应的，所述编码转换输出电路包括：减法器、编码汇总单元；所述减法器的输入端与所述第一细编码电路的输出端、所述第二细编码电路的输出端相连；所述减法器的输出端与编码汇总单元的输入端相连；所述粗编码电路的输出端与编码汇总单元的输入端相连；
所述减法器用于计算所述第一细编码结果与所述第二细编码结果的差值；
所述编码汇总单元用于根据所述差值以及所述粗编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
相应的，所述移相器为锁相环PLL或者延迟锁相环DLL。
一种实现时间间隔测量的方法，所述方法应用于实现时间间隔测量的系统，所述系统包括：粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路；所述方法包括：
所述粗编码电路记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数，并将所述系统时钟的周期个数转换为粗编码结果进行输出；
所述第一细编码电路中的移相器将所述系统时钟转换为N个移相时钟；所述第一细编码电路中的每个触发器输入端接收一个所述移向时钟、时钟端接收所述开始信号；所述第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出；
所述第二细编码电路中的移相器将所述系统时钟转换为N个移相时钟；所述第二细编码电路中的每个触发器输入端接收一个所述移向时钟、时钟端接收所述结束信号；所述第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出；
所述编码转换输出电路根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
相应的，所述方法还包括：
粗编码电路中的第一触发器将所述开始信号转换为扩宽开始信号；
粗编码电路中的第二触发器将所述结束信号转换为扩宽接收信号；
所述粗编码电路记录在检测到开始信号与检测到结束信号时间段内所述系统时钟的周期个数，包括：
所述粗编码电路记录在检测到所述扩宽开始信号与检测到所述扩宽结束信号时间段内所述系统时钟的周期个数。
相应的，所述第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出，包括：
所述第一细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
根据保存的所述触发器组输出汇总结果与细编码结果之间的对应关系，将所述触发器组输出汇总结果对应的细编码结果作为第一细编码结果进行输出；
所述第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出，包括：
所述第二细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
根据保存的所述触发器组输出汇总结果与细编码结果之间的对应关系，将所述触发器组输出汇总结果对应的细编码结果作为第二细编码结果进行输出。
相应的，所述编码转换输出电路根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果，包括：
所述编码转换输出电路计算所述第一细编码结果与所述第二细编码结果的差值；
根据所述差值以及所述粗编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
由此可见，本发明实施例具有如下有益效果：
本发明实施例实现时间间隔测量主要由粗编码电路与细编码电路完成，由粗编码电路进行系统时钟周期个数的计数，即测量整个时间间隔的主时间段，由细编码电路完成通过主时钟无法完成的计数，主要依靠移相器产生的各个移相时钟配合完成小于主时钟周期时间段的测量。时间间隔测量系统的硬件主要结构由计数器、触发器、移相器组成，整个结构较为简单；利用硬件中的时钟发生器产生若干个稳定且精度高的移相时钟来测量小于系统周期的时间段，可以使测量结果稳定精确，从而实现简易、稳定且精度高的时间间隔测量。
附图说明
图1为实现时间间隔测量的原理示意图；
图2为本发明实施例中实现时间间隔测量的系统实施例一的示意图；
图3为本发明实施例中粗编码电路实施例的示意图；
图4为本发明实施例中粗编码电路实施例的信号时序图；
图5为本发明实施例中细编码电路实施例的示意图；
图6为本发明实施例中细编码电路实施例的信号时序图；
图7为本发明实施例中象限定义的示意图；
图8为本发明实施例中实现时间间隔测量的系统实施例二的示意图；
图9为本发明实施例中实现时间间隔测量示例的输入信号时序图；
图10为本发明实施例实现时间间隔测量示例中的粗编码结果时序图；
图11为本发明实施例实现时间间隔测量示例中的细编码结果时序图；
图12为本发明实施例中实现时间间隔测量的方法实施例的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明实施例作进一步详细的说明。
本发明实施例提供的实现时间间隔测量的系统及方法，是针对现有技术中时间间隔测量实现复杂且结果不稳定的技术问题，提出利用数字集成电路内嵌的时钟发生器PLL(Phase Locked Loop，锁相环)或者DLL(Delay LockedLoop，延迟锁相环)来产生延迟单元，数字集成电路可以为FPGA(FieldProgrammable Gate Array，现场可编程门阵列)。具体的，使用时钟发生器根据系统时钟实现多个角度的移相，移相度数为360°/N，N为移相数量，是正整数，则系统的最大误差便为T/N，T为系统主时钟周期，整个结构主要由粗编码和细编码完成，粗编码主要完成整个时间测量的主要时间段测量，细编码则完成通过主时钟无法完成的计数，主要依靠移相的各个时钟配合完成。
基于上述思想，参见图2所示，是本发明实施例中提供的实现时间间隔测量的系统实施例一，该系统可以包括：
粗编码电路201、第一细编码电路202、第二细编码电路203以及编码转换输出电路204。
粗编码电路201、第一细编码电路202以及第二细编码电路203的输入端均与系统时钟相连，粗编码电路201、第一细编码电路202以及第二细编码电路203的输出端均与编码转换输出电路连接。
粗编码电路201用于记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数，并将系统时钟的周期个数转换为粗编码结果进行输出。
粗编码电路可以用于完成主要时间段测量，即输出图1中的T3时间段对应的粗编码结果。将系统时钟的周期个数转换为粗编码结果，当后续细编码结果为T1>T2，则粗编码结果该为周期个数对应的二进制数值，当T1<T2，则粗编码结果该为周期个数减一后对应的二进制数值。
第一细编码电路202包括移相器、触发器组以及细编码器，移相器用于将系统时钟转换为N个移相时钟，触发器组包括N个触发器，每个触发器的输入端用于接收一个移向时钟、时钟端用于接收开始信号；细编码器用于将触发器组输出的触发结果转换为第一细编码结果进行输出。其中，N为正整数。
细编码电路可以用于完成小于时钟周期的时间段测量，第一细编码电路可以用于测量开始信号沿到下一个系统时钟上升沿之间的时间间隔，即输出图1中的T1时间段对应的细编码结果。
在本发明的一些实施例中，移相器可以为锁相环PLL或者延迟锁相环DLL，利用数字集成电路内嵌的时钟发生器PLL或DLL作为移相器，使移相时钟准确，移相器延迟时间相等，不会存在因自身温度和供电电压变化引起的随机变化，从而可以使对小于时钟周期的时间段测量更加准确。
触发器组中的触发器可以为D触发器，D触发器的真值表如表一所示，其含义为在时钟沿到来时刻，触发器输出端Q的输出触发为与触发器输入端D的输入一致。
表一 D触发器真值表
| D | 时钟沿 | Q |
| 0 | 边沿时刻 | 0 |
| 1 | 边沿时刻 | 1 |
| x | 边沿时刻 | Last Q |
细编码器可以将触发器组输出的N位触发器组输出汇总结果，根据状态机保存的触发器组输出汇总结果与细编码结果之间的对应关系，对细编码结果进行输出。触发器组输出汇总结果的二进制位数为时钟移相的个数N，则对应的细编码结果的二进制位数可以为log2N，例如N为16，则细编码结果为4位二进制数。在本实施例中，T1对应的细编码结果可以为第一细编码结果。
第二细编码电路203的内部结构与第一细编码电路相同，即第二细编码电路也包括移相器、触发器组以及细编码器，移相器用于将系统时钟转换为N个移相时钟，触发器组包括N个触发器，每个触发器的输入端用于接收一个移向时钟、时钟端用于接收结束信号；细编码器用于将触发器组输出的触发结果转换为第二细编码结果进行输出。
类似的，第二细编码电路可以用于测量结束信号沿到下一个系统时钟上升沿之间的时间间隔，即输出图1中的T2时间段对应的细编码结果。移相器可以为锁相环PLL或者延迟锁相环DLL，触发器组中的触发器可以为D触发器。
细编码器可以将触发器组输出的N位触发器组输出汇总结果，根据状态机保存的触发器组输出汇总结果与细编码结果之间的对应关系，对细编码结果进行输出。触发器组输出汇总结果的二进制位数为时钟移相的个数N，则对应的细编码结果的二进制位数可以为log2N。在本实施例中，T2对应的细编码结果可以为第二细编码结果。
编码转换输出电路用于根据粗编码结果、第一细编码结果以及第二细编码结果输出开始信号与结束信号之间的时间间隔测量结果。
粗编码结果与细编码结果之间不是直接加减关系，而是根据系统量程，粗编码结果作为时间间隔测量结果的高位，细编码结果作为时间间隔测量结果的低位。
以下具体对上述实施例中的粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路的实现进行详细说明。
一、粗编码电路
在本发明的一些实施例中，粗编码电路可以包括：计数器以及粗编码器；计数器的输入端接收开始信号、结束信号以及系统时钟，计数器的输出端与粗编码器相连；
计数器用于记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数，向粗编码器输出系统时钟的周期个数并清零；
粗编码器用于将系统时钟的周期个数转换为粗编码结果进行输出。
参见图3所示，在本发明的一些实施例中，粗编码电路也可以包括：第一触发器、第二触发器、计数器以及粗编码器。第一触发器与第二触发器可以均为D触发器。
第一触发器的输入端D接收高电平信号(即一位二进制数：1’b1)、时钟端CLK接收开始信号(Start)、输出端Q输出扩宽开始信号(Start’)与计数器的输入端相连；第二触发器的输入端D接收高电平信号(即一位二进制数：1’b1)、时钟端CLK接收结束信号(Stop)、输出端Q输出扩宽结束信号(Stop’)与计数器的输入端相连；计数器的输入端还接收系统时钟(Clk0)，计数器的输出端与粗编码器、第一触发器的清零端CLR以及第二触发器的清零端CLR相连。
第一触发器用于将开始信号转换为扩宽开始信号；
第二触发器用于将结束信号转换为扩宽接收信号；
计数器用于记录在检测到扩宽开始信号与检测到扩宽结束信号时间段内系统时钟的周期个数，向粗编码器输出系统时钟的周期个数、清零并触发第一触发器、第二触发器清零；
粗编码器用于将系统时钟的周期个数转换为粗编码结果进行输出。
结合图4所示的粗编码电路的信号时序图，第一触发器与第二触发器时钟端在接收到开始信号或结束信号时被触发为高电平，直到接收到清零信号清零，则输出的开始信号或结束信号被扩宽，从而保证了计数器的时钟可以采到开始信号以及结束信号，防止错过开始信号或结束信号导致粗编码结果不准确。计数器从检测到start’开始计数，一旦检测到stop’信号，输出计数器结果，计数器的结果与粗编码结果相对应，清零计数器，并同时对两个触发器进行清零操作。如图中计数器counter输出为3，则粗编码结果data为对应的二进制数2’b11。如果细编码结果检测到T1<T2，粗编码结果还需再减去1。
二、第一细编码电路、第二细编码电路
在本发明的一些实施例中，细编码器可以包括：触发器组输出汇总单元、状态机以及细编码输出单元；
触发器组输出汇总单元用于接收触发器组输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
状态机用于保存触发器组输出汇总结果与细编码结果之间的对应关系；
细编码输出单元用于将触发器组输出汇总结果对应的细编码结果作为第一细编码结果或者第二细编码结果进行输出。
参见图5所示，是细编码电路(第一细编码电路或第二细编码电路)的结构示意图，细编码电路包括移相器、由N个D触发器组成的触发器组以及细编码器，细编码器又可以包括触发器组输出汇总单元、状态机以及细编码输出单元。
主时钟Clk经过DLL或PLL之后输出N个移相时钟，分别作为N个D触发器的输入，而输入In(Start信号或者Stop信号)则作为触发器的时钟沿输入，检测其沿的到来。然后用另外一个D触发器，输入端和时钟端正好与触发器组相反，这个触发器的作用主要是收集触发器组的Q输出，这个触发器在时钟沿处检测到In信号的时候，触发器组的结果已经在In信号上升沿处有了输出，收集Q输出的同时，清零触发器组，然后根据N位二进制的触发器组输出汇总结果在状态机中获取对应的细编码结果，在In信号为start信号时可以输出第一细编码结果，在In信号为Stop信号时可以输出第二细编码结果。
参见图6所示的细编码电路的信号时序图，以N＝16、输入信号为Stop信号为例，则由移相器产生的移相时钟为Clk0-Clk15，以在Stop信号上升沿到来时，触发器组分别输出Q0-Q15，16位二进制的触发器组输出汇总结果则为Q＝16’b1110000000011111。
状态机保存触发器组输出汇总结果与细编码结果之间的对应关系，以N＝16为例，可以参见表二所示。
表二 信号状态机
| 象限数 | 触发器组输出汇总结果 | 细编码结果 |
| 1 | 16’b1000000001111111 | 4’b1111 |
| 2 | 16’b1100000000111111 | 4’b1110 |
| 3 | 16’b1110000000011111 | 4’b1101 |
| 4 | 16’b1111000000001111 | 4’b1100 |
| 5 | 16’b1111100000000111 | 4’b1011 |
| 6 | 16’b1111110000000011 | 4’b1010 |
| 7 | 16’b1111111000000001 | 4’b1001 |
| 8 | 16’b1111111100000000 | 4’b1000 |
| 9 | 16’b0111111110000000 | 4’b0111 |
| 10 | 16’b0011111111000000 | 4’b0110 |
| 11 | 16’b0001111111100000 | 4’b0101 |
| 12 | 16’b0000111111110000 | 4’b0100 |
| 13 | 16’b0000011111111000 | 4’b0011 |
| 14 | 16’b0000001111111100 | 4’b0010 |
| 15 | 16’b0000000111111110 | 4’b0001 |
| 16 | 16’b0000000011111111 | 4’b0000 |
其中，象限数可以与N相等，象限的定义参见图7所示，将一个时钟周期等分为N份，则从时钟的上升沿开始每份区间为一个象限。因为所需要测量的是信号沿到下一个时钟沿的距离，那么信号沿所属象限数越大，则代表信号沿到下一个时钟沿的距离越小。因此，状态机象限数由小到大，细编码结果则由大到小。若象限数位为1到N，则触发器组输出汇总结果为N为二进制数，细编码结果为log2N位二进制数，log2N位二进制数的范围为由log2N位1组成的二进制数，逐个减一到由log2N位0组成的二进制数。在图6的示例中，触发器组输出汇总结果对应的细编码结果为4位二进制数1101。
这样，时钟的移相由数字集成电路内的时钟模块来控制，相比其他延时单元更加精准，误差更小，同时抗干扰能力更强，若假设系统时钟定位400MHz，T0＝2.5ns，N＝16时，系统的分辨率为156ps，已经基本能满足大多数系统需要，若选择低端数字集成电路，时钟可定如250Mhz，此时N可以选择32或者16，系统分辨率基本都能达到百ps级别。
三、编码转换输出电路
在本发明的一些实施例中，编码转换输出电路可以包括减法器、编码汇总单元；减法器的输入端与第一细编码电路的输出端、第二细编码电路的输出端相连；减法器的输出端与编码汇总单元的输入端相连；粗编码电路的输出端与编码汇总单元的输入端相连；
减法器用于计算第一细编码结果与第二细编码结果的差值；
编码汇总单元用于根据差值以及粗编码结果输出开始信号与结束信号之间的时间间隔测量结果。
粗编码结果与细编码结果之间不是直接加减关系，而是根据系统量程，粗编码结果作为时间间隔测量结果的高位，细编码结果作为时间间隔测量结果的低位。这是由于粗编码以系统时钟周期为单位进行计数，细编码相当于以1/N的系统时钟周期为单位进行计数，则粗编码置于高位相当于移位log2N位，即放大N倍，达到与细编码同样的数量级。
具体的，如果第一细编码结果大于第二编码结果，则计算第一细编码结果与第二细编码结果的差值，将粗编码结果作为时间间隔测量结果的高位，该差值作为时间间隔测量结果的低位，对时间间隔测量结果进行输出；第一细编码结果小于第二编码结果，则粗编码结果减一后可以作为时间间隔测量结果的高位，二进制数(log2N位的1)再加上上述差值作为时间间隔测量结果的低位，对时间间隔测量结果进行输出。
基于上述说明，参见图8所示，是本发明实施例中提供的实现时间间隔测量的系统实施例二，粗编码电路可以包括触发器、计数器以及粗编码器；第一细编码电路、第二细编码电路均可以包括移相器、触发器组、触发器输出汇总单元、状态机以及细编码输出单元；编码转换输出电路可以包括减法器、编码汇总单元。系统中各个部分的作用可以参见上述实施例中的说明，在此不再赘述。
以下再通过一个具体示例，对本发明实施例中提供的实现时间间隔测量的系统实施例进行说明。
参见图9所示，以系统时钟250MHz为例，周期为4ns，移相时钟个数为16，则系统分辨率为250ps，细编码器编码4bits，且1bit代表250ps，粗编码1bit代表4ns，再约定start信号与stop信号间隔时间为8.2ns，假设start信号处于时钟clk0的第十二象限。
首先是粗编码电路工作过程，参见图10所示，在本示例条件下，从图中可以看出，粗编码结果为2’b10。
细编码电路工作过程，参见图11所示，对于Start信号，Q值输出为16’b0000111111110000，再查找状态机可以得到对应的第一细编码结果T1为4’b0100；类似的，对于Stop信号，Q值输出为16’b0000111111110000，再查找状态机可以得到对应的第二细编码结果为T2＝4’b0100。
由于T1>T2，T1-T2＝4’b0001，因此细编码结果为4’b0001，结果粗编码2’b01，最终的编码结果为6’b100001。为了验证编码结果的正确性，可以重新计算一下，编码结果每bit代表250ps，编码结果换算成十进制之后数值为33，乘以250ps＝8.25ns，与本来的8.2ns只相差了0.05ns，即50ps，基本能满足大多数系统的误差要求。
这样，本发明实施例实现时间间隔测量主要由粗编码电路与细编码电路完成，由粗编码电路进行系统时钟周期个数的计数，即测量整个时间间隔的主时间段，由细编码电路完成通过主时钟无法完成的计数，主要依靠移相器产生的各个移相时钟配合完成小于主时钟周期时间段的测量。时间间隔测量系统的硬件主要结构由计数器、触发器、移相器组成，整个结构较为简单；利用硬件中的时钟发生器产生若干个稳定且精度高的移相时钟来测量小于系统周期的时间段，可以使测量结果稳定精确，从而实现简易、稳定且精度高的时间间隔测量。
相应的，参见图12所示，本发明实施例中还提供一种实现时间间隔测量的方法实施例，该方法可以应用于实现时间间隔测量的系统，该系统可以包括：粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路。具体的，该系统可以为上述实施例中提供的实现时间间隔测量的系统实施例。则本方法实施例可以包括以下步骤：
步骤1201：粗编码电路记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数，并将系统时钟的周期个数转换为粗编码结果进行输出。
步骤1202：第一细编码电路中的移相器将系统时钟转换为N个移相时钟；第一细编码电路中的每个触发器输入端接收一个移向时钟、时钟端接收开始信号；第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出。
步骤1203：第二细编码电路中的移相器将系统时钟转换为N个移相时钟；第二细编码电路中的每个触发器输入端接收一个移向时钟、时钟端接收结束信号；第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出。
步骤1204：编码转换输出电路根据粗编码结果、第一细编码结果以及第二细编码结果输出开始信号与结束信号之间的时间间隔测量结果。
在本发明的一些实施例中，本发明实施例中提供的一种实现时间间隔测量的方法还可以包括：
粗编码电路中的第一触发器将开始信号转换为扩宽开始信号；
粗编码电路中的第二触发器将结束信号转换为扩宽接收信号；
则粗编码电路记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数的具体实现可以包括：
粗编码电路记录在检测到扩宽开始信号与检测到扩宽结束信号时间段内系统时钟的周期个数。
在本发明的一些实施例中，第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出的具体实现可以包括：
第一细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
根据保存的触发器组输出汇总结果与细编码结果之间的对应关系，将触发器组输出汇总结果对应的细编码结果作为第一细编码结果进行输出；
第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出，包括：
第二细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
根据保存的触发器组输出汇总结果与细编码结果之间的对应关系，将触发器组输出汇总结果对应的细编码结果作为第二细编码结果进行输出。
在本发明的一些实施例中，编码转换输出电路根据粗编码结果、第一细编码结果以及第二细编码结果输出开始信号与结束信号之间的时间间隔测量结果的具体实现可以包括：
编码转换输出电路计算第一细编码结果与第二细编码结果的差值；
根据差值以及粗编码结果输出开始信号与结束信号之间的时间间隔测量结果。
这样，本发明实施例实现时间间隔测量主要由粗编码电路与细编码电路完成，由粗编码电路进行系统时钟周期个数的计数，即测量整个时间间隔的主时间段，由细编码电路完成通过主时钟无法完成的计数，主要依靠移相器产生的各个移相时钟配合完成小于主时钟周期时间段的测量。时间间隔测量系统的硬件主要结构由计数器、触发器、移相器组成，整个结构较为简单；利用硬件中的时钟发生器产生若干个稳定且精度高的移相时钟来测量小于系统周期的时间段，可以使测量结果稳定精确，从而实现简易、稳定且精度高的时间间隔测量。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统或装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种实现时间间隔测量的系统，其特征在于，所述系统包括：
粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路；所述粗编码电路、所述第一细编码电路以及所述第二细编码电路的输入端与系统时钟相连、输出端与所述编码转换输出电路连接；
所述粗编码电路用于记录在检测到开始信号与检测到结束信号时间段内所述系统时钟的周期个数，并将所述系统时钟的周期个数转换为粗编码结果进行输出；
所述第一细编码电路包括移相器、触发器组以及细编码器，所述移相器用于将所述系统时钟转换为N个移相时钟，所述触发器组包括N个触发器，每个所述触发器的输入端用于接收一个所述移向时钟、时钟端用于接收所述开始信号；所述细编码器用于将所述触发器组输出的触发结果转换为第一细编码结果进行输出；
所述第二细编码电路的内部结构与所述第一细编码电路相同，每个所述触发器的输入端用于接收一个所述移向时钟、时钟端用于接收所述结束信号；所述细编码器用于将所述触发器组输出的触发结果转换为第二细编码结果进行输出；
所述编码转换输出电路用于根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
2.根据权利要求1所述的系统，其特征在于，所述粗编码电路包括：计数器以及粗编码器；所述计数器的输入端接收开始信号、结束信号以及系统时钟，所述计数器的输出端与所述粗编码器相连；
所述计数器用于记录在检测到所述开始信号与检测到所述结束信号时间段内所述系统时钟的周期个数，向所述粗编码器输出所述系统时钟的周期个数并清零；
所述粗编码器用于将所述系统时钟的周期个数转换为粗编码结果进行输出。
3.根据权利要求1所述的系统，其特征在于，所述粗编码电路包括：第一触发器、第二触发器、计数器以及粗编码器；所述第一触发器的输入端接收高电平信号、时钟端接收开始信号、输出端与所述计数器相连；所述第二触发器的输入端接收高电平信号、时钟端接收结束信号、输出端与所述计数器相连；所述计数器的输入端还接收系统时钟，所述计数器的输出端与所述粗编码器、所述第一触发器的清零端以及所述第二触发器的清零端相连；
所述第一触发器用于将所述开始信号转换为扩宽开始信号；
所述第二触发器用于将所述结束信号转换为扩宽接收信号；
所述计数器用于记录在检测到所述扩宽开始信号与检测到所述扩宽结束信号时间段内所述系统时钟的周期个数，向所述粗编码器输出所述系统时钟的周期个数、清零并触发所述第一触发器、所述第二触发器清零；
所述粗编码器用于将所述系统时钟的周期个数转换为粗编码结果进行输出。
4.根据权利要求1所述的系统，其特征在于，所述细编码器包括：触发器组输出汇总单元、状态机以及细编码输出单元；
所述触发器组输出汇总单元用于接收所述触发器组输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
所述状态机用于保存所述触发器组输出汇总结果与细编码结果之间的对应关系；
所述细编码输出单元用于将所述触发器组输出汇总结果对应的细编码结果作为第一细编码结果或者第二细编码结果进行输出。
5.根据权利要求1所述的系统，其特征在于，所述编码转换输出电路包括：减法器、编码汇总单元；所述减法器的输入端与所述第一细编码电路的输出端、所述第二细编码电路的输出端相连；所述减法器的输出端与编码汇总单元的输入端相连；所述粗编码电路的输出端与编码汇总单元的输入端相连；
所述减法器用于计算所述第一细编码结果与所述第二细编码结果的差值；
所述编码汇总单元用于根据所述差值以及所述粗编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
6.根据权利要求1所述的系统，其特征在于，所述移相器为锁相环PLL或者延迟锁相环DLL。
7.一种实现时间间隔测量的方法，其特征在于，所述方法应用于实现时间间隔测量的系统，所述系统包括：粗编码电路、第一细编码电路、第二细编码电路以及编码转换输出电路；所述方法包括：
所述粗编码电路记录在检测到开始信号与检测到结束信号时间段内系统时钟的周期个数，并将所述系统时钟的周期个数转换为粗编码结果进行输出；
所述第一细编码电路中的移相器将所述系统时钟转换为N个移相时钟；所述第一细编码电路中的每个触发器输入端接收一个所述移向时钟、时钟端接收所述开始信号；所述第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出；
所述第二细编码电路中的移相器将所述系统时钟转换为N个移相时钟；所述第二细编码电路中的每个触发器输入端接收一个所述移向时钟、时钟端接收所述结束信号；所述第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出；
所述编码转换输出电路根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
粗编码电路中的第一触发器将所述开始信号转换为扩宽开始信号；
粗编码电路中的第二触发器将所述结束信号转换为扩宽接收信号；
所述粗编码电路记录在检测到开始信号与检测到结束信号时间段内所述系统时钟的周期个数，包括：
所述粗编码电路记录在检测到所述扩宽开始信号与检测到所述扩宽结束信号时间段内所述系统时钟的周期个数。
9.根据权利要求7所述的方法，其特征在于，
所述第一细编码电路中的细编码器将各个触发器输出的触发结果转换为第一细编码结果进行输出，包括：
所述第一细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
根据保存的所述触发器组输出汇总结果与细编码结果之间的对应关系，将所述触发器组输出汇总结果对应的细编码结果作为第一细编码结果进行输出；
所述第二细编码电路中的细编码器将各个触发器输出的触发结果转换为第二细编码结果进行输出，包括：
所述第二细编码电路中的细编码器接收各个触发器输出的N个触发结果，并将N个触发结果按顺序输出为N位的触发器组输出汇总结果；
根据保存的所述触发器组输出汇总结果与细编码结果之间的对应关系，将所述触发器组输出汇总结果对应的细编码结果作为第二细编码结果进行输出。
10.根据权利要求7所述的方法，其特征在于，所述编码转换输出电路根据所述粗编码结果、所述第一细编码结果以及所述第二细编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果，包括：
所述编码转换输出电路计算所述第一细编码结果与所述第二细编码结果的差值；
根据所述差值以及所述粗编码结果输出所述开始信号与所述结束信号之间的时间间隔测量结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410267676.7A CN104035320B (zh) | 2014-06-16 | 2014-06-16 | 一种实现时间间隔测量的系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410267676.7A CN104035320B (zh) | 2014-06-16 | 2014-06-16 | 一种实现时间间隔测量的系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104035320A true CN104035320A (zh) | 2014-09-10 |
| CN104035320B CN104035320B (zh) | 2017-11-03 |
Family
ID=51466132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410267676.7A Active CN104035320B (zh) | 2014-06-16 | 2014-06-16 | 一种实现时间间隔测量的系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104035320B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104216279A (zh) * | 2014-09-23 | 2014-12-17 | 西安宏泰时频技术有限公司 | 一种基于fpga的时间间隔测量装置 |
| CN105871371A (zh) * | 2016-03-25 | 2016-08-17 | 东南大学 | 一种基于锁相环的三段式时间数字转换电路 |
| CN108957121A (zh) * | 2018-07-02 | 2018-12-07 | 北京财智星源科技有限公司 | 一种时频计量设备 |
| CN110321279A (zh) * | 2019-05-21 | 2019-10-11 | 福建联迪商用设备有限公司 | 一种测试扫描时间的方法及终端 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060002239A1 (en) * | 2004-06-30 | 2006-01-05 | Teradyne, Inc. | Precise time measurement apparatus and method |
| CN101520640A (zh) * | 2008-11-08 | 2009-09-02 | 中国工程物理研究院流体物理研究所 | 基于fpga的时间间隔测量仪 |
| US20120230158A1 (en) * | 2011-03-11 | 2012-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Timing Skew Characterization Apparatus and Method |
| CN102736511A (zh) * | 2011-04-06 | 2012-10-17 | 中国科学院高能物理研究所 | 时间测量系统及时间测量方法 |
| CN203275896U (zh) * | 2013-05-07 | 2013-11-06 | 贵州省计量测试院 | 一种低成本亚纳秒级时间间隔检测电路 |
| CN103472712A (zh) * | 2013-09-26 | 2013-12-25 | 中国科学技术大学 | 一种基于fpga的高精度高集成度时间数字转换器及实现方法 |
-
2014
- 2014-06-16 CN CN201410267676.7A patent/CN104035320B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060002239A1 (en) * | 2004-06-30 | 2006-01-05 | Teradyne, Inc. | Precise time measurement apparatus and method |
| CN101520640A (zh) * | 2008-11-08 | 2009-09-02 | 中国工程物理研究院流体物理研究所 | 基于fpga的时间间隔测量仪 |
| US20120230158A1 (en) * | 2011-03-11 | 2012-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Timing Skew Characterization Apparatus and Method |
| CN102736511A (zh) * | 2011-04-06 | 2012-10-17 | 中国科学院高能物理研究所 | 时间测量系统及时间测量方法 |
| CN203275896U (zh) * | 2013-05-07 | 2013-11-06 | 贵州省计量测试院 | 一种低成本亚纳秒级时间间隔检测电路 |
| CN103472712A (zh) * | 2013-09-26 | 2013-12-25 | 中国科学技术大学 | 一种基于fpga的高精度高集成度时间数字转换器及实现方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104216279A (zh) * | 2014-09-23 | 2014-12-17 | 西安宏泰时频技术有限公司 | 一种基于fpga的时间间隔测量装置 |
| CN105871371A (zh) * | 2016-03-25 | 2016-08-17 | 东南大学 | 一种基于锁相环的三段式时间数字转换电路 |
| CN105871371B (zh) * | 2016-03-25 | 2018-08-10 | 东南大学 | 一种基于锁相环的三段式时间数字转换电路 |
| CN108957121A (zh) * | 2018-07-02 | 2018-12-07 | 北京财智星源科技有限公司 | 一种时频计量设备 |
| CN110321279A (zh) * | 2019-05-21 | 2019-10-11 | 福建联迪商用设备有限公司 | 一种测试扫描时间的方法及终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104035320B (zh) | 2017-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104460304B (zh) | 一种具有自动校正功能的高分辨率时间间隔测量装置 | |
| CN101976037B (zh) | 一种多次同步模拟内插的时间间隔测量方法和装置 | |
| US4107600A (en) | Adaptive frequency to digital converter system | |
| CN104035320A (zh) | 一种实现时间间隔测量的系统及方法 | |
| WO2016127357A1 (zh) | 一种基于fpga的时间数字变换器 | |
| CN102736511A (zh) | 时间测量系统及时间测量方法 | |
| CN103698602B (zh) | 一种大动态高精度同步连续频率测量方法 | |
| CN103516367A (zh) | 一种时间数字转换器 | |
| CN109407500B (zh) | 一种基于fpga的时间间隔测量方法 | |
| CN103401557A (zh) | 时间数字转换器和时间间隔测量方法 | |
| CN104320130A (zh) | 一种基于双环dll的三段式高精度时间数字转换方法及其电路 | |
| CN104111601A (zh) | 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 | |
| CN113092858B (zh) | 一种基于时频信息测量的高精度频标比对系统及比对方法 | |
| CN110069009A (zh) | 多通道时间数字转换器和光电探测装置 | |
| CN114460830A (zh) | 一种新型时间数字转换集成电路 | |
| CN105629061A (zh) | 一种基于高稳定度宽基准脉冲的精密频率测量装置 | |
| CN113917830A (zh) | 循环游标延时链电路、时间数字转换器和信号选取方法 | |
| CN108736885A (zh) | 锁相环时钟边沿触发的时钟分相法 | |
| CN101866165B (zh) | 基于现场可编程门阵列的回波飞行时间测量方法 | |
| CN108768388B (zh) | 串联锁相环时钟边沿触发的时钟分相法 | |
| CN114637182B (zh) | 基于fpga进位链的tdc细时间测量系统及方法 | |
| CN102025375B (zh) | 模数转换器及其数字校准电路 | |
| CN108732912A (zh) | 被测信号边沿触发的时钟分相法 | |
| CN113030587A (zh) | 一种交替采样型fpga-adc系统及其交替采样方法、pet系统 | |
| CN103675383A (zh) | 一种量测波形的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 110179 No. 177-1 Innovation Road, Hunnan District, Shenyang City, Liaoning Province Patentee after: Shenyang Neusoft Medical Systems Co.,Ltd. Address before: Hunnan New Century Road 110179 Shenyang city of Liaoning Province, No. 16 Patentee before: SHENYANG NEUSOFT MEDICAL SYSTEMS Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230407 Address after: Room 308, No. 177-2 Chuangxin Road, Hunnan District, Shenyang City, Liaoning Province, 110167 Patentee after: Shenyang Zhihe Medical Technology Co.,Ltd. Address before: 110179 No. 177-1 Innovation Road, Hunnan District, Shenyang City, Liaoning Province Patentee before: Shenyang Neusoft Medical Systems Co.,Ltd. |
|
| TR01 | Transfer of patent right |