TWI540444B - 具有時序校準功能之傳輸流處理器以及時序校準裝置與方法 - Google Patents

具有時序校準功能之傳輸流處理器以及時序校準裝置與方法 Download PDF

Info

Publication number
TWI540444B
TWI540444B TW104124881A TW104124881A TWI540444B TW I540444 B TWI540444 B TW I540444B TW 104124881 A TW104124881 A TW 104124881A TW 104124881 A TW104124881 A TW 104124881A TW I540444 B TWI540444 B TW I540444B
Authority
TW
Taiwan
Prior art keywords
signal
edge
data signals
sampling
clock signal
Prior art date
Application number
TW104124881A
Other languages
English (en)
Other versions
TW201705013A (zh
Inventor
陳耀東
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW104124881A priority Critical patent/TWI540444B/zh
Application granted granted Critical
Publication of TWI540444B publication Critical patent/TWI540444B/zh
Priority to US15/213,550 priority patent/US9924211B2/en
Publication of TW201705013A publication Critical patent/TW201705013A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/60—Network streaming of media packets
    • H04L65/65—Network streaming protocols, e.g. real-time transport protocol [RTP] or real-time control protocol [RTCP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

具有時序校準功能之傳輸流處理器以及時序校準裝置與方法
本發明是關於傳輸流處理器以及時序校準裝置與方法，尤其是關於能校準傳輸流之時序的傳輸流處理器以及時序校準裝置與方法。
一般而言，一訊號處理器於接收訊號時，需依據適當的時脈來取樣訊號，藉此還原訊號的內容。舉例來說，在處理數位視訊廣播(Digital Video Broadcasting,DVB)之傳輸流(Transport Stream,TS)時，一傳輸流處理器會依據該傳輸流中的時脈訊號來取樣該傳輸流中的複數筆資料訊號，以還原該傳輸流的內容，然而，由於該時脈訊號之傳輸路徑與每筆該資料訊號的傳輸路徑不同，因此傳輸流處理器所接收到的時脈訊號與資料訊號可能不同步，使得傳輸流處理器無法正確地取樣資料訊號，造成所還原的內容有誤。
鑑於先前技術之不足，本發明之一目的在於提供傳輸流處理器以及時序校準裝置與方法，以改善先前技術。
本發明揭露一種具有時序校準功能的傳輸流處理器，用以處理一傳輸流，該傳輸流包括一時脈訊號與複數資料訊號，該傳輸流處理器包含：一輸入埠；一校準器；以及一處理單元。所述輸入埠分別經由 複數路徑接收該時脈訊號與該等資料訊號。所述校準器包含：複數取樣電路，用來依據該時脈訊號分別取樣該等資料訊號，以產生複數取樣結果；一控制電路，用以分別依據該等取樣結果是否包含其對應之資料訊號之轉換邊緣，判定該等取樣結果之有效性；以及複數邊緣調整電路，用以於該等取樣結果有效時，分別調整該等資料訊號之轉換邊緣，使調整後之該等資料訊號之轉換邊緣與該時脈訊號之轉換邊緣滿足一預設時序關係。所述處理單元用以自調整後之該等資料訊號中辨識一封包資料之一標頭，並依據該標頭之資訊決定將該封包資料經由一音訊輸出路徑、一影像輸出路徑以及一資料輸出路徑其中之一輸出。
本發明另揭露一種時序校準裝置，能夠應用於前述傳輸流處理器，用來校準一傳輸流之一時脈訊號與一第一訊號之時序關係。該時序校準裝置之一實施例包含：一輸入埠，用來經由一時脈傳輸路徑接收該時脈訊號，並經由一第一路徑接收該第一訊號；以及一校準器。所述校準器包含：一第一取樣電路，用來依據該時脈訊號取樣該第一訊號，藉此產生一第一取樣結果；一控制電路，用來於該第一取樣結果包含該第一訊號之轉換邊緣時判定該第一取樣結果有效；以及一第一邊緣調整電路，用來於該第一取樣結果有效時據以調整該時脈訊號之轉換邊緣與該第一訊號之轉換邊緣的其中之一以滿足一預設時序關係。
本發明相對應地揭露一種時序校準方法，用來校準一傳輸流之一時脈訊號與一第一訊號之時序關係，其一實施例包含下列步驟：經由一時脈傳輸路徑接收該時脈訊號，並經由一第一路徑接收該第一訊號複數個路徑接收一傳輸流，該傳輸流包含一時脈訊號以及複數筆資料訊號，該複數筆資料訊號包含一第一訊號，該時脈訊號是經由一時脈路徑所接收，該第一訊號是經由一第一路徑所接收；以及一校準步驟，用來校準該時脈訊號與該第一訊號之關係。所述校準步驟包含：依據該時脈訊號取樣該第一訊號，藉此產生一第一取樣結果；於該第一取樣結果包含該第一訊號之轉換邊緣時判定該第一取樣結果有效；以及於該第一取樣結果有效 時據以調整該時脈訊號之轉換邊緣與該第一訊號之轉換邊緣的至少其中之一以滿足一預設關係預設時序關係。。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100‧‧‧時序校準裝置
110‧‧‧輸入埠
120‧‧‧校準器
122‧‧‧第一取樣電路
124‧‧‧控制電路
126‧‧‧第一邊緣調整電路
CLK‧‧‧時脈訊號
D1‧‧‧第一訊號
D1_Out‧‧‧校準後的第一訊號
D2‧‧‧第二訊號
S1‧‧‧第一取樣結果
210‧‧‧閂鎖器
D1(0D)‧‧‧無延遲之第一訊號
D1(1D)‧‧‧被延遲一個單位的第一訊號
D1((N-1)D)‧‧‧被延遲(N-1)個單位的第一訊號
310‧‧‧延遲單元
320、SEL‧‧‧選擇控制單元
330‧‧‧多工器
Ctrl_CLK‧‧‧觸發訊號
Shift_Ctrl_Reg‧‧‧邊緣調整訊號
410‧‧‧第二取樣電路
420‧‧‧第二邊緣調整電路
S2‧‧‧第二取樣結果
610‧‧‧第一相位調整電路
710‧‧‧延遲單元
720、SEL‧‧‧選擇控制單元
730‧‧‧多工器
Phase_Ctrl_Reg‧‧‧相位調整訊號
800‧‧‧傳輸流處理器
810‧‧‧輸入埠
820‧‧‧時序校準裝置
830‧‧‧處理單元
832‧‧‧標頭偵測模組
834‧‧‧PID判斷模組
842‧‧‧音訊輸出路徑
844‧‧‧影像輸出路徑
846‧‧‧資料輸出路徑
S910~S920‧‧‧步驟
〔圖1］為本發明之時序校準裝置之一實施例的示意圖；〔圖2〕為圖1之第一取樣電路之一實施例的示意圖；〔圖3〕為圖1之第一邊緣調整電路之一實施例的示意圖；〔圖4〕為圖1之校準器之另一實施例的示意圖；〔圖5〕為圖1之第一邊緣調整電路調整時脈訊號與第一訊號之邊緣關係的一實施例的示意圖；〔圖6〕為圖1之校準器之又一實施例的示意圖；〔圖7〕為圖6之第一相位調整電路之一實施例的示意圖；〔圖8〕為包含圖1之時序校準裝置之傳輸流處理器的一實施例的示意圖；以及〔圖9〕為本發明之時序校準方法之一實施例的示意圖。
本發明揭露了時序校準裝置、傳輸流處理器以及時序校準方法，能夠校準由不同路徑所傳輸之時脈訊號與資料訊號之間的關係。
請參閱圖1，其是本發明之時序校準裝置之一實施例的示意圖，如圖1所示，時序校準裝置100包含：一輸入埠110；與一校準器120。所述輸入埠110例如是複數個接腳(Pin)，用來經由複數個路徑接收一傳輸流(Transport Stream,TS)，該傳輸流例如是數位視訊廣播(Digital Video Broadcasting,DVB)之傳輸流或其它符合MPEG-2規範之傳輸流，包含一時脈訊號CLK以及複數筆資料訊號，該等資料訊號包含 一第一訊號D1與一第二訊號D2，該輸入埠110經由一時脈傳輸路徑接收時脈訊號CLK、經由一第一路徑接收第一訊號D1、以及經由一第二路徑接收第二訊號D2。所述校準器120用來校準時脈訊號CLK與第一訊號D1之關係，並輸出校準後的訊號(例如校準後的第一訊號D1_Out)以供實際取樣或後續調整(例如相位調整)，並可選擇性地用來校準時脈訊號CLK與其它資料訊號(例如第二訊號D2)之關係，校準器120包含：一第一取樣電路122；一控制電路124；以及一第一邊緣調整電路126。
承上所述，第一取樣電路122用來依據時脈訊號CLK取樣第一訊號D1，藉此產生一第一取樣結果S1以供控制電路124分析，第一取樣電路122之一實施例如圖2所示，包含N個閂鎖器210，該N個閂鎖器210按訊號傳輸順序分別用來依據時脈訊號CLK取樣無延遲之第一訊號D1(0D)、被延遲一個單位的第一訊號D1(1D)、...、被延遲(N-1)個單位的第一訊號D1((N-1)D)，藉此產生第一取樣結果S1包含N筆平行輸出之取樣資料，其中N為大於1之整數，數值可由實施者依需求決定，延遲訊號D1(0D)至D1((N-1)D)可由已知或自行設計的延遲電路來產生。所述控制電路124例如為處理器或可執行本實施例所需之邏輯判斷的電路，用來於第一取樣結果S1包含第一訊號D1之轉換邊緣(Transition Edge)(亦即0至1或1至0的準位變化邊緣)時判定第一取樣結果S1有效(有效第一取樣結果S1例如為十個位元之取樣值0000111111或1111000000)，若第一取樣結果S1無效(無效第一取樣結果S1例如為所有取樣值均為1或均為0之結果)，則控制電路124令第一取樣電路122再次取樣第一訊號D1以產生新的第一取樣結果S1，直到第一取樣結果S1有效為止。所述第一邊緣調整電路126用來於第一取樣結果S1有效時調整時脈訊號CLK之轉換邊緣與第一訊號D1之轉換邊緣的其中之一以滿足一預設時序關係。
第一邊緣調整電路126之一實施例如圖3所示，包含M個延遲單元310、M個選擇控制單元320(圖式標號為SEL)與M個多工器330，每個延遲單元310可延遲一個延遲單位，用來依據輸入訊號輸出 延遲一或多個單位的第一訊號D1，所述M個選擇控制單元320用來依據控制電路120之一觸發訊號Ctrl_CLK(其頻率等同於時脈訊號CLK之頻率)與M個邊緣調整訊號Shift_Ctrl_Reg令M個多工器330的每一個輸出未延遲或延遲一或多個單位的第一訊號D1，其中M為大於1之整數(例如M值等於前述之N值)，舉例來說，當M為3，3個邊緣調整訊號Shift_Ctrl_Reg為011，則收到0的第一個多工器330輸出未延遲之第一訊號D1、收到1的第二個多工器330輸出延遲一個單位的第一訊號D1、以及收到1的第三個多工器330輸出延遲二個單位的第一訊號D1做為最終輸出的第一訊號D1_Out以供實際取樣或其它調整(例如相位調整)。在一實施例中，該等延遲單元310亦可用以產生第一取樣電路122所需之延遲訊號D1(0D)至D1((N-1)D)。
承上所述，倘校準器120亦用來校準時脈訊號CLK與第二訊號D2之關係，則校準器120如圖4所示進一步包含：一第二取樣電路410用來依據時脈訊號CLK取樣第二訊號D2以產生一第二取樣結果S2；控制電路124用來於第二取樣結果S2包含第二訊號D2之轉換邊緣時判定第二取樣結果S2有效；以及一第二邊緣調整電路420用來於第二取樣結果S2有效時調整時脈訊號CLK之轉換邊緣與第二訊號D2之轉換邊緣的其中之一以滿足該預設時序關係，並輸出校準後的訊號(例如校準後的第二訊號D2_Out)以供實際取樣或後續調整(例如相位調整)。由於第二取樣電路410與第二邊緣調整電路420分別相同或等效於第一取樣電路122與第一邊緣調整電路126，冗餘及重複之說明在此予以節略。時脈訊號CLK與其它資料訊號之關係的調整可以此類推。
請參閱圖5，其是第一邊緣調整電路126調整時脈訊號CLK與第一訊號D1之邊緣關係的一實施例的示意圖，如圖5所示，於一範圍內(如圖5之虛線所示)，調整前之時脈訊號CLK與第一訊號D1之邊緣不對齊，調整後之時脈訊號CLK與第一訊號D1之邊緣靠近或對齊，此時前述預設時序關係是指二訊號之邊緣靠近或對齊，然此並非實施限 制，實施者可視需求令二訊號之邊緣符合一特定關係即可。本實施例中，考慮到時脈訊號CLK尚需用來取樣其它資料訊號，因此第一邊緣調整電路126優先調整該第一訊號之轉換邊緣，然實施者可視需求決定要調整何者，且能依本發明之揭露內容瞭解如何相對應地調整本發明之實施例。另外，若時脈訊號CLK之上升緣做為取樣資料的依據，則第一邊緣調整電路126將第一訊號D1之轉換邊緣調整至靠近或對齊時脈訊號CLK之下降緣以滿足該預設時序關係(如圖5之虛線箭頭所示)，藉此時脈訊號CLK之上升緣可靠近或對齊第一訊號D1之二準位變化區間的中間，以提高對取樣偏移的容忍度；而若時脈訊號CLK之下降緣做為取樣資料的依據，則第一邊緣調整電路126將調整第一訊號D1之轉換邊緣調整至靠近或對齊時脈訊號CLK之上升緣，但只要實施為可能，實施者可視需求決定調整規則。
請再參閱圖1，控制電路124於第一邊緣調整電路126完成邊緣調整後，可選擇性地進一步依據該等資料訊號來計數一特定數值的出現次數，並於該特定數值的出現次數符合一預設條件時令校準器120停止校準該時脈訊號與該第一訊號之關係，其中該預設條件可選擇性地與頻率相關，例如該預設條件可以是一預定時間內該出現次數介於或不小於一預定範圍。舉例而言，輸入埠110所接收之傳輸流於固定間距就會傳送一同步資訊，此同步資訊為一特定數值，藉由計數同步資訊於一預定時間內該出現次數，即可判斷對該等資料訊號所進行邊緣調整是否正確。
承上所述，若計數值未達到該預設數目(換言之特定數值的出現次數不符合該預設條件)，代表校準未完成，則控制電路124可選擇性地令校準器120調整第一訊號D1之相位，此時校準器120如圖6所示，進一步包含：一第一相位調整電路610，用來於控制電路124的控制下調整第一邊緣調整電路126所輸出之第一訊號D1(後稱D1_Out)之相位，並輸出調整後之第一訊號D1_Out。第一相位調整電路610之一實施例如圖7所示，包含：X個延遲單元710、X個選擇控制單元720(圖式 標號為SEL)與X個多工器730，每該延遲單元710例如是閂鎖器，用來依據時脈訊號CLK輸出延遲一或多個單位的第一訊號D1_Out，所述X個選擇控制單元720用來依據控制電路120之觸發訊號Ctrl_CLK與X個相位調整訊號Phase_Ctrl_Reg令X個多工器730的每一個輸出未延遲或延遲一或多個單位的第一訊號D1_Out，其中X為正整數，舉例來說，當X為3，3個相位調整訊號Phase_Ctrl_Reg為010，則收到0的第一個多工器730輸出未延遲之第一訊號D1_Out(即第一訊號D1_Out未經過任何延遲單元710)、收到1的第二個多工器730輸出延遲一個單位的第一訊號D1_Out(即第一訊號D1_Out經過一個延遲單元710)、以及收到0的第三個多工器730輸出延遲一個單位的第一訊號D1_Out(即第二個多工器730所輸出之第一訊號D1_Out)做為最終輸出的第一訊號D1_Out以供實際取樣或其它調整(例如相位調整)。類似地，於相位調整電路610調整第一訊號D1_Out之相位後，控制電路124可再依據該等資料訊號來計數該特定數值的出現次數，並於該特定數值的出現次數符合該預設條件時令校準器120停止校準時脈訊號CLK與第一訊號D1之關係；或於該特定數值的出現次數不符合該預設條件時令校準器120再次調整第一邊緣調整電路126所輸出之第一訊號D1_Out之相位。
請再參閱圖1，校準器120可進一步包含：一開關(未圖示)，用來依據控制電路124之控制致能與禁能第一取樣電路122。舉例而言，該開關位於時脈訊號CLK之來源與第一取樣電路122之間，當控制電路124令開關導通時，第一取樣電路122方可據以進行取樣；當完成取樣以供校準或完成校準後，控制電路124令開關不導通，藉此禁能第一取樣電路122，此時控制電路124與第一邊緣調整電路126可繼續運作以維持校準效果。另外，控制電路124可依據一預設規則從該等資料訊號中選擇其中之一做為第一訊號D1及/或從其餘的資料訊號中選擇其中之一做為第二訊號D2，類似的訊號選擇可以此類推。
基於前揭時序校準裝置可應用於一傳輸流處理器，本發 明相對應地揭露一種具有時序校準功能之傳輸流處理器，其一實施例如圖8所示。傳輸流例如是來自於一地面數位視訊廣播(Digital Video Broadcasting-Terrestrial,DVB-T)裝置的傳輸流或其它影音傳輸流，傳輸流中包含連續傳送的多個封包，封包的類型包含影像資料封包、音訊資料封包、以及資訊封包(例如字幕、節目資訊等)。每個封包具有一標頭(Header)，標頭內包含封包識別資訊(Packet Identifier(PID))，用以識別封包的類型。傳輸流處理器800包含：一輸入埠810、一校準器820以及一處理單元830。輸入埠810透過複數個訊號路徑來接收傳輸流，所接收之傳輸流包含一路時脈訊號CLK、八路資料訊號D1至D8、一路有效訊號Valid以及一路同步訊號Sync，傳輸流中每個封包的封包資料係分散於資料訊號D1至D8。校準器820包含八個取樣電路、一控制電路、及八個邊緣調整電路。該等取樣電路用來依據時脈訊號分別取樣資料訊號D1至D8，以產生八個取樣結果。控制電路用以分別依據該等取樣結果是否包含其對應之資料訊號之轉換邊緣，判定該等取樣結果之有效性。該等邊緣調整電路用以於該等取樣結果有效時，分別調整該等資料訊號之轉換邊緣，使調整後之該等資料訊號之轉換邊緣與該時脈訊號之轉換邊緣滿足一預設時序關係。校準器820於校準過程中，更可利用傳輸流中同步訊號Sync所對應的特定數值來判斷校準結果是否正確。舉例而言，當有效訊號Valid為1且同步訊號Sync為1時，控制電路可判斷資料訊號D1至D8所載資料是否等於16進位值0x47(即二進位值01000111，在此做為前述特定數值)，若是則增加一計數值，若否則保持計數值不變，在一定時間或訊號週期數內，若計數值達到一預設數目(換言之特定數值的出現次數滿足該預設條件，例如相關頻率(一預定時間內的該出現次數)界於1/189至1/193之間)，代表校準完成，則控制電路令校準器820停止校準。此外，校準器820可進一步包含八個相位調整電路，用來於控制電路的控制下調整經該等邊緣調整電路調整後之資料訊號D1至D8之相位，當該特定數值的出現次數不符合該預設條件時，控制電路令該等相位調整電路對資料 訊號D1至D8進行相位調整。此例中各個取樣電路、控制單元、各個邊緣調整電路及各個相位調整電路之運作、功效與實施變化如前揭實施例所述。當校準器820完成傳輸流的時序校準後，係將校準後的傳輸流輸出至處理單元830。處理單元830包含一標頭偵測模組832及一PID判斷模組834。標頭偵測模組832用以自傳輸流之資料訊號D1至D8中辨識一封包資料之一標頭。實施上，標頭偵測模組832可包含比較器，用於比較資料訊號D1至D8中的資料是否符合已知封包標頭的特定辨識碼或起啟碼，如果比較結果是符合的，即代表找到標頭。當標頭偵測模組832辨識出一封包資料之標頭時，PID判斷模組834即可自標頭內的封包識別資訊(PID)判斷此封包資料的類型。當封包資料為音訊資料時，PID判斷模組834即將封包資料經由一音訊輸出路徑842輸出；當封包資料為影像資料時，PID判斷模組834即將封包資料經由一影像輸出路徑844輸出；當封包資料為資訊資料時，PID判斷模組834即將封包資料經由一資訊輸出路徑846輸出。
除前述之時序校準裝置外，本發明另揭露一種時序校準方法，如圖9所示，該方法之一實施例包含下列步驟：
步驟S910：經由複數個路徑接收一傳輸流，該傳輸流包含一時脈訊號以及複數筆資料訊號，該等資料訊號包含一第一訊號，該時脈訊號是經由一時脈路徑所接收，該第一訊號是經由一第一路徑所接收。本步驟可由圖1之輸入埠110或其等效電路來執行。
步驟S920：一校準步驟，用來校準該時脈訊號與該第一訊號之關係，包含：依據該時脈訊號取樣該第一訊號，藉此產生一第一取樣結果；於該第一取樣結果包含該第一訊號之轉換邊緣時判定該第一取樣結果有效；以及於該第一取樣結果有效時據以調整該時脈訊號之轉換邊緣與該第一訊號之轉換邊緣的其中之一以滿足一預設時序關係。本步驟可由圖1之校準器120或其等效電路來執行。
綜上所述，本發明之時序校準裝置與方法能夠改善因傳 輸路徑不同所導致的時脈訊號與資料訊號不同步的問題，從而避免取樣錯誤等問題。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100‧‧‧時序校準裝置
110‧‧‧輸入埠
120‧‧‧校準器
122‧‧‧第一取樣電路
124‧‧‧控制電路
126‧‧‧第一邊緣調整電路
CLK‧‧‧時脈訊號
D1‧‧‧第一訊號
D1_Out‧‧‧校準後的第一訊號
D2‧‧‧第二訊號
S1‧‧‧第一取樣結果

Claims (17)

  1. 一種具有時序校準功能的傳輸流處理器，處理一傳輸流，該傳輸流包括一時脈訊號與複數資料訊號，其包含：一輸入埠，分別經由複數路徑接收該時脈訊號與該等資料訊號；一校準器，包含：複數取樣電路，依據該時脈訊號分別取樣該等資料訊號，以產生複數取樣結果；一控制電路，分別依據該等取樣結果是否包含其對應之資料訊號之轉換邊緣，判定該等取樣結果之有效性；以及複數邊緣調整電路，於該等取樣結果有效時，分別調整該等資料訊號之轉換邊緣，使調整後之該等資料訊號之轉換邊緣與該時脈訊號之轉換邊緣滿足一預設時序關係；以及一處理單元，自調整後之該等資料訊號中辨識一封包資料之一標頭，並依據該標頭之資訊決定將該封包資料經由一音訊輸出路徑、一影像輸出路徑以及一資料輸出路徑其中之一輸出。
  2. 如申請專利範圍第1項所述之傳輸流處理器，其中該控制電路更依據調整後之該等資料訊號計數一特定數值的出現次數，並於該特定數值的出現次數符合一預設條件時令該校準器停止校準。
  3. 如申請專利範圍第1項所述之傳輸流處理器，其中該校準器進一步包含：複數相位調整電路，於該控制電路的控制下調整該等調整後之該等資料訊號之相位；當該特定數值的出現次數不符合該預設條件時，該控制電路令該等相位調整電路進行相位調整。
  4. 一種時序校準裝置，校準一傳輸流之一時脈訊號與一第一訊號之時序關係，其包含：一輸入埠，經由一時脈傳輸路徑接收該時脈訊號，並經由一第一路徑接收該第一訊號；以及一校準器，包含：一第一取樣電路，依據該時脈訊號取樣該第一訊號，藉此產生一第一取樣結果；一控制電路，於該第一取樣結果包含該第一訊號之轉換邊緣時判定該第一取樣結果有效；以及一第一邊緣調整電路，於該第一取樣結果有效時據以調整該時脈訊號之轉換邊緣與該第一訊號之轉換邊緣的其中之一以滿足一預設時序關係。
  5. 如申請專利範圍第4項所述之時序校準裝置，其中該第一邊緣調整電路於該第一取樣結果有效時調整該第一訊號之轉換邊緣以使其對齊或接近該時脈訊號之轉換邊緣而滿足該預設時序關係。
  6. 如申請專利範圍第4項所述之時序校準裝置，其中該傳輸流包含複數資料訊號，該第一訊號為該等資料訊號其中之一，該控制電路於該第一邊緣調整電路完成邊緣調整後，進一步依據該等資料訊號來計數一特定數值的出現次數，並於該特定數值的出現次數符合一預設條件時令該校準器停止校準該時脈訊號與該第一訊號之關係。
  7. 如申請專利範圍第4項所述之時序校準裝置，其中該傳輸流包含複數資料訊號，該第一訊號為該等資料訊號其中之一，該控制電路於該第一邊緣調整電路完成邊緣調整後，進一步依據該等資料訊號來計數一特定數 值的出現次數，並於該特定數值的出現次數不符合一預設條件時令該校準器調整該第一訊號之相位。
  8. 如申請專利範圍第7項所述之時序校準裝置，其中該校準器進一步包含：一第一相位調整電路，於該控制電路的控制下調整該第一訊號之相位。
  9. 如申請專利範圍第8項所述之時序校準裝置，其中該控制電路於該相位調整電路調整該第一訊號之相位後，進一步依據該等資料訊號來計數特定期數值的出現次數，並於該特定數值的出現次數符合該預設條件時令該校準器停止校準該時脈訊號與該第一訊號之關係。
  10. 如申請專利範圍第4項所述之時序校準裝置，其中該校準器進一步包含：一開關，依據該控制電路之控制致能該第一取樣電路。
  11. 如申請專利範圍第4項所述之時序校準裝置，其中該傳輸流包含複數資料訊號，該第一訊號為該等資料訊號其中之一，該等資料訊號更包含一第二訊號，且該校準器進一步包含：一第二取樣電路，依據該時脈訊號取樣該第二訊號，藉此產生一第二取樣結果；以及一第二邊緣調整電路，於該控制電路判定該第二取樣結果有效時調整該時脈訊號之轉換邊緣與該第二訊號之轉換邊緣的其中之一以滿足該預設時序關係。
  12. 如申請專利範圍第11項所述之時序校準裝置，其中該控制電路依據一預設規則從該等資料訊號中選擇其中之一做為該第一訊號，再從其餘的資料訊號中選擇其中之一做為該第二訊號。
  13. 一種時序校準方法，校準一傳輸流之一時脈訊號與一第一訊號之時序關係，其包含下列步驟：經由一時脈傳輸路徑接收該時脈訊號，並經由一第一路徑接收該第一訊號；依據該時脈訊號取樣該第一訊號，藉此產生一第一取樣結果；於該第一取樣結果包含該第一訊號之轉換邊緣時判定該第一取樣結果有效；以及於該第一取樣結果有效時據以調整該時脈訊號之轉換邊緣與該第一訊號之轉換邊緣的其中之一以滿足一預設時序關係。
  14. 如申請專利範圍第13項所述之時序校準方法，其中調整該時脈訊號之轉換邊緣與該第一訊號之轉換邊緣的其中之一以滿足該預設時序關係之步驟是調整該第一訊號之轉換邊緣，使第一訊號之轉換邊緣對齊或接近該時脈訊號之轉換邊緣。
  15. 如申請專利範圍第13項所述之時序校準方法，其中該傳輸流包含複數資料訊號，該第一訊號為該等資料訊號其中之一，該時序校準方法進一步包含：於調整該時脈訊號之轉換邊緣與該第一訊號之轉換邊緣的其中之一以滿足該預設時序關係之後，依據該等資料訊號來計數一特定數值的出現次數，並於該特定數值的出現次數符合一預設條件時停止校準該時脈訊號與該第一訊號之關係。
  16. 如申請專利範圍第15項所述之時序校準方法，其中當該特定數值的出現次數不符合一預設條件時調整該第一訊號之相位。
  17. 如申請專利範圍第13項所述之時序校準方法，其中該傳輸流包含複數資料訊號，該第一訊號為該等資料訊號其中之一，該等資料訊號包含一第二訊號，且該時序校準方法進一步包含：依據該時脈訊號取樣該第二訊號，藉此產生一第二取樣結果；於該第二取樣結果包含該第二訊號之轉換邊緣時判定該第二取樣結果有效；以及於該第二取樣結果有效時調整該時脈訊號之轉換邊緣與該第二訊號之轉換邊緣的其中之一以滿足該預設時序關係。
TW104124881A 2015-07-31 2015-07-31 具有時序校準功能之傳輸流處理器以及時序校準裝置與方法 TWI540444B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104124881A TWI540444B (zh) 2015-07-31 2015-07-31 具有時序校準功能之傳輸流處理器以及時序校準裝置與方法
US15/213,550 US9924211B2 (en) 2015-07-31 2016-07-19 Transport stream processor capable of timing calibration, and timing calibration device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104124881A TWI540444B (zh) 2015-07-31 2015-07-31 具有時序校準功能之傳輸流處理器以及時序校準裝置與方法

Publications (2)

Publication Number Publication Date
TWI540444B true TWI540444B (zh) 2016-07-01
TW201705013A TW201705013A (zh) 2017-02-01

Family

ID=56997017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124881A TWI540444B (zh) 2015-07-31 2015-07-31 具有時序校準功能之傳輸流處理器以及時序校準裝置與方法

Country Status (2)

Country Link
US (1) US9924211B2 (zh)
TW (1) TWI540444B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118041318A (zh) * 2022-11-07 2024-05-14 长鑫存储技术有限公司 校准电路
CN116027242B (zh) * 2023-01-05 2024-02-13 武汉大学 基于多源gnss的高精度时频校准与同步系统及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US8073647B2 (en) * 2007-07-25 2011-12-06 Redmere Technology Ltd. Self calibrating cable for high definition digital video interface
US8509094B2 (en) * 2007-12-06 2013-08-13 Rambus Inc. Edge-based loss-of-signal detection
US8824612B2 (en) * 2012-04-10 2014-09-02 Micron Technology, Inc. Apparatuses, circuits, and methods for reducing metastability in data synchronization
TWI493877B (zh) * 2012-05-11 2015-07-21 Mstar Semiconductor Inc 時脈信號與資料信號的邊緣對準方法與相關裝置
US8937846B2 (en) * 2013-05-09 2015-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Write level training using dual frequencies in a double data-rate memory device interface

Also Published As

Publication number Publication date
TW201705013A (zh) 2017-02-01
US9924211B2 (en) 2018-03-20
US20170034553A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US7054331B1 (en) Multi-lane receiver de-skewing
US10797686B1 (en) Phase predictor and associated method of use
CN106612452B (zh) 机顶盒音视频同步的方法及装置
KR100707641B1 (ko) 디코더 장치
CN107566889B (zh) 音频流流速误差处理方法、装置、计算机装置及计算机可读存储介质
US8842793B2 (en) Communication circuit and method of adjusting sampling clock signal
TWI540444B (zh) 具有時序校準功能之傳輸流處理器以及時序校準裝置與方法
EP2096839A1 (en) Method and device for measuring bit error rate of tuner
US10057524B2 (en) Image capturing apparatus
JPH11308203A (ja) クロック再生装置
US7154976B2 (en) Frequency controller
CA2912096C (en) Audio signal verification for video/audio production equipment
US7170907B1 (en) Dynamic alignment for data on a parallel bus
US20100058096A1 (en) Signal processing apparatus and method thereof
TWI646794B (zh) 符合數位電視廣播標準之信號接收裝置及其信號處理方法
CN113630640B (zh) 一种媒体设备流量精度分析方法、装置及可读存储介质
CN105306971A (zh) 一种多节目pcr校正系统及方法
JP4747787B2 (ja) 遅延時間差測定方法及び遅延時間差測定装置
Peng et al. Counter-set based PCR jitter correction method for DVB-T system
JP2009171513A (ja) 位相制御装置、位相制御方法、及び位相制御プログラム
JP2008070335A (ja) 時刻較正制御装置及びその方法
CN101257623A (zh) 基于计数器置数的mpeg-2传输流pcr抖动校正方法
JP2023121551A (ja) 映像受信装置、映像生成方法およびプログラム
US8046623B2 (en) Timing recovery apparatus and method thereof
CN110858922A (zh) 数字影音装置的操作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees