CN118041318A - 校准电路 - Google Patents

Abstract

本公开提供一种校准电路，属于集成电路技术领域。该校准电路包括：校准控制电路，用于产生时钟信号和自动校准控制信号，并用于根据所述自动校准控制信号对目标电路的偏移进行自动校准，所述自动校准控制信号基于所述时钟信号产生；校准监测电路，耦接所述校准控制电路，接收所述时钟信号和所述自动校准控制信号，用于基于所述时钟信号监测所述目标电路的输出信号的变化状态，并在所述输出信号发生状态翻转时锁存所述自动校准控制信号，将锁存的所述自动校准控制信号对应的偏移校准值确定为所述目标电路的目标偏移校准值。通过本公开实施例提供的方案，能够降低校准电路的版图面积。

Description

校准电路

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种校准电路。

背景技术

实际应用场景中，由于目标电路(例如数据接收电路)中两边的晶体管可能存在失配(mismatch)的情况，从而导致需要采用校准电路对该目标电路的偏移进行校准，但相关技术中的校准电路存在版图面积较大的问题。

发明内容

本公开的目的在于提供一种校准电路，能够降低校准电路的版图面积。

本公开实施例提供了一种校准电路，该校准电路包括：校准控制电路，用于产生时钟信号和自动校准控制信号，并用于根据所述自动校准控制信号对目标电路的偏移进行自动校准，所述自动校准控制信号基于所述时钟信号产生；校准监测电路，耦接所述校准控制电路，接收所述时钟信号和所述自动校准控制信号，用于基于所述时钟信号监测所述目标电路的输出信号的变化状态，并在所述输出信号发生状态翻转时锁存所述自动校准控制信号，将锁存的所述自动校准控制信号对应的偏移校准值确定为所述目标电路的目标偏移校准值。

在本公开的一些示例性实施例中，所述校准控制电路包括：时钟产生电路，用于产生所述时钟信号；计数电路，耦接所述时钟产生电路，接收所述时钟信号，用于根据所述时钟信号产生计数信号，所述计数信号指示所述时钟信号的计数值；控制信号产生电路，耦接所述计数电路，接收所述计数信号，用于将所述计数信号转换为所述自动校准控制信号。

在本公开的一些示例性实施例中，所述校准监测电路包括n个校准监测子电路，n为大于或等于1的正整数；每个所述校准监测子电路耦接所述校准控制电路，接收所述时钟信号和所述自动校准控制信号。

在本公开的一些示例性实施例中，每个所述校准监测子电路均包括：信号采样电路，分别耦接所述校准控制电路和所述目标电路，接收所述时钟信号和所述目标电路的输出信号，用于基于所述时钟信号对所述目标电路的输出信号进行采样，产生采样脉冲信号；信号监测电路，分别耦接所述校准控制电路和所述信号采样电路，接收所述自动校准控制信号和所述采样脉冲信号，用于根据所述采样脉冲信号监测所述目标电路的输出信号的变化状态，并在所述输出信号发生状态翻转时输出所述自动校准控制信号；锁存电路，耦接所述信号监测电路，用于锁存所述信号监测电路输出的所述自动校准控制信号，将锁存的所述自动校准控制信号对应的偏移校准值确定为所述目标电路的目标偏移校准值。

在本公开的一些示例性实施例中，所述校准控制电路，还用于根据所述自动校准控制信号对每个所述目标电路的偏移进行m次自动校准，m为大于或等于1的正整数；所述信号监测电路，还用于对每次自动校准过程中所述目标电路的输出信号的变化状态进行监测，并在每次所述输出信号发生状态翻转时输出对应的所述自动校准控制信号。

在本公开的一些示例性实施例中，当所述自动校准控制信号对应的偏移校准值从大到小变化时，所述信号监测电路输出使得所述输出信号从第一电平状态转换为第二电平状态的所述自动校准控制信号；当所述自动校准控制信号对应的偏移校准值从小到大变化时，所述信号监测电路输出使得所述输出信号从所述第二电平状态转换为所述第一电平状态的所述自动校准控制信号。

在本公开的一些示例性实施例中，每个所述校准监测子电路还包括：第一运算电路，分别耦接所述信号监测电路和所述锁存电路，用于对所述m次自动校准中所述信号监测电路输出的m个所述自动校准控制信号计算平均值，并将所述平均值输出至所述锁存电路进行锁存。

在本公开的一些示例性实施例中，每个所述校准监测子电路还包括：第二运算电路，分别耦接所述信号监测电路和所述锁存电路，用于从所述m次自动校准中所述信号监测电路输出的m个所述自动校准控制信号中选择出现频次最高的自动校准控制信号，输出至所述锁存电路进行锁存。

在本公开的一些示例性实施例中，所述自动校准控制信号为N位二进制数据，N为大于或等于1的正整数；所述信号监测电路包括：第一触发器至第N触发器，其中：第i触发器，耦接所述校准控制电路，接收所述自动校准控制信号中的第i位和所述采样脉冲信号，用于根据所述自动校准控制信号中的第i位和所述采样脉冲信号确定使得所述输出信号发生状态翻转的所述自动校准控制信号，i为大于或等于1且小于或等于N的正整数。

在本公开的一些示例性实施例中，第一触发器至第N触发器均为D触发器。

在本公开的一些示例性实施例中，所述信号采样电路包括：第N+1触发器，接收所述输出信号和所述时钟信号，用于根据所述时钟信号对所述输出信号进行采样产生第一采样数据，N为大于或等于1的正整数；反相器，接收所述时钟信号，用于根据所述时钟信号产生互补时钟信号；第N+2触发器，耦接所述反相器，接收所述输出信号和所述互补时钟信号，用于根据所述互补时钟信号对所述输出信号进行采样产生第二采样数据；异或门，分别耦接所述第N+1触发器和所述第N+2触发器，接收所述第一采样数据和所述第二采样数据，用于根据所述第一采样数据和所述第二采样数据产生所述采样脉冲信号。

在本公开的一些示例性实施例中，所述第N+1触发器和所述第N+2触发器均为D触发器。

在本公开的一些示例性实施例中，所述目标电路为数据接收电路，所述输出信号包括第一相位输出信号、第二相位输出信号、第三相位输出信号和第四相位输出信号；每个所述校准监测子电路还包括：选择电路，耦接所述目标电路和所述信号采样电路，接收所述第一相位输出信号、所述第二相位输出信号、所述第三相位输出信号和所述第四相位输出信号，用于依次选择所述第一相位输出信号、所述第二相位输出信号、所述第三相位输出信号或所述第四相位输出信号之一发送至所述信号采样电路，以依次针对每个相位输出信号完成所述目标电路的偏移校准，并锁存每个相位输出信号对应的目标偏移校准值。

在本公开的一些示例性实施例中，所述锁存电路包括：第一锁存电路，用于锁存所述第一相位输出信号对应的所述目标偏移校准值；第二锁存电路，用于锁存所述第二相位输出信号对应的所述目标偏移校准值；第三锁存电路，用于锁存所述第三相位输出信号对应的所述目标偏移校准值；第四锁存电路，用于锁存所述第四相位输出信号对应的所述目标偏移校准值。

在本公开的一些示例性实施例中，所述目标电路根据所述自动校准控制信号控制校准模块中对应校准器件的开关。

附图说明

图1是本公开一示例性实施例中的校准电路的示意图。

图2是本公开一示例性实施例中的校准控制电路的示意图。

图3是本公开另一示例性实施例中的校准电路的示意图。

图4是本公开一示例性实施例中的校准监测子电路的示意图。

图5是本公开另一示例性实施例中的校准监测子电路的示意图。

图6是本公开又一示例性实施例中的校准监测子电路的示意图。

图7是本公开再一示例性实施例中的校准监测子电路的示意图。

图8是本公开再一示例性实施例中的校准监测子电路的示意图。

图9是本公开一示例性实施例中的信号监测电路的示意图。

图10是本公开一示例性实施例中的信号采样电路的示意图。

图11是基于图10所示的信号采样电路的时序图。

图12是本公开一示例性实施例中的目标电路的示意图。

图13是本公开一示例性实施例中的校准模块控制端信号产生电路的示意图。

图14是本公开另一示例性实施例中的校准电路的示意图。

图15是本公开一示例性实施例中的控制信号产生电路的示意图。

图16是本公开另一示例性实施例中的控制信号产生电路的示意图。

图17是本公开又一示例性实施例中的控制信号产生电路的示意图。

具体实施方式

下面结合附图对本公开实施方式提供的校准电路进行举例说明。

图1是本公开一示例性实施例中的校准电路的示意图。

如图1所示，本公开实施例提供的校准电路100可以包括校准控制电路110和校准监测电路120。

校准控制电路110可以用于产生时钟信号OscClk和自动校准控制信号Con，并可以用于根据校准控制电路110输出的自动校准控制信号Con对目标电路130的偏移进行自动校准，自动校准控制信号Con可以基于时钟信号OscClk产生。

本公开实施例中的目标电路是指需要进行偏移校准的电路，例如可以是数据接收电路，但本公开并不限定于此，例如还可以是ODT(On-Die Termination，DRAM(DynamicRandom Access Memory，动态随机存取存储器)芯片上的终结电阻)电路或其它任意需要进行偏移校准的电路，在下面的实施例中均以待校准的目标电路为数据接收电路进行举例说明。

校准监测电路120可以耦接校准控制电路110，可以接收时钟信号OscClk和自动校准控制信号Con，可以用于基于时钟信号OscClk监测目标电路130的输出信号Din的变化状态，并在输出信号Din发生状态翻转时锁存所述自动校准控制信号Con，将锁存的自动校准控制信号Con(在图1中表示为Con’)对应的偏移校准值确定为目标电路130的目标偏移校准值。

本公开实施例中目标电路的输出信号Din发生状态翻转(toggle)是指输出信号Din从第一电平状态转换为第二电平状态，或者从第二电平状态转换为第一电平状态，第一电平状态例如可以为高电平，第二电平状态例如可以为低电平，反之也可以，本公开对此不做限定。

本公开实施例提供的校准电路，通过将校准控制电路输出的自动校准控制信号作为校准监测电路的输入，来实现对待校准的目标电路的偏移进行自动校准，不再需要在校准监测电路中设置控制信号产生电路来转换获得输入至目标电路的偏移校准值，从而可以减小校准电路的版图面积。

图2是本公开一示例性实施例中的校准控制电路的示意图。

如图2所示，本公开实施例中的校准控制电路110可以进一步包括时钟产生电路111、计数电路112以及控制信号产生电路113。

时钟产生电路111可以用于产生时钟信号OscClk。本公开实施例中，时钟产生电路111可以采用任意能够实现产生时钟信号OscClk功能的电路，例如下面以时钟产生电路采用晶振(oscillator，简写为Osc)进行举例说明，但本公开并不限定于此。

计数电路112可以耦接时钟产生电路111，可以接收时钟信号OscClk，可以用于根据时钟信号OscClk产生计数信号Cnt，计数信号Cnt可以指示时钟信号OscClk的计数值。

控制信号产生电路113可以耦接计数电路112，可以接收计数信号Cnt，可以用于将计数信号Cnt转换为自动校准控制信号Con。

本公开实施例提供的校准电路，当时钟信号OscClk的计数值不同时，产生的自动校准控制信号Con不同，即自动校准控制信号Con与时钟信号的计数值OscClk一一对应，针对不同的目标电路，可以设计不同的控制信号产生电路实现计数信号与自动校准控制信号之间不同的对应关系，以满足不同目标电路的偏移校准需求。当将该校准控制电路输出的自动校准控制信号输入至校准监测电路时，可以实现对待校准的目标电路的偏移进行自动校准，且不再需要在校准监测电路中设置控制信号产生电路来转换获得输入至目标电路的偏移校准值，可以减小校准电路的版图面积。

在示例性实施例中，校准监测电路可以包括n个校准监测子电路，n可以为大于或等于1的正整数。每个校准监测子电路可以耦接校准控制电路，可以接收时钟信号和自动校准控制信号。

如图3所示，本公开实施例提供的校准电路300可以包括校准控制电路110和校准监测电路，其中校准监测电路可以进一步包括n个校准监测子电路，例如图3中所示的校准监测子电路120-1、校准监测子电路120-2、校准监测子电路120-3、…以及校准监测子电路120-n。校准监测子电路120-1、校准监测子电路120-2、校准监测子电路120-3、…以及校准监测子电路120-n分别耦接校准控制电路110，分别接收校准控制电路110输出的时钟信号OscClk和自动校准控制信号Con，并可以分别基于接收到的时钟信号OscClk监测各个校准监测子电路对应的目标电路的输出信号的变化状态，并在对应的目标电路的输出信号发生状态翻转时锁存对应的自动校准控制信号，例如图3中所示的Con-1’、Con-2’、Con-3’、…或者Con-n’，将锁存的对应的自动校准控制信号Con-1’、Con-2’、Con-3’、…或者Con-n’对应的偏移校准值确定为对应的目标电路130-1、130-2、130-3、…130-n的目标偏移校准值。

本公开实施例中，n的取值可以根据待校准的目标电路的数量来确定的，每个校准监测子电路对应一个待校准的目标电路，在下面的举例说明中均以n＝4进行举例说明，但本公开并不限定于此。

下图12中的RocCnt可以表示1个校准控制电路，DqRoc可以表示校准监测电路中的任意一个校准监测子电路，例如在DCPNA上每一个DqByte中包含八个DqPad，每一个DqPad中都有DqRoc电路，当n＝4时，1个RocCnt中的控制信号产生电路输出的自动校准控制信号可以同时或依次校准4个DqPad中的目标电路，即可同时或依次控制4个DqPad中的DqRoc电路同时或依次进行校准监测，即1个RocCnt中的控制信号产生电路输出的自动校准控制信号可以控制4个DqRoc电路，每4个DqRoc电路可以共用同一个RocCnt中的控制信号产生电路，而不用在每个DqRoc电路中设置对应目标电路的控制信号产生电路，因此可以节省4个DqRoc电路在DqPad上的面积，而且通过1个RocCnt可以同时或依次完成4个DqRoc中目标电路的校准。一个DqByte中可以有2个RocCnt电路。

但本公开并不限定于此，在其它实施例中，例如n还可以取值为8，此时1个RocCnt可以控制8个DqPad中的DqRoc电路，由此可以进一步降低8个DqRoc电路在DqPad上的面积。n的取值可以在所节省的电路版图面积和校准控制电路的负载(loading)之间进行适当的平衡。

本公开实施例提供的校准电路，通过1个校准控制电路可以同时为n个校准监测子电路提供自动校准控制信号，该自动校准控制信号是对计数电路输出的计数信号进行转换产生的，由此可以实现该校准控制电路同时或依次对n个待校准的目标电路进行偏移的自动校准，一方面可以提高校准效率，降低校准电路的复杂度；另一方面，当n为大于1的正整数时，多个校准监测子电路可以共用同一个校准控制电路，由此可以进一步减小校准电路的版图面积。

在示例性实施例中，每个校准监测子电路均可以包括：信号采样电路，可以分别耦接校准控制电路和目标电路，可以接收时钟信号和目标电路的输出信号，可以用于基于时钟信号对目标电路的输出信号进行采样，产生采样脉冲信号；信号监测电路，可以分别耦接校准控制电路和信号采样电路，可以接收自动校准控制信号和采样脉冲信号，可以用于根据采样脉冲信号监测目标电路的输出信号的变化状态，并在输出信号发生状态翻转时输出自动校准控制信号(需要说明的是，这里的自动校准控制信号是指对应的校准监测子电路当前从校准控制电路接收到的自动校准控制信号，自动校准控制信号是会随着时钟信号进行变化的)；锁存电路，可以耦接信号监测电路，可以用于锁存信号监测电路输出的自动校准控制信号，将锁存的自动校准控制信号对应的偏移校准值确定为目标电路的目标偏移校准值。

图4中以图3实施例的校准监测子电路120-1进行举例说明，其它的校准监测子电路可以参照图4实施例中的校准监测子电路120-1。校准监测子电路120-1可以包括信号采样电路120-11、信号监测电路120-12以及锁存电路120-13。

其中，信号采样电路120-11可以分别耦接目标电路130和校准控制电路140，并分别接收目标电路130的输出信号Din和校准控制电路140输出的时钟信号OscClk，信号采样电路120-11可以用于根据接收到的时钟信号OscClk对目标电路130的输出信号Din进行采样，产生采样脉冲信号Pul。

可以理解的是，目标电路130接收控制信号产生电路113输出的随时钟信号OscClk变化的自动校准控制信号Con，目标电路在不同时刻对应不同的自动校准控制信号Con，因此目标电路130的输出信号Din会在自动校准控制信号Con达到校准要求时发生变化，即输出信号Din会随时钟信号OscClk发生变化，根据时钟信号OscClk采样到的目标电路130的输出信号Din也会在自动校准控制信号Con达到校准要求时发生变化。

信号监测电路120-12可以分别耦接校准控制电路110和信号采样电路120-11，可以分别接收校准控制电路110输出的自动校准控制信号Con和信号采样电路120-11输出的采样脉冲信号Pul，信号监测电路120-12可以用于根据采样脉冲信号Pul监测目标电路130的输出信号Din的变化状态，并在目标电路130的输出信号Din发生状态翻转时输出校准控制电路110的自动校准控制信号Con。

锁存电路120-13可以耦接信号监测电路120-12，锁存电路120-1可以用于锁存信号监测电路120-12输出的自动校准控制信号Con(即图4中所示的Con-1’，Con-1’为目标电路130的输出信号Din发生状态翻转时接收的自动校准控制信号)，将锁存的自动校准控制信号Con-1’对应的偏移校准值确定为目标电路130的目标偏移校准值。

本公开实施例提供的校准电路，每个校准监测子电路中的信号监测电路均采用校准控制电路输出的自动校准控制信号，由此使得校准监测子电路中的锁存电路可以锁存在目标电路的输出信号发生状态翻转时的自动校准控制信号，而不再需要在信号监测电路和锁存电路之间设置控制信号产生电路(因为已在校准控制电路中完成用于校准目标电路的自动校准控制信号的生成，校准监测子电路可直接锁存，无需进行数据转换)，当1个校准监测电路中包括多个(2个或2个以上)校准监测子电路时，可以减小校准电路的版图面积。

在示例性实施例中，所述校准控制电路还可以用于根据自动校准控制信号Con对每个目标电路的偏移进行m次自动校准，m可以为大于或等于1的正整数。

在示例性实施例中，当自动校准控制信号Con对应的偏移校准值从大到小变化时，所述信号监测电路输出使得输出信号Din从第一电平状态转换为第二电平状态的自动校准控制信号Con’。当自动校准控制信号Con对应的偏移校准值从小到大变化时，所述信号监测电路输出使得输出信号从第二电平状态转换为第一电平状态的自动校准控制信号Con’。

本公开实施例中，将校准控制电路对每个目标电路的偏移进行1次自动校准(即利用所有偏移校准值对目标电路进行一次校准)称之为1次shmoo，校准控制电路可以对每个目标电路的偏移进行1次shmoo、2次shmoo或者多次(2次以上)shmoo，每次shmoo时的自动校准控制信号可以都是一致的顺序，例如按照对应的偏移校准值从大到小或从小到大的变化，或者也可以是不一致的顺序，例如按照对应的偏移校准值从大到小和从小到大的变化都有。

在示例性实施例中，每个校准监测子电路还可以包括：第一运算电路，可以分别耦接信号监测电路和锁存电路，可以用于对m次自动校准中信号监测电路输出的m个自动校准控制信号计算平均值，并将平均值输出至锁存电路进行锁存。

本公开实施例中，第一运算电路可以采用任意能够实现对m次自动校准中信号监测电路输出的m个自动校准控制信号求平均值功能的电路，例如第一运算电路中可以包括全加器，但本公开并不限定于此，在下面的实施例中以全加器进行举例说明。

例如，该全加器可以对上述信号监测电路输出的使得输出信号Din从第一电平状态转换为第二电平状态的自动校准控制信号Con’，和/或信号监测电路输出的使得输出信号从第二电平状态转换为第一电平状态的自动校准控制信号Con’(共m个自动校准控制信号Con’)求平均值，将该平均值锁存至锁存电路中。

图5中还是以上述图3实施例的校准监测子电路120-1进行举例说明，其它的校准监测子电路可以参照图5实施例中的校准监测子电路120-1。在图5实施例中，校准监测子电路120-1可以包括信号采样电路120-11、信号监测电路120-12、第一运算电路120-14以及锁存电路120-13。

其中，信号采样电路120-11可以分别耦接目标电路130和校准控制电路140，并分别接收目标电路130的输出信号Din和校准控制电路140输出的时钟信号OscClk，信号采样电路120-11可以用于根据接收到的时钟信号OscClk对目标电路130的输出信号Din进行采样，产生采样脉冲信号Pul。

信号监测电路120-12可以分别耦接校准控制电路110和信号采样电路120-11，可以分别接收校准控制电路110输出的自动校准控制信号Con和信号采样电路120-11输出的采样脉冲信号Pul，信号监测电路120-12可以用于根据采样脉冲信号Pul监测目标电路130的输出信号Din的变化状态，并在目标电路130的输出信号Din发生状态翻转时输出校准控制电路110的自动校准控制信号Con(图5中表示为Con-1)。

第一运算电路120-14可以分别耦接信号监测电路120-12和锁存电路120-13，接收信号监测电路120-12输出的自动校准控制信号Con-1，可以用于对接收到的m个所述自动校准控制信号Con-1计算平均值Con-1’，并将所述平均值Con-1’输出至锁存电路120-13进行锁存，将锁存的自动校准控制信号Con-1’对应的偏移校准值确定为目标电路130的目标偏移校准值。

可以理解的是，当m＝1时，即进行1次shmoo时可以无需全加器，直接锁存在输出信号发生状态翻转时的自动校准控制信号；m的值越大，校准次数越多，获得目标偏移校准值也越准确，但第一运算电路占用的面积和校准消耗的时间也越大。

本公开实施例提供的校准电路，校准控制电路还可以根据自动校准控制信号对每个目标电路的偏移进行m次自动校准，由此使得每个校准监测子电路可以接收到m个自动校准控制信号，每个校准监测子电路可以通过增设第一运算电路来实现对接收到的m个自动校准控制信号计算平均值，并将平均值输出至锁存电路进行锁存，由此可以进一步提高校准的准确性。

在示例性实施例中，每个所述校准监测子电路还可以包括：第二运算电路，可以分别耦接信号监测电路和锁存电路，可以用于从m次自动校准中信号监测电路输出的m个自动校准控制信号中选择出现频次最高的自动校准控制信号，输出至锁存电路进行锁存。

图6中还是以上述图3实施例的校准监测子电路120-1进行举例说明，其它的校准监测子电路可以参照图6实施例中的校准监测子电路120-1。在图6实施例中，校准监测子电路120-1可以包括信号采样电路120-11、信号监测电路120-12、第二运算电路120-15以及锁存电路120-13。

其中，信号采样电路120-11可以分别耦接目标电路130和校准控制电路140，并分别接收目标电路130的输出信号Din和校准控制电路140输出的时钟信号OscClk，信号采样电路120-11可以用于根据接收到的时钟信号OscClk对目标电路130的输出信号Din进行采样，产生采样脉冲信号Pul。

信号监测电路120-12可以分别耦接校准控制电路110和信号采样电路120-11，可以分别接收校准控制电路110输出的自动校准控制信号Con和信号采样电路120-11输出的采样脉冲信号Pul，信号监测电路120-12可以用于根据采样脉冲信号Pul监测目标电路130的输出信号Din的变化状态，并在目标电路130的输出信号Din发生状态翻转时输出校准控制电路110的自动校准控制信号Con(图6中表示为Con-1)。

第二运算电路120-15可以分别耦接信号监测电路120-12和锁存电路120-13，接收信号监测电路120-12输出的自动校准控制信号Con-1，可以用于从接收到的m个所述自动校准控制信号Con-1中选择出现频次最高的自动校准控制信号Con-1’，输出至所述锁存电路进行锁存，将锁存的自动校准控制信号Con-1’对应的偏移校准值确定为目标电路130的目标偏移校准值。

本公开实施例提供的校准电路，校准控制电路还可以根据自动校准控制信号对每个目标电路的偏移进行m次自动校准，由此使得每个校准监测子电路可以接收到m个自动校准控制信号，每个校准监测子电路可以通过增设第二运算电路，来实现从接收到的m个自动校准控制信号选择出现频次最高的自动校准控制信号锁存至锁存电路，由此可以进一步提高校准的准确性。

在示例性实施例中，目标电路可以为数据接收电路，输出信号可以包括第一相位输出信号、第二相位输出信号、第三相位输出信号和第四相位输出信号。每个校准监测子电路还可以包括：选择电路，可以分别耦接目标电路和信号采样电路，可以接收第一相位输出信号、第二相位输出信号、第三相位输出信号和第四相位输出信号，可以用于依次选择第一相位输出信号、第二相位输出信号、第三相位输出信号或第四相位输出信号之一发送至信号采样电路，以依次针对每个相位输出信号完成目标电路的偏移校准，并锁存每个相位输出信号对应的目标偏移校准值。

图7中还是以图3实施例的校准监测子电路120-1进行举例说明，其它的校准监测子电路可以参照图7实施例中的校准监测子电路120-1。如图7所示，校准监测子电路120-1可以包括选择电路120-16、信号采样电路120-11、信号监测电路120-12以及锁存电路120-13。

其中，选择电路120-16可以分别耦接目标电路130和信号采样电路120-11，这里假设目标电路130为数据接收电路，该数据接收电路可以分别输出第一相位输出信号DinOr、第二相位输出信号DinOf、第三相位输出信号DinEr和第四相位输出信号DinEf，选择电路120-16分别接收数据接收电路输出的第一相位输出信号DinOr、第二相位输出信号DinOf、第三相位输出信号DinEr和第四相位输出信号DinEf，并依次从第一相位输出信号DinOr、第二相位输出信号DinOf、第三相位输出信号DinEr、第四相位输出信号DinEf中选择其中的一个相位输出信号作为目标电路130在相应时刻输入至信号采样电路120-11的输出信号Din，例如在第一时刻t1选择DinOr作为Din输入至信号采样电路120-11，在第二时刻t2选择DinOf作为Din输入至信号采样电路120-11，在第三时刻t3选择DinEr作为Din输入至信号采样电路120-11，在第四时刻t4选择DinEf作为Din输入至信号采样电路120-11，在第五时刻t5选择DinOr作为Din输入至信号采样电路120-11，在第六时刻t6选择DinOf作为Din输入至信号采样电路120-11，在第七时刻t7选择DinEr作为Din输入至信号采样电路120-11，在第八时刻t8选择DinEf作为Din输入至信号采样电路120-11，……，依序循环执行。

图7实施例中关于信号采样电路120-11、信号监测电路120-12和锁存电路120-13的描述可以参照上述其它实施例。

本公开实施例提供的校准电路，待校准的1个目标电路可以输出4个具有不同相位的相位输出信号，通过在每个校准监测子电路中增设选择电路，可以实现依次对该目标电路输出的4个相位输出信号进行自动校准，由此可以简化校准过程，提高校准效率。

在示例性实施例中，锁存电路可以包括：第一锁存电路，可以用于锁存第一相位输出信号对应的目标偏移校准值；第二锁存电路，可以用于锁存第二相位输出信号对应的目标偏移校准值；第三锁存电路，可以用于锁存第三相位输出信号对应的目标偏移校准值；第四锁存电路，可以用于锁存第四相位输出信号对应的目标偏移校准值。

图8中还是以图7实施例的校准监测子电路120-1进行举例说明，其它的校准监测子电路可以参照图8实施例中的校准监测子电路120-1。如图8所示，在图7实施例的基础上，当校准监测子电路120-1进一步还包括选择电路120-16，且目标电路130为数据接收电路，该数据接收电路可以分别输出第一相位输出信号DinOr、第二相位输出信号DinOf、第三相位输出信号DinEr和第四相位输出信号DinEf时，锁存电路可以包括第一锁存电路120-131、第二锁存电路120-132、第三锁存电路120-133和第四锁存电路120-134。

其中，第一锁存电路120-131可以用于锁存第一相位输出信号DinOr对应的所述目标偏移校准值。第二锁存电路120-132可以用于锁存第二相位输出信号DinOf对应的所述目标偏移校准值。第三锁存电路120-133可以用于锁存第三相位输出信号DinEr对应的所述目标偏移校准值。第四锁存电路120-134可以用于锁存第四相位输出信号DinEf对应的所述目标偏移校准值。

可以理解的是，图7和图8实施例中虽然以目标电路输出4个相位输出信号进行举例说明，但本公开并不限定于此，目标电路可以输出k个相位输出信号，k可以为大于或等于1的正整数，当目标电路输出k个相位输出信号时，选择电路可以依次从这k个相位输出信号中选择一个相位输出信号输入至信号采样电路，且锁存电路对应的可以包括第一锁存电路至第k锁存电路，第k个锁存电路用于锁存第k个相位输出信号对应的目标偏移校准值。

本公开实施例提供的校准电路，当待校准的1个目标电路可以输出k个具有不同相位的相位输出信号时，通过在每个校准监测子电路中的锁存电路中设置对应的第一至第k锁存电路，以用于分别锁存对应的相位输出信号发生状态翻转时的自动校准控制信号，从而能够实现对该目标电路的k个不同相位的相位输出信号的偏移的自动校准，由此可以简化校准过程，提高校准效率。

在示例性实施例中，自动校准控制信号可以为N位二进制数据，N可以为大于或等于1的正整数。信号监测电路可以包括：第一触发器至第N触发器，其中：第i触发器，可以耦接校准控制电路，可以接收自动校准控制信号中的第i位和采样脉冲信号，可以用于根据自动校准控制信号中的第i位和采样脉冲信号确定使得输出信号发生状态翻转的所述自动校准控制信号，i为大于或等于1且小于或等于N的正整数。

本公开实施例中，N的取值可以根据shmoo中目标电路对应的自动校准控制信号的取值数量或者目标电路对应可调的偏移校准值的数量来设置，例如当shmoo中自动校准控制信号的取值数量为8个，则N可以取值为3；再例如当shmoo中自动校准控制信号的取值数量为16个，则N可以取值为4；等等，其它取值以此类推。在下面的举例说明中以N＝3进行举例说明，但本公开并不限定于此。

图9实施例中以校准监测子电路120-1中的信号监测电路120-12进行举例说明，其它校准监测子电路中的信号监测电路可以参照图9实施例。如图9所示，信号监测电路120-12可以包括第一触发器D1、第二触发器D2、…以及第N触发器DN，且校准控制电路110输出的自动校准控制信号包括N位二进制数据，分别表示为Con<0>，Con<1>，…，Con<N-1>。

其中，第一触发器D1可以分别耦接校准控制电路110和信号采样电路，可以分别接收校准控制电路110输出的自动校准控制信号中的第1位Con<0>和信号采样电路输出的采样脉冲信号Pul，第一触发器D1可以用于根据Con<0>和Pul确定使得目标电路的输出信号Din发生状态翻转的自动校准控制信号中的第1位Con<0>’。具体地，目标电路的输出信号Din发生状态翻转时，采样到的Pul信号也会发生翻转，即Pul信号产生电平跳变沿，触发第一触发器D1输出当前的自动校准控制信号的数据。

第二触发器D2可以分别耦接校准控制电路110和信号采样电路，可以分别接收校准控制电路110输出的自动校准控制信号中的第2位Con<1>和信号采样电路输出的采样脉冲信号Pul，第一触发器D2可以用于根据Con<1>和Pul确定使得目标电路的输出信号Din发生状态翻转的自动校准控制信号中的第2位Con<1>’。

第N触发器DN可以分别耦接校准控制电路110和信号采样电路，可以分别接收校准控制电路110输出的自动校准控制信号中的第N位Con<N-1>和信号采样电路输出的采样脉冲信号Pul，第一触发器D1可以用于根据Con<N-1>和Pul确定使得目标电路的输出信号Din发生状态翻转的自动校准控制信号中的第N位Con<N-1>’。

需要说明的是，本公开实施例中的第一至第N触发器可以采用任意能够实现确定目标电路的输出信号发生状态翻转的自动校准控制信号功能的触发器，本公开对触发器的类型不做限定，在下面的实施例中均以D触发器进行举例说明，但本公开并不限定于此。

本公开实施例提供的校准电路，当自动校准控制信号用N位二进制数据表示时，每个校准监测子电路中的信号监测电路可以包括N个触发器来，以此来确定使得对应的目标电路的输出信号发生状态翻转的自动校准控制信号中的第N位。

在示例性实施例中，信号采样电路可以包括：第N+1触发器，可以接收输出信号和时钟信号，可以用于根据时钟信号对输出信号进行采样产生第一采样数据，N可以为大于或等于1的正整数；反相器，可以接收时钟信号，可以用于根据时钟信号产生互补时钟信号；第N+2触发器，可以耦接反相器，可以接收输出信号和互补时钟信号，可以用于根据互补时钟信号对输出信号进行采样产生第二采样数据；异或门，可以分别耦接第N+1触发器和第N+2触发器，可以接收第一采样数据和第二采样数据，可以用于根据第一采样数据和第二采样数据产生采样脉冲信号。

图10实施例中以校准监测子电路120-1中的信号采样电路120-11进行举例说明，其它校准监测子电路中的信号采样电路可以参照图10实施例。如图10所示，信号采样电路120-11可以包括反相器120-111、第N+1触发器D(N+1)、第N+2触发器D(N+2)以及异或门120-112。

其中，第N+1触发器D(N+1)可以接收目标电路的输出信号Din和时钟信号OscClk，第N+1触发器D(N+1)可以用于根据时钟信号OscClk对目标电路的输出信号Din进行采样产生第一采样数据Samp1。反相器120-111可以接收时钟信号OscClk，可以用于根据时钟信号OscClk产生互补时钟信号/OscClk，即时钟信号OscClk和互补时钟信号/OscClk在相同时刻的相位是相反的。第N+2触发器D(N+2)可以耦接反相器120-111，可以接收目标电路的输出信号Din和互补时钟信号/OscClk，可以用于根据互补时钟信号/OscClk对目标电路的输出信号Din进行采样产生第二采样数据Samp2。异或门120-112可以分别耦接第N+1触发器D(N+1)和第N+2触发器D(N+2)，可以接收第N+1触发器D(N+1)输出的第一采样数据Samp1和第N+2触发器D(N+2)输出的第二采样数据Samp2，异或门120-112可以用于根据第一采样数据Samp1和第二采样数据Samp2产生采样脉冲信号Pul。

图11是基于图10所示的信号采样电路的时序图。如图11所示，Din、OscClk、/OscClk、Samp1、Samp2和Pul信号的横坐标均为时间t，纵坐标均为电压值，OscClk和/OscClk在相同时刻的相位是相反的。当在某个OscClk的上升沿检测到Din从低电平跳变为高电平，则Samp1信号在该OscClk的该上升沿的下一个下降沿从低电平跳变为高电平，Samp2信号在/OscClk的下一个下降沿从低电平跳变为高电平，在Samp1为高电平，Samp2为低电平的期间，产生高电平的Pul信号。

本公开实施例提供的校准电路，每个校准监测子电路中的信号采样电路可以包括反相器、第N+1触发器、第N+2触发器以及异或门，由此可以实现产生采样脉冲信号的功能，该采样脉冲信号可以用于监测该校准监测子电路对应的目标电路的输出信号的变化状态，以此实现在该目标电路的输出信号发生状态翻转时向锁存电路输出自动校准控制信号，从而能够准确的对该目标电路的偏移进行自动校准。

在示例性实施例中，目标电路可以根据自动校准控制信号控制校准模块中对应校准器件的开关。

本公开实施例中的目标电路可以根据锁存在锁存电路中的自动校准控制信号控制校准模块中对应的校准器件的开关，该校准模块可以设置在目标电路中，也可以设置在校准测试电路中，本公开不对校准模块的设置位置进行限定，在下面的实施例中，均以校准模块设置在目标电路中进行举例说明，但本公开并不限定于此。

在具有DRAM等的半导体设备中，输入缓冲器(Input Buffer，IB，包括在数据接收电路中)用于将输入信号的电平与参考电平进行比较，判断输入信号的电平是高于还是低于参考电平。然而，器件失配会影响输入缓冲器的比较结果。本公开实施例提供的校准电路可以用于补偿器件在差分对上的失配。

图12实施例中以目标电路包括4个如图12所示的数据接收电路(这4个Rx电路可以分别用于输出4个相位输出信号DinOr、DinOf、DinEr和DinEf)、且将校准模块设置在该目标电路中进行举例说明，但本公开并不限定于此。参照图12来说明输入缓冲器的偏移校准的原理。如图12所示，输入缓冲器包括分别接收参考电压信号Vref和输入信号DQ_IN的开关元件P22、P25及校准模块中对应校准器件的开关，该校准模块中对应校准器件的开关可以包括多个补偿开关元件例如图12中所示的晶体管P23～P24以及晶体管P26～P27，晶体管P11的第一端耦接第一电源电压VDD，第二端分别耦接P25和P22的第一端，控制端输入有数据采样时钟信号CLK，且图12中的Rx电路输出的Din可以是以DinOr、DinOf、DinEr和DinEf中的任意一个，DinN表示Din的反相信号。P22的控制端接收Vref，第二端分别耦接晶体管P31、P32和P33的控制端以及P13的第一端。P25的控制端接收DQ_IN，第二端分别耦接晶体管P34、P35和P36的控制端以及P12的第一端。P12的控制端耦接P13的控制端，用于接收CLK；P12、P13、P31、P32和P33、P34、P35和P36的第二端均用于接收第二电源电压VSS。P23的第一端和P24的第一端均耦接P31的第一端，以用于输出DinN。P23、P24、P26和P27的控制端分别用于接收控制端信号offset<3:0>(offset<3>～offset<0>)。P23的第二端耦接P32的第一端，P24的第二端耦接P33的第一端。P27的第二端耦接P35的第一端，P26的第二端耦接P34的第一端。

如图12所示，当开始校准时，首先在Rx电路中设置输入信号DQ_IN＝Vref，使之进入校准模式。如果开关元件P22的阈值电压与左侧的开关元件P25的阈值电压不相等，则可根据自动校准控制信号控制补偿开关元件P23～P24/P26～P27进行失配校准。

例如，如果开关元件P25的阈值电压高于右侧的开关元件P22，则利用锁存的自动校准控制信号Con<2:0>(Con<2>～Con<0>)来控制生成4个补偿开关元件的控制端信号offset<3:0>(offset<3>～offset<0>)，以此控制关闭补偿开关元件P23～P24，并打开补偿开关元件P26～P27，以获得更多的电流用于补偿开关元件P25。

再比如，如果开关元件P22的阈值电压高于左侧的开关元件P25，则利用锁存的自动校准控制信号Con<2:0>来控制生成4个补偿开关元件的控制端信号offset<3:0>，以此控制打开补偿开关元件P23～P24，并关闭补偿开关元件P26～P27，以获得更多的电流用于补偿开关元件P22。

图12中所示的补偿开关元件组成的电路可以用于校准数据接收电路，因此可以称之为ROC(Rx Offset Calibration，接收偏移校准)模块，ROC模块可以是存储器例如LPDDR5X中校准IB(Input Buffer，输入缓冲器)中比较器两边管子mismatch(失配)的电路，可以通过Osc(晶振)产生一个时钟信号(可以表示为OscClk)，然后按照从左侧mismatch的极端值到右侧mismatch极端值的顺序去校准IB，当IB的数据发生翻转时，表明此时比较器的两边相匹配。当锁存电路监测到IB出来的值翻转时，则将用于校准的自动校准控制信号对应的值锁存，作为校准的结果。

本公开实施例中，输出信号发生toggle(例如在两种状态之间切换，转换)说明offset(偏移)的mismatch逐渐达到平衡。假如说依次调整自动校准控制信号，在Con<2:0>为“110”时输出信号仍保持“0(表示低电平)”未发生改变，“110”的状态对应的补偿开关元件的控制端信号offset<3:0>为“0010”，也就是左侧的两个补偿开关元件不打开，打开右侧一支相对较大的晶体管例如P24，而在自动控制信号Con<2:0>变为“101”时，输出信号出现toggle，“101”的状态对应的补偿开关元件的控制端信号offset<3:0>为“0001”，也就是左侧的两个补偿开关元件不打开，打开右侧一支相对较小的晶体管例如P23，这个时候输出信号从“0(表示低电平)”变到“1(表示高电平)”，则说明这个时候晶体管P22和P25才match。差分管由于工艺的原因会导致mismatch，高速状态下这个效果会变得比较明显，因此，需要通过校准模块对其进行校准，校准模块是通过在晶体管P22和P25的左右两侧分别增设晶体管P23～P24/P26～P27来把这个失配校准回来。

如果目标电路在校准模式下能够正确翻转(即DQ_IN(输入)端和VREFDQ(参考电压)端比较后输出的data(数据，即图示中的Din)能够翻转)，即表示输入端和参考电压端差异很小也能够识别出来不同，灵敏度高，则把此时对应的自动校准控制信号(可以用code表示)锁存住。即如果输出数据Din始终是0或者1，那就不会有翻转，此时需要继续调整code继续进行校准，直至输出数据Din发生翻转，那么此时校准就完成了，把code锁住即可。

需要说明的是，本公开实施例提供的目标电路不限于图12的举例说明，例如在其它实施例中，可以在图12中所示的各个开关元件的漏极增加电阻和/或电容等器件，调整每一个调整晶体管所在通路的电流，进而设置偏移校准的精度和调整范围；此外，还可以将图12中的晶体管P32-P35去除，同时将晶体管P23-P24/P26-P27均耦接至接地端VSS。

本公开实施例提供的校准电路，能够用于补偿比较器的offset(偏移)，当比较器的两侧的晶体管存在阈值电压偏移时，可以通过锁存的code来调整，使得比较器输出的data能够正确翻转，即使得DQ_IN和VREFDQ的比较结果能够正确，DQ_IN大于VREFDQ时输出的data准确翻转为1，DQ_IN小于VREFDQ时输出的data准确翻转为0。

图13是本公开一示例性实施例中的根据自动校准控制信号产生校准模块的控制端信号的电路示意图。如图13所示，可以包括反相器1310、选择器1320、选择器1330、选择器1340、反相器1350、或非门1360、或非门1370、或非门1380以及或非门1390。

其中，反相器1310的输入端可以用于接收选择信号sel，反相器1310的输出端分别耦接选择器1320至1340的选择输入端，以用于帮助选择器1320从两个输入端分别输入的Default<2>和Con<2>中选择一个作为第三校准信号AdjIbTrip<2>，帮助选择器1330从两个输入端分别输入的Default<1>和Con<1>中选择一个作为第二校准信号AdjIbTrip<1>，帮助选择器1340从两个输入端分别输入的Default<0>和Con<0>中选择一个作为第一校准信号AdjIbTrip<0>。

选择器1320的输出端分别耦接反相器1350的输入端和或非门1380的第二输入端以及或非门1390的第一输入端，反相器1350的输出端分别耦接或非门1360的第二输入端和或非门1370的第一输入端。选择器1330的输出端分别耦接或非门1360的第一输入端和或非门1380的第一输入端。选择器1340的输出端分别耦接或非门1370的第二输入端和或非门1390的第二输入端。或非门1360至1390的输出端分别用于输出offset<3>～offset<0>。

下表1以选择Con<2:0>作为校准信号AdjIbTrip<2:0>为例，说明Con<2:0>和offset<3:0>之间的转换关系。在下表1中，用“1”表示“打开”，用“0”表示“关闭”，则采用锁存的自动校准控制信号Con<2:0>来产生补偿开关元件P23～P24和P26～P27的控制端信号可以用下表1表示：

表1

Con<2:0>	offset<3>～offset<0>
		111	00 11
110	00 10
		101	00 01
100	00 00
		000	00 00
001	01 00
		010	10 00
011	11 00

例如，当打开补偿开关元件P24，同时关闭补偿开关元件P23、P26和P27，即offset<3:0>取值为“0100”，对应的Con<2:0>为“001”时P22和P25匹配(match)，那么此时输出信号Din就会toggle，锁存电路可以把这个值“001”记录下来并送到对应的目标电路的Rx电路中，以对该目标电路的Rx电路的偏移进行自动校准，此时offset<3:0>的取值“0100”可以称之为锁存的自动校准控制信号对应的偏移校准值。

图14是本公开另一示例性实施例中的校准电路的示意图。图14实施例中以上述第一触发器至第N触发器均为D触发器，且第N+1触发器和第N+2触发器也均为D触发器，时钟产生电路采用Osc，计数电路采用计数器，控制信号产生电路采用转换器，目标电路中设置有校准模块，同时该目标电路的4个Rx电路分别输出4个相位输出信号DinOr、DinOf、DinEr和DinEf，锁存电路包括四个锁存器，此外信号监测电路中包括的第一运算电路中包括全加器，自动校准控制信号包括3位二进制数据(即N＝3)进行举例说明，但本公开并不限定于此。

可以理解的是，计数器的位数、转换器输出的位数、自动校准控制信号的位数、以及锁存器的个数都是对应的，都可以是N个，可以根据需要去设计，当需要控制的校准元器件较多，校准精度要求较高时，可以对应设置更多位。

本公开实施例中，4个相位输出信号DinOr、DinOf、DinEr和DinEf是目标电路(这里以Rx电路举例说明)输出的4个不同相位的输出信号，这4个不同相位的输出信号失配的条件可能是不一样的，因此，在本公开实施例中可以通过校准控制电路RocCnt来分别对这4个不同相位的输出信号进行校准，对应的可以采用4个锁存器去锁住对应的自动校准控制信号。当目标电路为其它类型的电路时，输出信号可能是1个或多个，本公开对此不做限定。

如图14所示，校准电路1400可以包括校准控制电路1410和校准监测电路1420，校准控制电路1410可以表示为RocCnt，校准监测电路1420可以表示为DqRoc。

校准控制电路1410可以包括Osc 1411、计数器(Counter)1412和转换器(Converter)1413。Osc 1411可以用于输出时钟信号OscClk。计数器1412可以耦接Osc1411，接收Osc 1411输出的时钟信号OscClk，以产生计数信号Cnt<2:0>(即Cnt<2>～Cnt<0>)，计数信号Cnt<2:0>指示时钟信号OscClk的计数值。转换器1413可以耦接计数器1412，接收计数器1412输出的计数信号Cnt<2:0>，将其转换为自动校准控制信号Con<2:0>(即Con<2>～Con<0>)。

可选的，校准控制电路1410还可以包括选择器1414，选择器1414可以包括两个输入端，其中一个输入端可以用于接收Default<2:0>，另一个输入端可以用于接收转换器1413输出的自动校准控制信号Con<2:0>。选择器1414可以用于从接收到的Default<2:0>和自动校准控制信号Con<2:0>中选择一个作为AdjIbTrip<2:0>，将AdjIbTrip<2:0>输入至目标电路1430的校准模块1431，以对目标电路1430的偏移进行校准。

RocCnt电路中的Default<2:0>信号可以是由DRAM的fuse(熔丝)烧写设置或者通过模式寄存器中的参数进行设置，如果说可以把ROC整体理解为Rx offset的自动校准过程，那么这个Default<2:0>就是无自动校准过程时的默认参数设置，不同的是ROC自动校准过程4个相位(DinOr、DinOf、DinEr和DinEf)对应的Rx电路不通，产生的Con<2:0>也可能是不同的，而且经过自动校准设置的偏移校准值准确度更高，但如果通过Default<2:0>设置的偏移校准值是提前设置好的或者控制器通过模式寄存器进行配置的，其未经过自动校准，准确度不高。Default<2:0>的取值范围是0-7，通过烧写或者模式寄存器中的参数进行设置，可以认为是一种手动干预，即本公开实施例提供的校准电路可以同时实现手动配置(或者默认配置)和自动校准，当选择器1414选择Default<2:0>作为输入至目标电路1430的校准模块1431的AdjIbTrip<2:0>信号时，采用的是手动校准模式或者默认校准模式；当选择器1414选择Con<2:0>作为输入至目标电路1430的校准模块1431的AdjIbTrip<2:0>信号时，采用的是自动校准模式。

AdjIbTrip<2:0>信号表示进入Rx offset中的信号，也就是说ROC的整个过程都是靠着shmoo AdjIbTrip<2:0>信号来实现自动校准Rx offset，因此选择自动校准时选择转换器1413的输出作为选择器1414的输入来shmoo offset，才能知道当前目标电路1430的输出信号Din对应的偏移校准值(即档位)是什么。

校准监测电路1420可以包括选择电路(即Mux 1421)、信号采样电路1422、信号监测电路1423和锁存电路。

Mux 1421可以耦接目标电路1430，目标电路1430可以输出4个相位输出信号DinOr、DinOf、DinEr和DinEf，这4个相位输出信号DinOr、DinOf、DinEr和DinEf分别输入至Mux 1421。Mux 1421可以依次选择4个相位输出信号DinOr、DinOf、DinEr和DinEf中的一个相位输出信号作为目标电路1430的输出信号Din，即依次选择4个相位输出信号DinOr、DinOf、DinEr和DinEf对目标电路中不同的Rx电路进行校准。

信号采样电路1422可以包括D触发器14221(第四触发器)、D触发器14222(第五触发器)、反相器和异或门14223。反相器耦接Osc 1411，接收时钟信号OscClk，以产生互补时钟信号/OscClk，时钟信号OscClk和互补时钟信号/OscClk互为反相信号。D触发器14221的数据输入端D和D触发器14222的数据输入端D分别耦接Mux 1421，接收Mux 1421输出的输出信号Din，D触发器14221的时钟输入端耦接Osc 1411，接收Osc 1411输出的时钟信号OscClk，D触发器14222的时钟输入端耦接反相器，接收互补时钟信号/OscClk。D触发器14221基于时钟信号OscClk对输出信号Din进行采样，产生第一采样数据Samp1，并通过D触发器14221的数据输出端Q输出该第一采样数据Samp1。D触发器14222基于互补时钟信号/OscClk对输出信号Din进行采样，产生第二采样数据Samp2，并通过D触发器14222的数据输出端Q输出该第二采样数据Samp2。异或门14223的两个输入端分别耦接D触发器14221的数据输出端Q和D触发器14222的数据输出端Q，以接收第一采样数据Samp1和第二采样数据Samp2，并根据第一采样数据Samp1和第二采样数据Samp2生成采样脉冲信号Pul，即在输出信号Din出现状态翻转时，信号采样电路1422输出一个采样脉冲信号Pul。

在示例性实施例中，信号监测电路还可以用于对每次自动校准过程中目标电路的输出信号的变化状态进行监测，并在每次输出信号发生状态翻转时输出对应的自动校准控制信号。

信号监测电路1423可以包括D触发器14231(即第一触发器)、D触发器14232(即第二触发器)和D触发器14233(即第三触发器)。D触发器14231的数据输入端D、D触发器14232的数据输入端D和D触发器14233的数据输入端D分别耦接校准控制电路1410中的转换器1413，以分别接收转换器1413输出的自动校准控制信号中的第3位Con<2>、第2位Con<1>、第1位Con<0>。D触发器14231的时钟输入端、D触发器14232的时钟输入端和D触发器14233的时钟输入端分别耦接异或门14223，以分别接收采样脉冲信号Pul。D触发器14231根据自动校准控制信号中的第3位Con<2>和采样脉冲信号Pul确定使得输出信号Din发生状态翻转的自动校准控制信号，并通过D触发器14231的数据输出端Q输出，这里表示为Q<2>。D触发器14232根据自动校准控制信号中的第2位Con<1>和采样脉冲信号Pul确定使得输出信号Din发生状态翻转的自动校准控制信号，并通过D触发器14232的数据输出端Q输出，这里表示为Q<1>。D触发器14233根据自动校准控制信号中的第1位Con<0>和采样脉冲信号Pul确定使得输出信号Din发生状态翻转的自动校准控制信号，并通过D触发器14233的数据输出端Q输出，这里表示为Q<0>。

图14中DqRoc电路中的省略号“…”表示D触发器14231-14233之间和全加器14234之间还可以有别的电路存在只要能够起到锁存作用即可。

可选的，信号监测电路1423还可以包括全加器14234。全加器14234的输入端可以分别耦接D触发器14231的数据输出端Q、D触发器14232的数据输出端Q和D触发器14233的数据输出端Q，以用于对m次自动校准中信号监测电路输出的m个自动校准控制信号计算平均值，并将平均值输出至锁存电路中的锁存器14241、锁存器14242、锁存器14243或者锁存器14244中进行锁存。

这里以m＝2为例，全加器14234可以实现(Number+Number)/2的功能，其中第一个Number代表使得目标电路中的IB的OUT(即输出信号Din)从低电平变为高电平的Con<2:0>的值，第二个Number代表使得IB的OUT从高电平变为低电平的Con<2:0>的值，即对这两者求平均值，作为最终锁存的自动校准控制信号。

锁存器14241(LatchEr，对应上述的第一锁存电路)中锁存的是使得DinOr的状态发生翻转时的两个Con<2:0>的平均值。锁存器14242(对应上述的第二锁存电路)中锁存的是使得DinOf的状态发生翻转时的两个Con<2:0>的平均值。锁存器14243(对应上述的第三锁存电路)中锁存的是使得DinEr的状态发生翻转时的两个Con<2:0>的平均值。锁存器14244(对应上述的第四锁存电路)中锁存的是使得DinEf的状态发生翻转时的两个Con<2:0>的平均值。

本公开实施方式提供的校准电路，一方面，可以实现DRAM中Rx offset的自动校准功能，Rx是input电路，例如在LPDDR5X的规格(SPEC)中规定需要有这样的电路实现Rxoffset的自动校准，通过打开校准模块中的开关，校准电路可以自动把Rx电路的mismatch校准到较好的效果，调整高频输入下差分信号的mismatch，最终可以改善信号使write(写)眼图变大。另一方面，本公开实施例中将转换器设置在RocCnt中，对计数器输出的计数信号Cnt进行转换，输出自动校准控制信号Con，并将该自动校准控制信号Con输入至DqRoc的信号监测电路中，信号监测电路中D触发器输出的是对应于目标电路的自动校准控制信号(而非其他对应的code)，从而使得在DqRoc电路中可直接锁存信号监测电路的输出值并应用于目标电路的校准，而不需要再设置转换器进行code转换后再锁存，由此可以减小校准电路的版图面积。

下面以将校准电路用于进行LPDDR5X中Rx offset的校准进行举例，利用搭建的数字逻辑结构将Rx 8个档位的mismatch从小到大shmoo一遍或者从大到小shmoo一遍，例如将counter从0-7的顺序变成一个符合Rx offset从小到大的顺序(即7-6-5-4-0-1-2-3)，或者将counter从7-0的顺序变成一个符合Rx offset从大到小的顺序(即3-2-1-0-4-5-6-7)，将输出信号变化的档位锁存并输入到Rx中完成自动校准，即自动校准控制信号Con可以按照对应的偏移校准值从小到大或者从大到小的顺序进行排序。

下面以从小到大shmoo一次进行举例说明。根据上图14可知，RocCnt电路包括Osc电路、由Osc电路输出的时钟信号控制的counter以及将counter计数值转换为自动校准控制信号的转换器，本申请针对其中一种转换对应关系，给出了几种转换器实现电路，如图15-17所示(不同的转换对应关系，具体的实现电路不同，此外，相同的转换对应关系，可以有多种实现电路，这里不做具体限定)，用于将计数信号000-001-010-011-100-101-110-111转换为自动校准控制信号111-110-101-100-011-010-001-000，为ROC的设计增加灵活性，使得在校准offset时既可以通过ROC自动校准，也可以通过测试模式输入。在RocEn(校准使能信号)开启后输出转换后的自动校准控制信号(可以称之为trim值)到Rx中，保证trim顺序。

以待校准的目标电路为图12中的Rx电路为例，本公开实施例提供的校准电路是为了Rx电路服务的，Rx电路中有四个档位调节mismatch，分别是差分信号左边2个档位和右边2个档位，以左边为例，也就是左边“11-10-01-00”，右边同理，所以一共8个档位，在转换器中把这8个档位做成相应的逻辑关系，对应的就是计数信号“000-001-010-011-100-101-110-111，但是这个顺序并不是校准过程中想要的顺序，希望的是左边的档位是从大到小开启的也就是11-10-01-00”，右边同理，那么对应的8个档位顺序应该是“111-110-101-100-000-001-010-011”，这样的顺序有利于Rx offset校准顺序，按照左侧mismatch到右侧mismatch从小到大的顺序排列。

图15是本公开一示例性实施例中的控制信号产生电路的示意图。图15实施例还是以N＝3进行举例说明，但本公开并不限定于此，可以根据实际需求设置N的取值。如图15所示，控制信号产生电路1500可以包括反相器1510、反相器1520、反相器1530、反相器1560、反相器1570、选择器1540和选择器1550。

反相器1510的输入端可以用于接收计数信号中的第3位Cnt<2>，反相器1510的输出端可以用于输出自动校准控制信号的第3位Con<2>。

反相器1520的输入端可以用于接收计数信号中的第2位Cnt<1>，反相器1520的输出端可以用于输出互补计数信号中的第2位CntN<1>。选择器1540的第一输入端可以用于接收计数信号中的第2位Cnt<1>，第二输入端可以用于接收互补计数信号中的第2位CntN<1>，控制端可以用于接收计数信号中的第3位Cnt<2>，即当Cnt<2>取值为0时，选择输出CntN<1>并取反即得到Con<1>，即选通路径2，相当于三次取反Cnt<1>；当Cnt<2>取值为1时，选择输出Cnt<1>并取反即得到Con<1>，即选通路径1，相当于二次取反Cnt<1>。反相器1560的输入端可以耦接选择器1540的输出端，反相器1560的输出端可以用于输出自动校准控制信号中的第2位Con<1>。

反相器1530的输入端可以用于接收计数信号中的第1位Cnt<0>，反相器1530可以用于根据计数信号中的第1位Cnt<0>产生互补计数信号中的第1位CntN<0>。选择器1550的第一输入端可以用于接收计数信号中的第1位Cnt<0>，第二输入端可以用于接收互补计数信号中的第1位CntN<0>，控制端可以用于接收计数信号中的第3位Cnt<2>，即当Cnt<2>取值为0时，选择输出CntN<0>并取反即得到Con<0>，即选通路径4，相当于三次取反Cnt<0>；当Cnt<2>取值为1时，选择输出Cnt<0>并取反即得到Con<0>，即选通路径3，相当于二次取反Cnt<0>。反相器1570的输入端可以耦接选择器1550的输出端，反相器1570的输出端可以用于输出自动校准控制信号中的第1位Con<0>。

图15实施例中Cnt<2:0>和Con<2:0>之间的转换关系可以用下表2表示：

表2

Cnt<2:0>	Con<2:0>
		000	111
001	110
		010	101
011	100
		100	011
101	010
		110	001
111	000

本公开实施方式提供的校准电路，一方面，通过在RocCnt电路中增设转换器，该转换器可以将计数器原本从0-7的顺序转换为转换器输出的从“7-6-5-4-0-1-2-3”的顺序，该转换后的顺序为offset的trim(调整)顺序，也就是“111-110-101-100-000-001-010-011”shmoo1次，通过对应的锁存器锁存后，再分别输入到四相位的Rx电路中。另一方面，1个对应4个DqPad中的DqRoc电路，减少了DqRoc中的转换器的电路面积，可以达成四倍电路面积减小的收益，使电路功能更加简单明了。

可以理解的是，本公开实施例中提供的控制信号产生电路可以采用任意的逻辑结构来实现，不限于上述图15的举例，例如同样是实现从0-7到“7-6-5-4-0-1-2-3”的顺序的转换，还可以采用下图16所示的电路结构。如图16所示，控制信号产生电路1600可以包括反相器1610、反相器1620、反相器1630、选择器1640和选择器1650。反相器1610的输入端可以用于接收计数信号中的第3位Cnt<2>，反相器1610可以用于根据计数信号中的第3位Cnt<2>产生自动校准控制信号的第3位Con<2>。反相器1620的输入端可以用于接收计数信号中的第2位Cnt<1>，反相器1620可以用于根据计数信号中的第2位Cnt<1>产生互补计数信号中的第2位CntN<1>。选择器1640的第一输入端可以用于接收计数信号中的第2位Cnt<1>，第二输入端可以用于接收互补计数信号中的第2位CntN<1>，控制端可以用于接收Con<2>，即当Con<2>取值为0时，选择输出CntN<1>作为Con<1>，即选通路径2；当Con<2>取值为1时，选择输出Cnt<1>作为Con<1>，即选通路径1。选择器1640的输出端可以用于输出自动校准控制信号中的第2位Con<1>。

反相器1630的输入端可以用于接收计数信号中的第1位Cnt<0>，反相器1630可以用于产生互补计数信号中的第1位CntN<0>。选择器1650的第一输入端可以用于接收计数信号中的第1位Cnt<0>，第二输入端可以用于接收互补计数信号中的第1位CntN<0>，控制端可以用于接收计数信号中的第3位Con<2>，即当Con<2>取值为0时，选择输出CntN<0>作为Con<0>，即选通路径4；当Con<2>取值为1时，选择输出Cnt<0>作为Con<0>，即选通路径3。选择器1650的输出端可以用于输出自动校准控制信号中的第1位Con<0>。

图17实施例以利用RocCnt电路中的转换器输出的Con<2:0>代替计数器输出的Cnt<2:0>来作为DqRoc中的信号监测电路的输入为例，将计数器原本按顺序从0-7的顺序转换为转换器输出的从“7-6-5-4-0-1-2-3”以及“3-2-1-0-4-5-6-7”的顺序，该转换后的顺序为offset的trim顺序，也就是“111-110-101-100-000-001-010-011->011-010-001-000-001-101-011-111“shmoo两次，后续的全加器将检测到的两个toggle对应的数值相加取平均值，通过对应的锁存器锁存后，再分别输入到四相位的Rx电路中。

如图17所示，控制信号产生电路1700可以包括反相器1711、选择器1720、反相器1712、反相器1713、反相器1714、反相器1715、选择器1740、选择器1750、选择器1780和选择器1790。

反相器1711的输入端可以用于接收Cnt<2>，反相器1711的输出端可以用于输出互补计数信号中的第3位CntN<2>。选择器1720的第一输入端可以用于接收Cnt<2>，第二输入端可以用于接收CntN<2>，控制端可以用于接收Cnt<3>，选择器1720的输出端可以用于输出Con<2>。

反相器1712的输入端可以用于接收Cnt<1>，反相器1712的输出端可以用于输出CntN<1>。选择器1740的第一输入端可以用于接收Cnt<1>，第二输入端可以用于接收CntN<1>，控制端可以用于接收Cnt<2>，选择器1740的输出端可以用于输出互补自动校准控制信号中的第2位conN<1>。反相器1713的输入端可以耦接选择器1740的输出端，接收conN<1>，以产生con<1>，反相器1713的输出端可以用于输出con<1>。选择器1780的第一输入端用于接收conN<1>，第二输入端用于接收con<1>，控制端用于接收Cnt<3>，选择器1780可以根据Cnt<3>选择接收到的conN<1>或con<1>作为最终的自动校准控制信号中的第2位Con<1>，并通过该选择器1780的输出端输出该最终的自动校准控制信号中的Con<1>。

反相器1714的输入端可以用于接收Cnt<0>，反相器17140的输出端可以输出CntN<0>。选择器1750的第一输入端可以用于接收Cnt<0>，第二输入端可以用于接收CntN<0>，控制端可以用于接收Cnt<2>，选择器1750的输出端可以用于输出conN<0>。反相器1715的输入端可以耦接选择器1750的输出端，接收conN<0>，以产生con<0>，反相器1715的输出端可以用于输出con<0>。选择器1790的第一输入端用于接收conN<0>，第二输入端用于接收con<0>，控制端用于接收Cnt<3>，选择器1790可以根据Cnt<3>选择接收到的conN<0>或con<0>作为最终的自动校准控制信号中的Con<0>，并通过该选择器1790的输出端输出最终的自动校准控制信号中的Con<0>。

图17实施例中，Cnt<3>用于控制是0-7进行转换还是7-0进行转换，例如在选择器1580中，若是0-7进行转换，则Cnt<3>为0时，选择直接输出Con<1>；若7-0进行转换，则Cnt<3>为1时，选择输出ConN<1>。

7-0转换为3-2-1-0-4-5-6-7如下表3所示：

表3

需要说明的是，计数信号与自动校准控制信号之间的对应关系可以根据实际需要进行设计，每种不同的对应关系的实现电路可以是不同的，同一种对应关系也可以采用不同的电路来实现，只要能够实现将转换出的信号直接对应于校准模块的开关控制信号即可。

例如，设计的对应关系还可以如下表4所示：

表4

Cnt<2:0>	Con<2:0>
		000	111
001	101
		010	011
011	001
		100	000
101	010
		110	100
111	110

再例如，设计的对应关系还可以如下表5所示：

表5

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (15)

1.一种校准电路，其特征在于，包括：

校准控制电路，用于产生时钟信号和自动校准控制信号，并用于根据所述自动校准控制信号对目标电路的偏移进行自动校准，所述自动校准控制信号基于所述时钟信号产生；

校准监测电路，耦接所述校准控制电路，接收所述时钟信号和所述自动校准控制信号，用于基于所述时钟信号监测所述目标电路的输出信号的变化状态，并在所述输出信号发生状态翻转时锁存所述自动校准控制信号，将锁存的所述自动校准控制信号对应的偏移校准值确定为所述目标电路的目标偏移校准值。

2.如权利要求1所述的校准电路，其特征在于，所述校准控制电路包括：

时钟产生电路，用于产生所述时钟信号；

计数电路，耦接所述时钟产生电路，接收所述时钟信号，用于根据所述时钟信号产生计数信号，所述计数信号指示所述时钟信号的计数值；

控制信号产生电路，耦接所述计数电路，接收所述计数信号，用于将所述计数信号转换为所述自动校准控制信号。

3.如权利要求1所述的校准电路，其特征在于，所述校准监测电路包括n个校准监测子电路，n为大于或等于1的正整数；

每个所述校准监测子电路耦接所述校准控制电路，接收所述时钟信号和所述自动校准控制信号。

4.如权利要求3所述的校准电路，其特征在于，每个所述校准监测子电路均包括：

信号采样电路，分别耦接所述校准控制电路和所述目标电路，接收所述时钟信号和所述目标电路的输出信号，用于基于所述时钟信号对所述目标电路的输出信号进行采样，产生采样脉冲信号；

信号监测电路，分别耦接所述校准控制电路和所述信号采样电路，接收所述自动校准控制信号和所述采样脉冲信号，用于根据所述采样脉冲信号监测所述目标电路的输出信号的变化状态，并在所述输出信号发生状态翻转时输出所述自动校准控制信号；

锁存电路，耦接所述信号监测电路，用于锁存所述信号监测电路输出的所述自动校准控制信号，将锁存的所述自动校准控制信号对应的偏移校准值确定为所述目标电路的目标偏移校准值。

5.如权利要求4所述的校准电路，其特征在于，所述校准控制电路，还用于根据所述自动校准控制信号对每个所述目标电路的偏移进行m次自动校准，m为大于或等于1的正整数；

所述信号监测电路，还用于对每次自动校准过程中所述目标电路的输出信号的变化状态进行监测，并在每次所述输出信号发生状态翻转时输出对应的所述自动校准控制信号。

6.如权利要求5所述的校准电路，其特征在于，当所述自动校准控制信号对应的偏移校准值从大到小变化时，所述信号监测电路输出使得所述输出信号从第一电平状态转换为第二电平状态的所述自动校准控制信号；

当所述自动校准控制信号对应的偏移校准值从小到大变化时，所述信号监测电路输出使得所述输出信号从所述第二电平状态转换为所述第一电平状态的所述自动校准控制信号。

7.如权利要求5所述的校准电路，其特征在于，每个所述校准监测子电路还包括：

第一运算电路，分别耦接所述信号监测电路和所述锁存电路，用于对所述m次自动校准中所述信号监测电路输出的m个所述自动校准控制信号计算平均值，并将所述平均值输出至所述锁存电路进行锁存。

8.如权利要求5所述的校准电路，其特征在于，每个所述校准监测子电路还包括：

第二运算电路，分别耦接所述信号监测电路和所述锁存电路，用于从所述m次自动校准中所述信号监测电路输出的m个所述自动校准控制信号中选择出现频次最高的自动校准控制信号，输出至所述锁存电路进行锁存。

9.如权利要求4所述的校准电路，其特征在于，所述自动校准控制信号为N位二进制数据，N为大于或等于1的正整数；

所述信号监测电路包括：第一触发器至第N触发器，其中：

第i触发器，耦接所述校准控制电路，接收所述自动校准控制信号中的第i位和所述采样脉冲信号，用于根据所述自动校准控制信号中的第i位和所述采样脉冲信号确定使得所述输出信号发生状态翻转的所述自动校准控制信号，i为大于或等于1且小于或等于N的正整数。

10.如权利要求9所述的校准电路，其特征在于，第一触发器至第N触发器均为D触发器。

11.如权利要求4所述的校准电路，其特征在于，所述信号采样电路包括：

第N+1触发器，接收所述输出信号和所述时钟信号，用于根据所述时钟信号对所述输出信号进行采样产生第一采样数据，N为大于或等于1的正整数；

反相器，接收所述时钟信号，用于根据所述时钟信号产生互补时钟信号；

第N+2触发器，耦接所述反相器，接收所述输出信号和所述互补时钟信号，用于根据所述互补时钟信号对所述输出信号进行采样产生第二采样数据；

异或门，分别耦接所述第N+1触发器和所述第N+2触发器，接收所述第一采样数据和所述第二采样数据，用于根据所述第一采样数据和所述第二采样数据产生所述采样脉冲信号。

12.如权利要求11所述的校准电路，其特征在于，所述第N+1触发器和所述第N+2触发器均为D触发器。

13.如权利要求4所述的校准电路，其特征在于，所述目标电路为数据接收电路，所述输出信号包括第一相位输出信号、第二相位输出信号、第三相位输出信号和第四相位输出信号；

每个所述校准监测子电路还包括：

选择电路，耦接所述目标电路和所述信号采样电路，接收所述第一相位输出信号、所述第二相位输出信号、所述第三相位输出信号和所述第四相位输出信号，用于依次选择所述第一相位输出信号、所述第二相位输出信号、所述第三相位输出信号或所述第四相位输出信号之一发送至所述信号采样电路，以依次针对每个相位输出信号完成所述目标电路的偏移校准，并锁存每个相位输出信号对应的目标偏移校准值。

14.如权利要求13所述的校准电路，其特征在于，所述锁存电路包括：

第一锁存电路，用于锁存所述第一相位输出信号对应的所述目标偏移校准值；

第二锁存电路，用于锁存所述第二相位输出信号对应的所述目标偏移校准值；

第三锁存电路，用于锁存所述第三相位输出信号对应的所述目标偏移校准值；

第四锁存电路，用于锁存所述第四相位输出信号对应的所述目标偏移校准值。

15.如权利要求1所述的校准电路，其特征在于，所述目标电路根据所述自动校准控制信号控制校准模块中对应校准器件的开关。