CN115208359B - 一种基于数模混合自校准环路的弛张振荡器 - Google Patents

Abstract

一种基于数模混合自校准环路的弛张振荡器，包括，正温度系数基准电路模块，生成并输出参考电流、参考电压；电容充放电组模块，接收所述参考电流和所述电路自用控制信号产生模块发送的控制信号，生成并输出斜坡信号和采样信号；自校准补偿信号产生模块，接收所述参考电压和所述采样信号，生成并输出反馈控制信号；时钟信号产生模块，接收所述参考电压、所述斜坡信号和所述反馈控制信号，生成并输出时钟信号和时钟控制信号；电路自用控制信号产生模块，接收所述时钟控制信号，生成并输出所述控制信号。本发明通过数模混合的自校准环路，可以有效解决环路延迟等问题对于输出频率波动的影响，提升了整个振荡器输出频率的稳定性。

Description

一种基于数模混合自校准环路的弛张振荡器

技术领域

本发明涉及功率集成电路技术领域，尤其涉及一种基于数模混合自校准环路的弛张振荡器。

背景技术

随着时代发展，数字集成电路不断进步，时钟信号是数字信号处理必不可少的关键部分，一个高的时钟的稳定性是许多高品质芯片的基石。对于时钟实现，由于成本、物理体积和长启动时间，芯片外组件如晶体振荡器是不可取的。因此，有越来越多的工作针对稳定的芯片时钟生成。在片上时钟参考解决方案中，RC弛张振荡器(ROSC)在供电稳定性和温度稳定性方面优于环形振荡器(RO)，由于其良好的线性度及明确的频率特性，更是时钟频率在kHz至MHz范围内的首选。

为了得到高稳定性的时钟信号，振荡器的振荡频率误差必须十分小。但在传统弛张振荡器工作过程中，由于不可避免地存在环路延迟以及偏移电压等原因，使得振荡器在高频的工作环境下输出频率会产生波动。因此，如何解决在高频工作下会产生频率波动的情况就成为了弛张振荡器设计的一个重点。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种基于数模混合自校准环路的弛张振荡器，通过一个数模混合的自校准回路，输出反馈控制信号来减少环路延迟等问题对于电路的影响，可以有效解决弛张振荡器存在的高频工作环境下输出频率波动幅度较大的问题。

为实现上述目的，本发明提供的基于数模混合自校准环路的弛张振荡器，包括，

正温度系数基准电路模块，用于生成并输出参考电流、参考电压；

电容充放电组模块，接收所述参考电流和电路自用控制信号产生模块发送的第一参考电流开关控制信号、第二参考电流开关控制信号、第一电容充电开关控制信号、第二电容充电开关控制信号、第三电容充电开关控制信号、第四电容充电开关控制信号、第一电容放电兼第二电容采样输出开关控制信号、第二电容放电兼第一电容采样输出开关控制信号、第三电容放电兼第四电容采样输出开关控制信号、第四电容放电兼第三电容采样输出开关控制信号，生成并输出斜坡信号和采样信号；

自校准补偿信号产生模块，接收所述参考电压和所述采样信号，生成并输出反馈控制信号；

时钟信号产生模块，接收所述参考电压、所述斜坡信号和所述反馈控制信号，生成并输出时钟信号和时钟控制信号；

电路自用控制信号产生模块，接收所述时钟控制信号，输出所述第一参考电流开关控制信号、所述第二参考电流开关控制信号、所述第一电容充电开关控制信号、所述第二电容充电开关控制信号、所述第三电容充电开关控制信号、所述第四电容充电开关控制信号、所述第一电容放电兼第二电容采样输出开关控制信号、所述第二电容放电兼第一电容采样输出开关控制信号、所述第三电容放电兼第四电容采样输出开关控制信号、所述第四电容放电兼第三电容采样输出开关控制信号。

进一步地，所述电容充放电组模块，包括，第一电容，第二电容，第三电容，第四电容，第一受控开关，第二受控开关、第三受控开关、第四受控开关、第五受控开关、第六受控开关、第七受控开关、第八受控开关、第九受控开关、第十受控开关、第十一受控开关，第十二受控开关，第十三受控开关，第十四受控开关，其中，

所述第一电容，其一端接地，另一端分别连接所述第三受控开关、所述第七受控开关和所述第十二受控开关的一端；

所述第二电容，其一端接地，另一端来分别连接所述第四受控开关、所述第八受控开关和所述第十一受控开关的一端；

所述第三电容，其一端接地，另一端分别连接所述第五受控开关、所述第九受控开关和所述第十四受控开关的一端；

所述第四电容，其一端接地，另一端分别连接所述第六受控开关、所述第十受控开关和所述第十三受控开关的一端；

所述第七受控开关、所述第八受控开关、所述第九受控开关和所述第十受控开关的另一端均接地；

所述第一受控开关与所述第二受控开关的一端相连，接收所述参考电流；

所述第一受控开关与所述第二受控开关的另一端相连，并分别连接所述第三受控开关、所述第四受控开关、所述第五受控开关和所述第六受控开关的另一端，生成并输出所述斜坡信号；

所述第十一受控开关、所述第十二受控开关、所述第十三受控开关和所述第十四受控开关的另一端相连，生成并输出所述采样信号；

所述第一受控开关、所述第二受控开关分别由所述第一参考电流开关控制信号和所述第二参考电流开关控制信号控制；所述第三受控开关、所述第四受控开关、所述第五受控开关和所述第六受控开关分别由所述第一电容充电开关控制信号、所述第二电容充电开关控制信号、所述第三电容充电开关控制信号和所述第四电容充电开关控制信号控制；所述第七受控开关、所述第八受控开关、所述第九受控开关和所述第十受控开关分别由所述第一电容放电兼第二电容采样输出开关控制信号、第二电容放电兼第一电容采样输出开关控制信号、第三电容放电兼第四电容采样输出开关控制信号、第四电容放电兼第三电容采样输出开关控制信号控制；所述第十一受控开关、所述第十二受控开关、所述第十三受控开关和所述第十四受控开关分别由所述第一电容放电兼第二电容采样输出开关控制信号、所述第二电容放电兼第一电容采样输出开关控制信号、所述第三电容放电兼第四电容采样输出开关控制信号、所述第四电容放电兼第三电容采样输出开关控制信号控制。

进一步地，所述自校准补偿信号产生模块，包括，第一比较器，升降计数器，以及电流镜数模转换器，其中，

所述第一比较器，其正输入端接收所述参考电压，负输入端接收所述采样信号，生成并输出判断信号；

所述升降计数器，其输入端输入所述判断信号，生成并输出计数信号；

所述电流镜数模转换器，其输入端输入所述计数信号，生成并输出所述反馈控制信号。

进一步地，所述第一比较器，采用模拟比较器。

进一步地，所述时钟信号产生模块，包括，第二比较器，以及分频器，其中，

所述第二比较器，其正输入端接收所述参考电压，负输入端接收所述斜坡信号，控制信号输入端接收所述反馈控制信号，生成并输出脉冲信号；

所述分频器，其输入端输入所述脉冲信号，生成并输出所述时钟信号和所述时钟控制信号。

进一步地，所述第二比较器，采用模拟比较器。

进一步地，所述电路自用控制信号产生模块，包括，第一反相器，第二反相器，第三反相器，第一或非门，第二或非门，第一或门，第二或门，第一D触发器，第二D触发器，第一与门，第二与门，第三与门，第四与门，第一非交叠时钟产生电路，第二非交叠时钟产生电路，其中

所述第一反相器，其输入端连接所述时钟控制信号，输出端连接所述第二或非门的输入端；

所述第二反相器，其输入端连接所述第一或门的输出端，输出端分别连接第一与门和第二与门的其中一个输入端；

所述第三反相器，其输入端连接所述第二或门的输出端，输出端分别连接第三与门和第四与门的其中一个输入端；

所述第一或非门，其一个输入端输入所述时钟控制信号，另一输入端连接所述第二或非门的输出，输出端连接所述第一或门的其中一个输入端；

所述第二或非门，其一个输入端连接所述第一反相器的输出，另一输入端连接所述第一或非门的输出，输出端连接所述第二或门的其中一个输入端；

所述第一或门，其一个输入端输入复位信号，另一个输入端连接所述第一或非门的输出，输出端输出所述第一参考电流开关控制信号；

所述第二或门，其一个输入端输入复位信号，另一个输入端连接所述第二或非门的输出，输出端输出所述第二参考电流开关控制信号；

所述第一D触发器，其触发信号输入端连接所述第一或门的输出，另一个输入端连接自身反向输出端，正向输出端连接至第一与门的一个输入端，反向输出端连接至第二与门的一个输入端；

所述第二D触发器，其触发信号输入端连接所述第二或门的输出，另一个输入端连接自身反向输出端，正向输出端连接至第四与门的一个输入端，反向输出端连接至第三与门的一个输入端；

所述第一与门，其一个输入端连接第二反相器的输出，另一输入端连接第一D触发器的正向输出端，输出所述第二电容放电兼第一电容采样输出开关控制信号；

所述第二与门，其一个输入端连接第二反相器的输出，另一输入端连接第一D触发器的反向输出端，输出所述第四电容放电兼第三电容采样输出开关控制信号；

所述第三与门，其一个输入端连接第三反相器的输出，另一输入端连接第二D触发器的反向输出端，输出所述第三电容放电兼第四电容采样输出开关控制信号；

所述第四与门，其一个输入端连接第三反相器的输出，另一输入端连接第二D触发器的正向输出端，输出所述第一电容放电兼第二电容采样输出开关控制信号；

所述第一非交叠时钟产生电路，其第一输入端连接所述第二D触发器的正向输出端，第二输入端连接第二D触发器的反向输出端，第三输入端输入所述第一参考电流开关控制信号，第一输出端输出所述第二电容充电开关控制信号，第二输出端输出所述第一电容充电开关控制信号；

所述第二非交叠时钟产生电路，其第一输入端连接所述第一D触发器的正向输出端，第二输入端连接第一D触发器的反向输出端，第三输入端输入所述第二参考电流开关控制信号，第一输出端输出所述第三电容充电开关控制信号，第二输出端输出所述第四电容充电开关控制信号。

进一步地，所述第一非交叠时钟产生电路，包括，第三或非门，第四或非门，第五与门，第六与门，其中，

所述第三或非门，其一个输入端连接所述第二D触发器的正向输出端，另一输入端连接至第四或非门的输出端，输出端连接至第五与门；

所述第四或非门，其一个输入端连接第二D触发器的反向输出端，另一输入端连接至第三或非门的输出端，输出端连接至第六与门；

所述第五与门，其一个输入端输入所述第一参考电流开关控制信号，另一输入端连接至第三或非门的输出端，输出端输出所述第二电容充电开关控制信号；

所述第六与门，其一个输入端输入所述第一参考电流开关控制信号，另一输入端连接至第四或非门的输出端，输出端输出所述第一电容充电开关控制信号。

进一步地，所述第二非交叠时钟产生电路，包括，第五或非门，第六或非门，第七与门，第八与门，其中，

所述第五或非门，其一个输入端连接所述第一D触发器的正向输出端，另一输入端连接至第六或非门的输出端，输出端连接至第七与门；

所述第六或非门，其一个输入端连接第一D触发器的反向输出端，另一输入端连接至第五或非门的输出端，输出端连接至第八与门；

所述第七与门，其一个输入端输入所述第二参考电流开关控制信号，另一输入端连接至第五或非门的输出端，输出端输出所述第三电容充电开关控制信号；

所述第八与门，其一个输入端输入所述第二参考电流开关控制信号，另一输入端连接至第六或非门的输出端，输出端输出所述第四电容充电开关控制信号。

为实现上述目的，本发明还提供一种系统芯片，包括如上所述的基于数模混合自校准环路的弛张振荡器。

本发明的基于数模混合自校准环路的弛张振荡器，与现有技术相比具有以下有益效果：

电路结构能够对振荡器前一时钟相位斜坡信号进行采样，并通过数模混合自校准模块处理输出控制信号到主比较器，从而降低了包括环路延迟、电平偏移等问题对于输出时钟信号稳定性的影响，有效地提高了弛张振荡器输出频率的稳定性。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的基于数模混合自校准环路的弛张振荡器电路模块示意图；

图2为根据本发明的电容充放电组模块电路结构示意图；

图3为根据本发明的电路自用时钟控制信号产生模块电路结构示意图；

图4为根据本发明的非交叠时钟产生电路产生模块电路结构示意图；

图5为根据本发明的振荡器在cadence中仿真结果示意图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

下面将参照附图更详细地描述本发明的实施例。虽然附图中显示了本发明的某些实施例，然而应当理解的是，本发明可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本发明。应当理解的是，本发明的附图及实施例仅用于示例性作用，并非用于限制本发明的保护范围。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本发明中提及的“第一”、“第二”等概念仅用于对不同的装置、组件或部件进行区分，并非用于限定这些装置、组件或部件所执行的功能的顺序或者相互依存关系。

需要注意，本发明中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

下面，将参考附图详细地说明本发明的实施例。

图1为根据本发明的基于数模混合自校准环路的弛张振荡器电路模块示意图，如图1所示，本发明的基于数模混合自校准环路的弛张振荡器，包括，PTC基准电路模块1，电容充放电组模块2，自校准补偿信号产生模块3，时钟信号产生模块4，以及电路自用控制信号产生模块5，其中，

正温度系数（Positive Temperature Coefficient，PTC）基准电路模块1，生成并输出用于电容充放电组模块2的Iref（参考电流）及用于自校准补偿信号产生模块3和时钟信号产生模块4的Vref（参考电压）。

电容充放电组模块2，接收Iref和电路自用控制信号产生模块4提供的控制信号S1（参考电流开关控制信号）、S1n（参考电流开关控制信号）、T1（第一电容充电开关控制信号）、T2（第二电容充电开关控制信号）、T3（第三电容充电开关控制信号）、T4（第四电容充电开关控制信号）、SH1（第一电容放电兼第二电容采样输出开关控制信号）、SH2（第二电容放电兼第一电容采样输出开关控制信号）、SH3（第三电容放电兼第四电容采样输出开关控制信号）、SH4（第四电容放电兼第三电容采样输出开关控制信号），生成并输出VSH（采样信号）和Vramp（斜坡信号）。

自校准补偿信号产生模块3，包括，CMP2（模拟比较器），U/D counter（升降计数器），以及电流镜DAC（数模转换器），其中，

CMP2，其正输入端接收Vref，负输入端接收VSH，生成并输出Vjudge（判断信号）；

U/D counter，其输入端输入Vjudge，生成并输出Dig_Ctrl（计数信号）；

电流镜DAC，其输入端输入Dig_Ctrl，生成并输出Ifeedback（反馈控制信号）。

时钟信号产生模块4，包括，CMP1（模拟比较器）和Divider（分频器），其中，

CMP1，其正输入端接收Vref，负输入端接收Vramp，控制信号输入端接收Ifeedback，生成并输出Vpulse（脉冲信号）；

Divider，其输入端输入Vpulse，生成并输出Fout（时钟信号）和Fctrl（时钟控制信号）。

电路自用控制信号产生模块5，接收Fctrl，生成并输出控制信号S1、S1n、T1、T2、T3、T4、SH1、SH2、SH3、SH4。

本发明实施例中，PTC基准电路模块1生成为电容充放电组模块电容充电的参考电流Iref，以及为模拟比较器CMP1和CMP2提供参考电压Vref，分别用于与斜坡信号Vramp和采样信号VSH进行比较。

电容充放电组模块2在控制信号S1、S1n、T1-4和SH1-4的控制下，产生斜坡信号Vramp和采样信号VSH。

在时钟信号产生模块4中，Vramp与Vref通过CMP1比较获得脉冲信号Vpulse，Vpulse经过分频器Divider转换为占空比为50%的时钟信号Fout和时钟控制信号Fctrl。Fctrl经过电路信用控制信号产生模块5进行逻辑处理，产生控制电容充放电组模块2的控制信号S1、S1n、T1-4和SH1-4。

在自校准补偿信号产生模块3中，VSH和Vref通过CMP2比较获得判断信号Vjudge，Vjudge输入到U/D counter进行计数并输出计数信号Dig_Ctrl，Dig_Ctrl输入到电流镜DAC中产生与计数信号相对应的反馈控制信号Ifeedback，Ifeedback反馈至CMP1中，对CMP1的阈值进行调整，从而修正了前一时钟相位产生的频率误差。

图2为根据本发明的电容充放电组模块电路结构示意图，如图2所示，本发明的电容充放电组模块2，包括，电容C1-4（第一至第四电容）和受控开关SW1-14（第一至第十四受控开关），其中，

C1的一端接地，另一端分别连接SW3、SW7和SW12的一端；

C2的一端接地，另一端分别连接SW4、SW8和SW11的一端；

C3的一端接地，另一端分别连接SW5、SW9和SW14的一端；

C4的一端接地，另一端分别连接SW6、SW10和SW13的一端；

SW7、SW8、SW9和SW10的另一端均接地；

SW1与SW2的一端相连，接收Iref（参考电流）；

SW1与SW2的另一端相连，并分别连接SW3、SW4、SW5和SW6的另一端，生成并输出Vramp（斜坡信号）；

SW11、SW12、SW13和SW14的另一端相连并输出VSH（采样信号）；

SW1-14的控制信号输入端，分别接收电路自用控制信号产生模块4提供的控制信号S1、S1n、T1、T2、T3、T4、SH1、SH2、SH3、SH4。

本发明实施例中，电容充放电组模块2的输入为Iref、S1、S1n、T1-4和SH1-4，输出为Vramp和VSH；模拟量VTH1-4分别表示电容C2、C1、C4、C3在连续时间域中的电量。

在S1、T2、SH3有效时，Iref对C2充电，C2同时输出Vramp，C4输出为VSH，C3通过受控开关SW9放电；

在S1n、T3、SH1有效时，Iref对C3充电，C3同时输出Vramp，电容C2输出为VSH，C1通过受控开关SW7放电；

在S1、T1、SH4有效时，Iref对C1充电，C1同时输出Vramp，C3输出为VSH，C4通过受控开关SW10放电；

在S1n、T4、SH2有效时，Iref对C4充电，C4同时输出Vramp，C1输出为VSH，C2通过受控开关SW8放电。

图3为根据本发明的电路自用控制信号产生模块示意图，如图3所示，电路自用控制信号产生模块5，包括，INV1-2（反相器），NOR1-2（或非门），OR1-2（或门），DFF1-2（D触发器），AND1-4（与门），Non_overlapclk1-2（非交叠时钟产生电路）；

INV1，其输入端输入FCtrl，输出端连接至NOR2的一个输入端；

NOR1，其一个输入端输入FCtrl，另一个输入端输入NOR2的输出信号，输出端连接至OR1的一个输入端；

NOR2，其一个输入端输入INV1的输出信号，另一个输入端输入NOR2的输出信号，输出端连接至OR2的一个输入端；

OR1，其一个输入端输入RST（复位信号），另一个输入端输入NOR1的输出信号，输出端输出控制信号S1；

OR2，其一个输入端输入RST（复位信号），另一个输入端输入NOR2的输出信号，输出端输出控制信号S1n；

INV2，其输入端输入OR1的输出信号，输出端分别连接至AND1和AND2的其中一个输入端；

INV3，其输入端输入OR2的输出信号，输出端分别连接至AND3和AND4的其中一个输入端；

DFF1，其D输入端输入自身反向输出端QN的输出信号，CK输入端输入OR1的输出信号，正向输出端Q输出控制信号S3，反向输出端QN输出控制信号S3n；

DFF2，其D输入端输入自身反向输出端QN的输出信号，CK输入端输入OR1的输出信号，正向输出端Q输出控制信号S2，反向输出端QN输出控制信号S2n；

AND1，其一个输入端输入INV2的输出信号，另一个输入端输入S3，输出端输出控制信号SH2；

AND2，其一个输入端输入INV2的输出信号，另一个输入端输入S3n，输出端输出控制信号SH4；

AND3，其一个输入端输入INV3的输出信号，另一个输入端输入S2n，输出端输出控制信号SH3；

AND4，其一个输入端输入INV3的输出信号，另一个输入端输入S2，输出端输出控制信号SH4；

Non_overlapclk1，其A输入端输入S2，B输入端输入S2n，C输入端输入S1，A_NO输出端输出控制信号T2，B_NO输出端输出控制信号T1；

Non_overlapclk2，其A输入端输入S3，B输入端输入S3n，C输入端输入S1n，A_NO输出端输出控制信号T3，B_NO输出端输出控制信号T4。

图4为根据本发明的非交叠时钟产生电路示意图，如图4所示，非交叠时钟产生电路，包括，NOR3-4（或非门），AND5-6（与门），其中

NOR3，其一个输入端为A输入端，另一输入端连接至NOR4的输出端，输出端连接至AND5；

NOR4，其一个输入端为B输入端，另一输入端连接至NOR3的输出端，输出端连接至AND6；

AND5，其一个输入端为C输入端，另一输入端连接至NOR3的输出端，输出端为A_NO输出端；

AND6，其一个输入端为C输入端，另一输入端连接至NOR4的输出端，输出端为B_NO输出端。

图5为根据本发明的振荡器在cadence中仿真结果示意图。

本发明实施例中，电容充放电组模块分时对四个接地电容进行充电-采样保持-放电的操作，输出电容充电时的斜坡信号Vramp，再采样保持时的采样信号VSH；将VSH所获得的上一时钟相位的电平信号与参考电压Vref经过模拟比较器CMP2比较输出判断信号Vjudge，当VSH大于Vref时，Vjudge输出为低电平至U/D counter，U/D counter此时进行减一计数，输出计数信号Dig_Ctrl至电流镜DAC，电流镜DAC将Dig_Ctrl转换为相当的反馈控制信号Ifeedback， Ifeedback对模拟比较器CMP1的阈值电压进行抑制，使得CMP1的输出能够更快发生翻转，由此得到的下一时钟相位的采样电压将会减小；反之若VSH小于Vref，则得到反馈控制信号Ifeedback对CMP1的阈值电压进行补偿；Vramp与Vref经过CMP1比较获得脉冲信号Vpulse，Vpulse经分频器Divider处理后得到占空比为50%的时钟信号Fout和控制信号Fctrl，Fctrl经过逻辑处理生成控制信号对充放电电容进行分时处理；最终经过数模混合自校准环路的不断补偿与抑制，输出的时钟信号Fout会趋于稳定，从而得到高稳定性的时钟信号。

实施例2

本发明实施例中，还提供一种系统芯片，包括如上所述的基于数模混合自校准环路的弛张振荡器。本发明在传统弛张振荡器的基础上，提出了一种基于数模混合自校准环路的弛张振荡器，其电路结构能够对振荡器前一时钟相位斜坡信号进行采样，并通过数模混合自校准模块处理输出控制信号到主比较器，从而降低了包括环路延迟、电平偏移等问题对于输出时钟信号稳定性的影响，有效地解决了环路延迟等问题对于输出频率波动的影响，有效地提高了弛张振荡器输出频率的稳定性；电路结构不需要额外的元器件，弛张振荡器可以在片上电路实现，可有效减小系统体积，且本发明采用全集成方案，可应用于当前对于时钟稳定性要求较高的系统芯片中。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于数模混合自校准环路的弛张振荡器，其特征在于，包括，

正温度系数基准电路模块，用于生成并输出参考电流、参考电压；

电容充放电组模块，接收所述参考电流和电路自用控制信号产生模块发送的第一参考电流开关控制信号、第二参考电流开关控制信号、第一电容充电开关控制信号、第二电容充电开关控制信号、第三电容充电开关控制信号、第四电容充电开关控制信号、第一电容放电兼第二电容采样输出开关控制信号、第二电容放电兼第一电容采样输出开关控制信号、第三电容放电兼第四电容采样输出开关控制信号、第四电容放电兼第三电容采样输出开关控制信号，生成并输出斜坡信号和采样信号；

自校准补偿信号产生模块，接收所述参考电压和所述采样信号，生成并输出反馈控制信号；

时钟信号产生模块，接收所述参考电压、所述斜坡信号和所述反馈控制信号，生成并输出时钟信号和时钟控制信号；

电路自用控制信号产生模块，接收所述时钟控制信号，输出所述第一参考电流开关控制信号、所述第二参考电流开关控制信号、所述第一电容充电开关控制信号、所述第二电容充电开关控制信号、所述第三电容充电开关控制信号、所述第四电容充电开关控制信号、所述第一电容放电兼第二电容采样输出开关控制信号、所述第二电容放电兼第一电容采样输出开关控制信号、所述第三电容放电兼第四电容采样输出开关控制信号、所述第四电容放电兼第三电容采样输出开关控制信号。

2.根据权利要求1所述的基于数模混合自校准环路的弛张振荡器，其特征在于，所述电容充放电组模块，包括，第一电容，第二电容，第三电容，第四电容，第一受控开关，第二受控开关、第三受控开关、第四受控开关、第五受控开关、第六受控开关、第七受控开关、第八受控开关、第九受控开关、第十受控开关、第十一受控开关，第十二受控开关，第十三受控开关，第十四受控开关，其中，

所述第一电容，其一端接地，另一端分别连接所述第三受控开关、所述第七受控开关和所述第十二受控开关的一端；

所述第二电容，其一端接地，另一端来分别连接所述第四受控开关、所述第八受控开关和所述第十一受控开关的一端；

所述第三电容，其一端接地，另一端分别连接所述第五受控开关、所述第九受控开关和所述第十四受控开关的一端；

所述第四电容，其一端接地，另一端分别连接所述第六受控开关、所述第十受控开关和所述第十三受控开关的一端；

所述第七受控开关、所述第八受控开关、所述第九受控开关和所述第十受控开关的另一端均接地；

所述第一受控开关与所述第二受控开关的一端相连，接收所述参考电流；

所述第一受控开关与所述第二受控开关的另一端相连，并分别连接所述第三受控开关、所述第四受控开关、所述第五受控开关和所述第六受控开关的另一端，生成并输出所述斜坡信号；

所述第十一受控开关、所述第十二受控开关、所述第十三受控开关和所述第十四受控开关的另一端相连，生成并输出所述采样信号；

所述第一受控开关、所述第二受控开关分别由所述第一参考电流开关控制信号和所述第二参考电流开关控制信号控制；所述第三受控开关、所述第四受控开关、所述第五受控开关和所述第六受控开关分别由所述第一电容充电开关控制信号、所述第二电容充电开关控制信号、所述第三电容充电开关控制信号和所述第四电容充电开关控制信号控制；所述第七受控开关、所述第八受控开关、所述第九受控开关和所述第十受控开关分别由所述第一电容放电兼第二电容采样输出开关控制信号、第二电容放电兼第一电容采样输出开关控制信号、第三电容放电兼第四电容采样输出开关控制信号、第四电容放电兼第三电容采样输出开关控制信号控制；所述第十一受控开关、所述第十二受控开关、所述第十三受控开关和所述第十四受控开关分别由所述第一电容放电兼第二电容采样输出开关控制信号、所述第二电容放电兼第一电容采样输出开关控制信号、所述第三电容放电兼第四电容采样输出开关控制信号、所述第四电容放电兼第三电容采样输出开关控制信号控制。

3.根据权利要求1所述的基于数模混合自校准环路的弛张振荡器，其特征在于，所述自校准补偿信号产生模块，包括，第一比较器，升降计数器，以及电流镜数模转换器，其中，

所述第一比较器，其正输入端接收所述参考电压，负输入端接收所述采样信号，生成并输出判断信号；

所述升降计数器，其输入端输入所述判断信号，生成并输出计数信号；

所述电流镜数模转换器，其输入端输入所述计数信号，生成并输出所述反馈控制信号。

4.根据权利要求3所述的基于数模混合自校准环路的弛张振荡器，其特征在于，所述第一比较器，采用模拟比较器。

5.根据权利要求1所述的基于数模混合自校准环路的弛张振荡器，其特征在于，所述时钟信号产生模块，包括，第二比较器，以及分频器，其中，

所述第二比较器，其正输入端接收所述参考电压，负输入端接收所述斜坡信号，控制信号输入端接收所述反馈控制信号，生成并输出脉冲信号；

所述分频器，其输入端输入所述脉冲信号，生成并输出所述时钟信号和所述时钟控制信号。

6.根据权利要求5所述的基于数模混合自校准环路的弛张振荡器，其特征在于，所述第二比较器，采用模拟比较器。

7.根据权利要求1所述的基于数模混合自校准环路的弛张振荡器，其特征在于，所述电路自用控制信号产生模块，包括，第一反相器，第二反相器，第三反相器，第一或非门，第二或非门，第一或门，第二或门，第一D触发器，第二D触发器，第一与门，第二与门，第三与门，第四与门，第一非交叠时钟产生电路，第二非交叠时钟产生电路，其中

所述第一反相器，其输入端连接所述时钟控制信号，输出端连接所述第二或非门的输入端；

所述第二反相器，其输入端连接所述第一或门的输出端，输出端分别连接第一与门和第二与门的其中一个输入端；

所述第三反相器，其输入端连接所述第二或门的输出端，输出端分别连接第三与门和第四与门的其中一个输入端；

所述第一或非门，其一个输入端输入所述时钟控制信号，另一输入端连接所述第二或非门的输出，输出端连接所述第一或门的其中一个输入端；

所述第二或非门，其一个输入端连接所述第一反相器的输出，另一输入端连接所述第一或非门的输出，输出端连接所述第二或门的其中一个输入端；

所述第一或门，其一个输入端输入复位信号，另一个输入端连接所述第一或非门的输出，输出端输出所述第一参考电流开关控制信号；

所述第二或门，其一个输入端输入复位信号，另一个输入端连接所述第二或非门的输出，输出端输出所述第二参考电流开关控制信号；

所述第一D触发器，其触发信号输入端连接所述第一或门的输出，另一个输入端连接自身反向输出端，正向输出端连接至第一与门的一个输入端，反向输出端连接至第二与门的一个输入端；

所述第二D触发器，其触发信号输入端连接所述第二或门的输出，另一个输入端连接自身反向输出端，正向输出端连接至第四与门的一个输入端，反向输出端连接至第三与门的一个输入端；

所述第一与门，其一个输入端连接第二反相器的输出，另一输入端连接第一D触发器的正向输出端，输出所述第二电容放电兼第一电容采样输出开关控制信号；

所述第二与门，其一个输入端连接第二反相器的输出，另一输入端连接第一D触发器的反向输出端，输出所述第四电容放电兼第三电容采样输出开关控制信号；

所述第三与门，其一个输入端连接第三反相器的输出，另一输入端连接第二D触发器的反向输出端，输出所述第三电容放电兼第四电容采样输出开关控制信号；

所述第四与门，其一个输入端连接第三反相器的输出，另一输入端连接第二D触发器的正向输出端，输出所述第一电容放电兼第二电容采样输出开关控制信号；

所述第一非交叠时钟产生电路，其第一输入端连接所述第二D触发器的正向输出端，第二输入端连接第二D触发器的反向输出端，第三输入端输入所述第一参考电流开关控制信号，第一输出端输出所述第二电容充电开关控制信号，第二输出端输出所述第一电容充电开关控制信号；

所述第二非交叠时钟产生电路，其第一输入端连接所述第一D触发器的正向输出端，第二输入端连接第一D触发器的反向输出端，第三输入端输入所述第二参考电流开关控制信号，第一输出端输出所述第三电容充电开关控制信号，第二输出端输出所述第四电容充电开关控制信号。

8.根据权利要求7所述的基于数模混合自校准环路的弛张振荡器，其特征在于，所述第一非交叠时钟产生电路，包括，第三或非门，第四或非门，第五与门，第六与门，其中，

所述第三或非门，其一个输入端连接所述第二D触发器的正向输出端，另一输入端连接至第四或非门的输出端，输出端连接至第五与门；

所述第四或非门，其一个输入端连接第二D触发器的反向输出端，另一输入端连接至第三或非门的输出端，输出端连接至第六与门；

所述第五与门，其一个输入端输入所述第一参考电流开关控制信号，另一输入端连接至第三或非门的输出端，输出端输出所述第二电容充电开关控制信号；

所述第六与门，其一个输入端输入所述第一参考电流开关控制信号，另一输入端连接至第四或非门的输出端，输出端输出所述第一电容充电开关控制信号。

9.根据权利要求7所述的基于数模混合自校准环路的弛张振荡器，其特征在于，所述第二非交叠时钟产生电路，包括，第五或非门，第六或非门，第七与门，第八与门，其中，

所述第五或非门，其一个输入端连接所述第一D触发器的正向输出端，另一输入端连接至第六或非门的输出端，输出端连接至第七与门；

所述第六或非门，其一个输入端连接第一D触发器的反向输出端，另一输入端连接至第五或非门的输出端，输出端连接至第八与门；

所述第七与门，其一个输入端输入所述第二参考电流开关控制信号，另一输入端连接至第五或非门的输出端，输出端输出所述第三电容充电开关控制信号；

所述第八与门，其一个输入端输入所述第二参考电流开关控制信号，另一输入端连接至第六或非门的输出端，输出端输出所述第四电容充电开关控制信号。

10.一种系统芯片，其特征在于，包括权利要求1-9任一项所述的基于数模混合自校准环路的弛张振荡器。

Images