CN1254119C - 无线通信基带调制的多通道相位匹配控制方法与实现电路 - Google Patents

Abstract

本发明涉及一种无线通信基带调制的多通道相位匹配控制方法与实现电路。电路主要由数字调制模块、多通道模拟处理模块和多通道自适应相位匹配控制模块连接组成。其中的多通道自适应相位匹配控制模块，在电路上电初始化过程中，由相位误差检测电路检测每一个自适应相位匹配通道与基准通道间的相位滞后或超前的相位误差并对应输出脉冲信号；由相位误差累加器将每一脉冲信号占空比的增大或减小转换成电压输出量的增大或减小；和由相位误差逻辑控制电路将电压量转换成相应自适应相位匹配通道的延迟控制逻辑信号。该延迟控制逻辑信号送给多通道模拟处理模块相应自适应相位匹配通道的滤波器，通过改变相应通道的延迟，实现多通道的自适应相位调整。

Description

无线通信基带调制的多通道相位匹配控制方法与实现电路

发明领域

本发明涉及一种无线通信基带调制技术，特别是一种采用自适应技术对无线通信中多通道基带调制进行精密相位控制的控制方法与实现电路，其电路设计则特别适于制作成集成电路芯片。

技术背景

在现有的无线通信基带调制系统中，多通道间的相位匹配是通过无线通信基带调制芯片上集成电路的制造工艺来保证的。虽然集成电路对近距离器件有较好的匹配性能，但是对于由多个电路模块形成的通道间匹配，则难以保证其匹配精度。

特别是现代无线通信中广泛使用相位调制技术，当通道间信号的相位不同时，信号在解码过程中会出现相位偏移或者使噪声容限降低，相应提高了系统的误码率和导致通信速度降低，因此在基带调制中控制各通道信号相位匹配精度是十分重要的。

图1中示意出一种多通道无线通信基带调制集成电路芯片的原理性结构。主要包括数字调制模块(DIGITAL MODULATION)11、增益调整(GAINADJUSTMENT)模块12，模拟处理模块(ANALOG PROCESS)13和辅助电路模块(AUXILIARY CIRCUIT)14。需要说明的是：传统使用的多通道无线通信基带调制集成电路芯片一般没有设计增益调整模块12，是为方便说明本发明的技术方案而例举的一种最新电路结构。

其中的增益调整模块12设有多个处理通道(如Q个)，用于多通道增益误差控制(GAIN ERROR CONTROL)，实现多通道增益自适应匹配调整。选择增益调整模块12中的一个通道如I通道为基准通道。

其中的模拟处理模块13也对应设置有多个处理通道(如Q个)，每一个处理通道由数模转换器(DAC)131(如12～14比特)、滤波器(FILTER)132及功率驱动器(DRIVER)133顺序连接构成。

输入数据(DATA INPUT)进入芯片内部的数字调制模块11后完成数字调制，以并行(12～14bits位)多通道(Q)数据信号的方式传送给增益调整模块12，增益调整模块12中的同步电路输出的并行(如12～14比特)、多通道(Q)数据信号送模拟处理模块13，在模拟处理模块13中由对应的多个(Q)模拟处理通道分别完成数模转换、滤波及功率驱动，然后以多通道(Q)模拟信号的方式输出，输出的多通道OUTPUT I，...，OUTPUT Q信号送至后级处理器。

该芯片的逻辑输入端(LOGIC INPUT)主要用于对芯片的各种功能进行控制，辅助电路模块14主要完成电压基准等功能。

根据图示结构可以看出该多通道集成芯片电路基带调制的主要特点是：

(1).对数据输入信号的调制是以数字方式完成的，对于现代的无线通信来说，数字基带调制有精度高、响应速度快、抗干扰能力强等优点；

(2).对于由模拟处理部分产生的各通道间相位不匹配的情况不进行校正，只是以集成电路制造工艺一致性较好的特点将Q个通道间相位的误差控制在一定的范围内；

(3).由于集成电路制造工艺误差是随机分布的，导致芯片性能在一定范围内偏移，使各芯片参数的一致性较差；

(4).若采用激光校正和融铝、融多晶硅丝等校正方法，需要对芯片进行测试，而测试过程又需借助精密仪器，因而增加了芯片测试的难度与成本；

(5).激光校正只有大型半导体公司才有能力作，不适合一般的制造厂商采用；

(6).即使已经校正了精度，但电路芯片经长时间使用后仍可能会产生偏移，导致芯片电气性能降低。

综上所述，显然图1所示结构的无线通信正交调制基带处理集成芯片电路的多通道相位匹配保证技术是不充份的，极有改进的必要。

发明内容

本发明的目的是设计一种无线通信基带调制中多通道间相位的匹配控制方法与实现电路，适于在无线通信系统的高频基带调制技术中使用，尤其是在高性能的无线通信系统中使用，如GSM的GPRS(通用无线分组业务)模式的芯片设计中使用，保证通道间相位误差调整精度，不会因使用时间长而出现调整误差。

实现本发明目的的技术方案是这样的：一种无线通信基带调制的多通道相位匹配控制电路，包括对输入数据进行数字调制并输出并行多通道数据的数字调制模块，和对并行多通道数据分通道进行数模转换、滤波及功率驱动并输出多通道模拟信号的多通道模拟处理模块，其特征在于：

还包括有多通道自适应相位匹配控制模块和数字正弦波发生器；多通道自适应相位匹配控制模块由相位误差检测电路、相位误差累加电路和相位误差逻辑控制电路顺序连接构成；相位误差检测电路分通道与多通道模拟处理模块的功率驱动电路连接，相位误差逻辑控制电路分通道与多通道模拟处理模块的滤波器连接；数字正弦波发生器连接所述的数字调制模块。

所述的相位误差检测电路包括第一电压比较器、第二电压比较器、电压比较器的漂移抵消电路和异或门；第一、第二电压比较器的一个输入端连接基准电源，第一、第二电压比较器的另一个输入端分别连接多通道模拟处理模块基准通道的模拟输出及除基准通道以外任一其他通道的模拟输出，第一、第二电压比较器的输出端分别连接异或门的两个输入端，电压比较器的漂移抵消电路连接第一、第二电压比较器的又一个输入端口。

所述的相位误差累加电路是由运算放大器、基准电流源、电子控制开关、电容及开关电容等效电阻网络连接组成的开关电容模式的电荷泵。

所述的相位误差累加电路是由运算放大器、基准电流源、电子控制开关及电容连接组成的利用递归技术实现的电荷泵。

所述的相位误差逻辑控制模块由电阻分压器、电压比较器矩阵、组合逻辑模块和锁存器顺序连接构成。

还包括有多通道增益调整模块，分通道连接在所述数字调制模块与多通道模拟处理模块之间。

所述的数字调制模块、多通道增益调整模块、多通道模拟处理模块、多通道自适应相位匹配控制模块和数字正弦波发生器制作在一块集成电路芯片上。

实现本发明目的的技术方案还是这样的：一种无线通信基带调制电路的多通道相位匹配控制方法，其特征在于包括以下处理步骤：

A.电路上电进入初始化阶段；

B.将数字正弦波信号送入数字调制模块进行数字调制，并以并行多通道数据的方式对应传送给多通道模拟处理模块，分通道、顺序进行数模转换、滤波和功率驱动，输出多通道正弦波模拟信号；

C.选择多通道中的一个通道为基准通道，其他通道为自适应相位匹配通道，将基准通道输出的正弦波模拟信号及其他自适应相位匹配通道输出的正弦波模拟信号送入多通道自适应相位匹配控制模块，由相位误差检测电路检测每一个自适应相位匹配通道与基准通道间的相位滞后或超前的相位误差并对应输出脉冲信号，由相位误差累加器将每一脉冲信号占空比的增大或减小转换成电压输出量的增大或减小，和由相位误差逻辑控制电路将电压量转换成相应自适应相位匹配通道的延迟逻辑控制信号；

D.将延迟逻辑控制信号送给多通道模拟处理模块相应自适应相位匹配通道的滤波器，改变相应自适应相位匹配通道的延迟，使该自适应相位匹配通道中信号的相位前移或后移，实现相应自适应相位匹配通道相位与基准通道相位匹配；

E.结束初始化阶段，锁定相位误差逻辑控制电路输出的各通道的延迟逻辑控制信号，将多通道自适应相位匹配控制模块置于不工作状态。

所述步骤A的电路上电初始化阶段进一步包括：

将数字正弦波发生器产生的低频正弦波信号输入数字调制模块进行数字调制。

所述的步骤B中，还包括将数字调制模块输出的并行多通道数据先对应传送给多通道增益调整模块进行自适应相位匹配通道与基准通道间的增益匹配调整，再将经增益匹配调整后的并行多通道数据对应传送给多通道模拟处理模块。

所述步骤C中，检测两个信号的相位误差进一步包括以下处理步骤：

c1.由相位误差检测电路通过电压比较器及比较器的漂移抵消电路，将基准通道和一个自适应相位匹配通道输出的两个正弦波模拟正交调制信号，分别以各自通道调制信号处理时的共模电压为基准进行比较，转化成以各自调制信号处理时的共模电压为过零点的两路数字信号；

c2.由异或门对两路数字信号进行逻辑运算，获得反映两通道相位超前或滞后的相位误差数字脉冲；

c3.在两通道的信号相位差为90度时，异或门输出的相位误差数字脉冲占空比为1∶1，所述的输出脉冲在一个周期内无多余相位；

c4.在两通道的信号相位差偏离90度时，异或门输出的相位误差数字脉冲占空比增加或减小。

所述步骤C中对检测的相位误差进行相位误差累加，是通过电子开关控制电荷泵，由相位误差脉冲对电容进行N次充电及放电过程中的平均效应，在电荷泵电流大小与电容成线性比例关系时，相位误差的累加结果是线性的，在电荷泵电流大小与电容无线性比例关系时，是利用迭代算法进行相位误差累加的。

还包括将一迭代计数器设置成N位计数器，每调整一次所述的自适应相位匹配通道，则对N位计数器作一次减1操作，同时送出一个复位(RESET)信号，将所述的电容复位到共模基准电压(VCOM)，直到N等于零时结束。

所述步骤C中将电压量转换成相应自适应相位匹配通道的延迟逻辑控制信号进一步包括：

c5.电阻串以共模基准电压(VCOM)为参考，对比较器矩阵的上限基准电压(VCOM+VREF)和比较器矩阵的下限基准电压(VCOM-VREF)进行分压，生成比较器矩阵中每一个电压比较器的比较基准电压；

c6.比较器矩阵中每一个电压比较器对相位误差累加电路输出的电压(VOUT)与相应的比较基准电压进行比较，相位误差累加电路输出的电压(VOUT)超过比较基准电压的电压比较器，发生输出逻辑状态翻转；

c7.由逻辑组合单元对比较器矩阵输出的逻辑状态进行编码处理，产生相应的通道延迟逻辑控制信号；

c8.在初始化阶段结束后，锁存器存储通道延迟逻辑控制信号直至电路掉电。

所述步骤C中将电压量转换成相应自适应相位匹配通道的延迟控制信号进一步包括：

c9.由上限电压比较器对比较器矩阵的上限基准电压(VCOM+VREF)和相位误差累加电路输出的电压(VOUT)进行电压比较，由下限电压比较器对比较器矩阵的下限基准电压(VCOM-VREF)和相位误差累加电路输出的电压(VOUT)进行电压比较；

c10.在相位误差累加电路输出的电压(VOUT)高于比较器矩阵的上限基准电压(VCOM+VREF)时，上限电压比较器的输出逻辑状态发生翻转，由后续的组合逻辑模块对累计的相位误差作加法运算，在相位误差累加电路输出的电压(VOUT)低于比较器矩阵的下限基准电压(VCOM-VREF)时，下限电压比较器的输出逻辑状态发生翻转，由后续的逻辑组合模块对累计的相位误差作减法运算，产生相应的通道延迟控制信号；

c11.在初始化阶段结束后，锁存器存储通道延迟控制信号直至电路掉电。

所述的步骤c10中，还包括利用RESET值对逻辑组合模块进行复位操作，在RESET值为“1”时，结束针对当前通道的相位误差调整，开始针对下一个通道的相位误差进行调整或结束全部初始化调整过程。

所述步骤E的结束初始化阶段包括将数字调制模块的数据输入从接收电路内部的正弦波二进制数据输入切换为接收电路外部的数据输入。

所述的初始化阶段是由一计时器根据相位匹配调整精度要求进行长短控制的。

本发明方法的优点是：在基带调制电路中增加了自适应相位匹配电路，能够在上电初始化时自动实现多通道相位的匹配调整，不需要额外的测试及校正手段；相位的调整可以针对集成电路进行，适于不同的制造工艺；相位的调整是自适应的，每一个集成电路的误差都会在相应的控制范围内；因相位的调整在电路上电后进行，控制精度不会随着使用时间的延长而变化。

本发明为无线通信基带调制类电路提供了一种由相位误差检测电路、相位误差累加电路及相位误差逻辑控制电路组成的多通道自适应相位匹配控制电路，可与数字调制器、多通道增益调整模块、多通道模拟处理模块及附加的数字正弦波信号发生器与计时器组合，形成无线通信基带调制电路，可完成电路中各通道间相位误差的自适应匹配控制与调整。

本发明方法是利用低频信号在上电初始化阶段进行相位误差检测、累加及逻辑控制的，而初始化阶段结束后的正常调制信号则可工作于高频区域，因此适合于在无线通信的多通道高频基带调制电路中使用；同时，调整的精度高，不会随着时间的延长而出现调整误差。本发明的电路适合在高性能系统，如GSM的GPRS模式集成电路设计中应用。

附图说明

图1是无线通信正交调制的基带调制集成电路原理框图；

图2是采用多通道自适应相位匹配的无线通信基带调制集成电路原理框图；

图3是图2中相位误差检测电路的电路结构原理框图；

图4是图3所示相位误差检测电路的电路结构图；

图5是相位误差检测波形示意图，包括由图5a所示的无相位误差时的相位检测波形示意图，由图5b所示的Q通道滞后于I通道时的相位检测波形示意图和由图5c所示的Q通道超前于I通道时的相位检测波形示意图；

图6是图2中利用开关电容模式实现的相位累加器电路结构示意图；

图7是图2中利用递归模式实现的相位累加器电路结构示意图；

图8是相位误差累加效应波形示意图，包括由图8a所示的Q通道滞后于I通道时的相位累加效应波形示意图和由图8b所示的Q通道超前于I通道时的相位累加效应波形示意图；

图9是图2中相位误差逻辑控制单元第一种实现电路结构图；

图10是图2中相位误差逻辑控制单元第二种实现电路结构图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

参见图2，图中示意出的无线通信正交调制基带处理电路，采用了本发明的自适应多通道相位自动匹配技术，并可制作成集成电路芯片，从而形成具有多通道相位自动匹配校正效果的无线通信正交调制的基带处理芯片。

所包含的数字调制模块(DIGITAL MODULATION)21、增益调整(GAINADJUSTMENT)模块22、模拟处理模块(ANALOG PROCESS)23和辅助电路模块(AUXILIARY CIRCUIT)26的结构同图1。其中的增益调整模块22设置有多个处理通道(如Q个)，其中一个未设置增益调整电路224的通道为基准通道(如通道I)，基准通道由预衰减电路221和延迟电路222连接组成，其他通道各由预衰减电路221和增益调整电路224连接组成，图中的223是同步电路，用于对多通道的二进制调整数据进行同步处理，数字调制模块21输出的并行多通道数据先对应传送给多通道增益调整模块22进行自适应相位匹配通道(Q个)与基准通道(通道I)间的增益匹配调整，再将经增益匹配调整后的并行多通道数据对应传送给多通道模拟处理模块23；模拟处理模块23也设置有多个处理通道(如Q个)，每一个处理通道由数模转换器(DAC)231(如12～14比特)，滤波器(FILTER)232及功率驱动器(DRIVER)233顺序连接构成。

本发明在上述基本结构的基础上增加了自适应相位匹配控制模块24、计时器27和数字正弦波发生器25。

外部输入数据DATA INPUT信号(初始化阶段结束后)或内部数字正弦波发生器25输出的数据信号(电路上电进入初始化阶段时)，进入电路内部的数字调制器21，完成数字调制，以并行多通道数据的方式经过增益调整模块22进行多通道增益误差匹配控制后，送至模拟处理模块23，完成数模转换、滤波及功率驱动后，以多通道模拟输出信号OUTPUT I、...、OUTPUT Q的方式送给后级处理器。电路的逻辑输入(LOGIC INPUT)对电路的各种功能进行控制，辅助电路26完成电压基准等功能。

自适应多通道相位匹配控制模块24由相位误差(超前或滞后)检测电路241、相位误差累加电路242和相位误差逻辑控制电路243顺序连接构成。相位误差(超前或滞后)检测电路241，检测模拟处理模块23多通道模拟输出信号(两个正弦波信号)的相位误差，并转换成相位误差脉冲输出，检测出的相位误差脉冲送到相位误差累加电路242中。相位误差累加电路242根据相位误差(超前或滞后)检测电路241输出脉冲占空比的增大或减小而输出增加或减小的电压(幅度)。输出电压传递给相位误差逻辑控制电路243，计算出以基准通道为参考的其他通道需要调整的相位参数，进而控制模拟处理模块23中相应通道滤波器232的延迟，从而完成电路内部多通道间的相位自适应匹配调整。

数字正弦波发生器25产生低频的正弦波信号，在系统初始化阶段供相位检测及调整使用，即在电路上电时，由数字正弦波发生器25产生的低频正弦波信号送数字调制模块21进行数字调制、多通道增益自适应调整、多通道模拟处理和多通道相位自适应匹配；初始化阶段结束后，自适应多通道相位匹配控制模块24停止工作，仅维持各通道的相位调整参数；计时器27则用于控制自适应多通道相位匹配控制模块24在初始化阶段的工作时间，初始化阶段的工作时间是根据相位调整精度要求进行长短控制的。

参见图3，是图2中相位误差检测电路241的原理框图，包括第一高精度电压比较器2411、第二高精度电压比较器2412、电压比较器的漂移抵消(OFFSETCANCELL)电路2413和异或逻辑电路2414。第一高精度电压比较器2411与第二高精度电压比较器2412的一个输入端连接参考电压VREF，另一输入端分别连接基准通道的模拟输出信号OUTPUT I及任意一个通道的模拟输出信号OUTPUT Q(利用时分模式从Q个通道中选通获得)，异或逻辑电路2414对两高精度电压比较器2411、2412输出的逻辑状态信号进行异或逻辑操作，电压比较器的漂移抵消(OFFSET CANCELL)电路2413用于对两个高精度电压比较器2411、2412的漂移电压进行抑制。

结合参见图4，与图3所示原理框图对应。第一、第二高精度电压比较器(COM)具有相同的电路结构，OUTPUT I及OUTPUT Q是基准通道与任何一个其他通道的两路正交调制信号的模拟输出，VCOM I和VCOM Q是电路内部I、Q通道调制信号处理时的共模电压，opAMP为运算放大器，INV为反相器，XOR为异或门，SA及SB为电子开关。

两运算放大器opAMP，电容CA和CB，电子开关SA和SB构成比较器的漂移电压抵消电路(OFFSET CANCELL)。OUTPUT I及OUTPUT Q与两电压比较器的正输入端连接，VCOM I和VCOM Q与两电压比较器的负输入端连接，并且分别与两运算放大器opAMP的负输入端连接，两运算放大器opAMP的正输入端分别通过开关SB与OUTPUT I、OUTPUT Q连接，开关SA将运算放大器opAMP的两个输入端短路，同时将运算放大器opAMP的输出与电容CA连接，开关SB将运算放大器opAMP的输出分别与电容CB连接，同时将采样的漂移电压OFFSET接入两电压比较器的一个输入端口，使得电压比较器的漂移电压(OFFSET)得到与运算放大器的增益相同的衰减。

模拟正交调制信号OUTPUT I及OUTPUT Q分别以VCOM I及VCOM Q为基准电压进行比较，最终产生以各自共模电压为过零点的数字输出。这两个数字输出经反相器INV反相后，在异或门XOR中完成OUTPUT I及OUTPUT Q两个信号的相位检测，输出反映通道间相位差的CHLOGIC逻辑电平信号。

结合参见图5，图5a中所示是无相位误差时的相位检测结果，当通道I(CH1)及Q(CHQ)的输出OUTPUT I及OUTPUT Q相位差为90度时，两电压比较器的输出脉冲(COM1 OUTPUT与COM2 OUTPUT)上升沿及下降沿各自相差1/4周期，再经反相和异或处理后，最终输出的脉冲在一个周期内无多余相位。

图5b中所示是Q通道滞后于I通道时的相位检测结果。如果模拟输出OUTPUTQ滞后于OUTPUT I一个多余的相位，则经过处理后，在一个周期内，会出现相位差。相位差以时间差表示。当相位差为ΔT时，一个周期内的表现则为4×ΔT。

图5c中所示是Q通道超前于I通道时的相位检测结果。图中示出模拟输出OUTPUT Q超前于OUTPUT I一个多余的相位。

从图5b与图5c的比较中可以看到，OUTPUT Q滞后于OUTPUT I的相位差与OUTPUT Q超前于OUTPUT I的相位差极性相反。虽然相位差的极性可以通过定义获得，但由于在本电路设计中利用的是相对的相位差，因此对单个相位差的极性可不加定义。

当OUTPUT Q超前于OUTPUT I时，同样会出现相位差，并且相位差的极性与OUTPUT Q滞后于OUTPUT I时的相反。因此该相位误差检测电路241是一个相位超前或滞后检测电路。

通过图5可以说明图4所示的本发明的相位误差检测电路241的特点：可以检测两个正交信号的相位差；可以识别两个正交信号相位差的极性。

本发明为相位误差累加电路242设计了两种电路实施方案，分别为图6所示的开关电容模式的相位误差累加器实现方案与图7所示的利用递归模式实现的相位误差累加器方案。都是由电荷泵连接缓冲器组成的。相位误差累加电路242对相位误差检测电路241检测的相位误差进行相位误差累加，是通过电子开关控制电荷泵，由相位误差脉冲对电容进行N次充电及放电过程中的平均效应，在电荷泵电流大小与电容成线性比例关系时，相位误差的累加结果是线性的，在电荷泵电流大小与电容无线性关系时，是利用迭代算法进行相应误差累加。

图6是一个开关模式的相位累加器，op1，op2，op3，op4为运算放大器，op1正输入端接基准电压VREF，负输入端与电容C1、开关SW1及晶体管M1源极连接，op1输出端与晶体管M1栅极连接，晶体管M2，M3，M4，M5构成基准(CASCODE)电流源，M2，M3的栅极与偏置电压VBIASP连接，源极分别与M4，M5的漏极连接。晶体管M4，M5的源极与电源VDD连接，栅极与M1、M2的漏极连接，M3的漏极经开关SW6与电容C4连接，构成电容C4的充电回路。

开关SW3将电容C4与电压VCOM连接，在RESET控制有效时，将电容C4上的电压预冲到VCOM(如VCOM1、VCOMQ)。

运算放大器op4与电阻R1、R2及晶体管M11连接，输出以电源为基准的基准电压。op4的正输入端与VREF连接，负输入端与电阻R1及M11的源极连接，输出端与M11的栅极连接，晶体管M11的漏极与电阻R2及运算放大器op3的正输入端连接。

运算放大器op3的输出端与晶体管M10的栅极连接，负输入端与晶体管M10的源极、电容C3及开关SW5连接，SW5连接SW4及电容C5。晶体管M6，M7，M8，M9构成基准(CASCODE)电流源，M6，M7栅极与偏置电压VBIASN连接，源极与M8，M9的漏极连接，M8，M9的栅极与晶体管M10、M7的漏极连接。

晶体管M6的漏极经开关SW7与电容C4连接，构成电容C4的放电回路。运算放大器op2为缓冲(BUFFER)级，输出电容C4上的电压(VOUT)。

电容C2与开关SW1、SW2构成开关电容等效电阻网络，电容C5与开关SW4，SW5构成另外一个开关电容等效电阻网络。

SW6、SW7开关频率的设定由前级的相位误差检测结果(CHLOGIC及CHLOGIC非)提供，其频率为f，周期为T，当脉冲占空比变化时，电容C2、C5将相位误差转换为电压累加在电容C4上。在一个周期内，有两次充电和放电过程。

下式中I_ch表示充电电流，I_disch表示放电电流，V_ch表示充电电压，V_disch表示放电电压。

   I_ch＝V_REF*ω_conC₂

I_disch＝V_REF*ω_conC₅

${\mathrm{\ΔV}}_{\mathrm{ch}}=\frac{I_{\mathrm{ch}}*t_{\mathrm{CHLOGIC}}}{C_4}$

$=\frac{V_{\mathrm{REF}}*{\mathrm{\ω}}_{\mathrm{con}}{C}_2*\frac{T+\mathrm{\ΔT}}{4}}{C_4}(C_2=C_4)$

$=\frac{V_{\mathrm{REF}}*{\mathrm{\ω}}_{\mathrm{con}}*(T+\mathrm{\ΔT})}{4}$

${\mathrm{\ΔV}}_{\mathrm{disch}}=\frac{V_{\mathrm{REF}}*{\mathrm{\ω}}_{\mathrm{con}}*(T-\mathrm{\ΔT})}{4}$

ΔV＝ΔV_ch-ΔV_disch

   ＝V_REF*ω_con*ΔT/2

从以上推导可以看到：电容C4上的电压与基准电压VREF、电容C4的充放电频率及相位差的时间有关。

因此，在后续处理中，如比较器op2输入的基准电平与VREF成线性关系，则相位误差的转换仅与开关电容C4充放电的频率及相位误差的时间相关，从而可以比较准确的得到多次累加后的相位误差。

在采用此相位累加方法时，如果需要调整的相位在调整范围要求内，则可以利用开环的模式，为两个通道的相位误差进行匹配调整；如果应用在闭环调整中，匹配调整将会更加准确，但需要针对控制电路的稳定性及时延特性等进行仔细的设计。

图7是一种利用递归模式实现的相位误差累加器。op1和op2为两个运算放大器，op1的正输入端与VREF连接，负输入端与晶体管M1源极及电阻R1连接，op1的输出端与M1的栅极连接。晶体管M2，M3，M4，M5，M6，M7构成一个基准(CASCODE)电流源，M8，M9，M10，M11构成另外一个基准(CASCODE)电流源。M2，M3，M7的栅极与偏置电压VBIASP连接，M4，M5，M6的栅极与M1、M2的漏极连接，M4，M5，M6的源极与电源VDD连接。M8和M10的栅极与偏置电压VBIASN连接，M9，M11的栅极与M3、M8的漏极连接，M9，M11的源极与地线连接。

当相位误差检测的输出脉冲CHLOGIC为1时，SW2将M6、M7中的电流以充电形式导入电容C1，SW1将M10、M11中的电流导入电源；当CHLOGIC为0时，SW2将M6、M7中电流导入地线，SW1将M11、M10中电流以放电形式导入电容C1。

op2为电压跟随器，作缓冲级(BUFFER)，正输入端与电容C1连接，负输入端与输出端(VOUT)连接。

SW3为电容C1的复位(RESET)控制。当电容C1上的电压升高或降低，导致了一次逻辑控制的加减法运算、对相位误差进行一次调整后，即对电容C1进行复位。电容C1复位后，即进行下一次调整运算。

调整的次数(RESET信号)由迭代计数器(ITERATION COUNTER)给出。其充电、放电及相位差(时间差)由下述算式给出。

$I_{\mathrm{ch}}=I_{\mathrm{disch}}=\frac{V_{\mathrm{REF}}}{R_1}$

${\mathrm{\ΔV}}_{\mathrm{ch}}=\frac{I_{\mathrm{ch}}*\left(\frac{T+\mathrm{\ΔT}}{4}\right)}{C_1}$

${\mathrm{\ΔV}}_{\mathrm{disch}}=\frac{I_{\mathrm{disch}}*\left(\frac{T-\mathrm{\ΔT}}{4}\right)}{C_1}$

ΔV＝(ΔV_ch-ΔV_disch)*2

从以上分析可以看到，此种相位误差的累加方法，与基准电压VREF、电阻R1、电容C1及相位误差有关。因此不适合于作单次的匹配调整，由于电路简单，受漂移电压OFFSET的影响小，适用于在闭环控制中实现迭代相位误差匹配调整。

图8a、图8b中分别示出Q通道滞后于I通道时相位误差的累加效应，和Q通道超前于I通道时相位误差的累加效应。可以看出，当相位误差检测电路的输出脉冲(CHLOGIC)占空比增大时，相位误差累加电路的电压输出(VOUT)就增加；当相位误差检测电路的输出脉冲(CHLOGIC)占空比减小时，相位误差累加电路的电压输出(VOUT)则减小。

由于一次充电和放电的净效应小，同时，可能有其他噪声等原因，使得每一次的净效应也不一样，从而利用单次相位误差进行调整时容易出现信号不稳定的抖动(JITTER)等现象。可利用多次累加的效果进行调整，能有效地抑制此种问题。

本发明为相位误差逻辑控制电路243设计了两种实现方案，分别由图9、图10显示。

参见图9，第一种实现方案。由差分级比较电平产生电路(由电阻R、2R串接构成的电阻分压电路)、电压比较器矩阵(COM ARRAY)、组合逻辑模块(LOGICCOMBINATION)和锁存器(LATCH)连接构成。VCOM为共模基准电压，VCOM+VREF为电压比较器矩阵的上限基准电压，而VCOM-VREF为电压比较器矩阵的下限基准电压。上限与下限基准电压之间以电阻串形式形成电压比较器矩阵中每一个电压比较器的比较基准电平(与负输入端连接)。

VOUT是位于本电路前级的相位累加器的输出电压，与电压比较器矩阵的正输入端连接，当VOUT电压超过电压比较器矩阵中某个电压比较器的比较基准电平时，相应的电压比较器发生逻辑状态翻转。

比较器矩阵的输出逻辑状态进入组合逻辑模块进行编码处理，产生相应的通道相位匹配参数，即相应通道模拟处理模块中滤波器的通道延迟逻辑控制信号。以I通道为基准通道，当Q通道相位滞后I通道相位时，VOUT升高，比较器矩阵中发生相应比较器的翻转，逻辑组合电路编码产生相位匹配参数，使得Q通道的延迟减小，从而使得Q通道的相位前移；反之，当Q通道相位超前I通道相位时，VOUT下降，比较器矩阵2432中发生对应比较器的翻转，逻辑组合电路编码产生相位匹配参数，使得Q通道的延迟增加，从而使得Q通道的相位后移。

控制电路中的锁存器(LATCH)，其功能是在初始化结束后，存储各通道相应的相位匹配参数，直至掉电为止。

这种方法采用了电压比较器矩阵，一次可以产生某通道所需的相位匹配参数，适合于开环控制的场合，在闭环中也可以应用。

图10是第二种实现方案。由上限电压比较器(COM)、下限电压比较器(COM)、组合逻辑模块(LOGIC COMBINATION)和锁存器(LATCH)连接组成。VCOM为共模基准电压，VCOM+VREF为电压比较器矩阵的上限基准电压，与上限电压比较器的负输入端连接，而VCOM-VREF为电压比较器矩阵的下限基准电压，与下限电压比较器的正输入端连接。三个电压基准之间以电阻R连接。VOUT为相位累加电路的输出，分别与上、下限电压比较器的正、负输入端连接。

当VOUT高于上限电压VCOM+VREF时，上限电压比较器翻转，在组合逻辑模块中作加法(add)运算；当VOUT低于下限电压VCOM-VREF时，下限电压比较器翻转，在逻辑组合电路中作减法(subtract)运算。

以通道I为基准通道，当Q通道相位滞后I通道相位时，VOUT升高，在逻辑组合电路中作加法运算，输出的逻辑状态控制模拟处理模块中通道Q的滤波器延迟降低，逐渐调整Q通道相位到规定的精度。反之亦然，减法运算逻辑使得Q通道的滤波器延迟增加。

该相位误差逻辑控制电路，可以与实际的信号通道进行开环处理，将多个相位误差的平均值作为调整的依据，可有效降低抖动的影响。

该相位误差逻辑控制电路，可以与实际的信号通道进行闭环处理，利用加法器或减法器对累加的相位误差逐步进行调整。当复位(RESET)后的组合逻辑值为控制的中间值时，在组合逻辑部分可以作加减运算；当复位(RESET)后的组合逻辑值为全“1”，每当累计的相位误差低于设定值时，作一次减法运算；当复位(RESET)后的组合逻辑值为全“0”，每当累计的相位误差超过设定值时，作一次加法运算。

控制电路中的锁存器(LATCH)电路，其功能是在初始化结束后，存储各通道相应的相位匹配参数，直至掉电为止。

当一次调整完成后，由迭代计数器(输出RESET信号)控制进行下一次调整。每进行一次将相位误差累加电路(电荷泵)中电容上电压复位到VCOM的操作，迭代计数器内的数值减1，直至计数器的数值为0时结束调整过程。例如，将迭代计数器设置成N位计数器，每调整一次所述的自适应相位匹配通道，则对N位计数器作一次减1操作，同时送出一个复位RESET信号，将所述的电容复位到共模基准电压VCOM，直到N等于零时结束。

由于进行迭代调整，调整的精度与迭代的次数有关。

迭代的步长可以为1bit，也可以为多比特。

本发明在相位误差累加中，由于使用了电荷泵，只要两个通道的相位不匹配，都可以检测出来，通过多个周期的误差累加和相应的控制累加，采用多次平均或迭代的方法，利用开环和闭环的控制，都可以将相位误差匹配到需要的精度。

Claims (18)

1.一种无线通信基带调制的多通道相位匹配控制电路，包括对输入数据进行数字调制并输出并行多通道数据的数字调制模块，和对并行多通道数据分通道进行数模转换、滤波及功率驱动并输出多通道模拟信号的多通道模拟处理模块，其特征在于：

还包括有多通道自适应相位匹配控制模块和数字正弦波发生器；多通道自适应相位匹配控制模块由相位误差检测电路、相位误差累加电路和相位误差逻辑控制电路顺序连接构成；相位误差检测电路分通道与多通道模拟处理模块的功率驱动电路连接，相位误差逻辑控制电路分通道与多通道模拟处理模块的滤波器连接；数字正弦波发生器连接所述的数字调制模块。

2.根据权利要求1所述的无线通信基带调制的多通道相位匹配控制电路，其特征在于：所述的相位误差检测电路包括第一电压比较器、第二电压比较器、电压比较器的漂移抵消电路和异或门；第一、第二电压比较器的一个输入端连接基准电源，第一、第二电压比较器的另一个输入端分别连接多通道模拟处理模块基准通道的模拟输出及除基准通道以外任一其他通道的模拟输出，第一、第二电压比较器的输出端分别连接异或门的两个输入端，电压比较器的漂移抵消电路连接第一、第二电压比较器的又一个输入端口。

3.根据权利要求1所述的无线通信基带调制的多通道相位匹配控制电路，其特征在于：所述的相位误差累加电路是由运算放大器、基准电流源、电子控制开关、电容及开关电容等效电阻网络连接组成的开关电容模式的电荷泵。

4.根据权利要求1所述的无线通信基带调制的多通道相位匹配控制电路，其特征在于：所述的相位误差累加电路是由运算放大器、基准电流源、电子控制开关及电容连接组成的利用递归技术实现的电荷泵。

5.根据权利要求1所述的无线通信基带调制的多通道相位匹配控制电路，其特征在于：所述的相位误差逻辑控制模块由电阻分压器、电压比较器矩阵、组合逻辑模块和锁存器顺序连接构成。

6.根据权利要求1所述的无线通信基带调制的多通道相位匹配控制电路，其特征在于：还包括有多通道增益调整模块，分通道连接在所述数字调制模块与多通道模拟处理模块之间。

7.根据权利要求6所述的无线通信基带调制的多通道相位匹配控制电路，其特征在于：所述的数字调制模块、多通道增益调整模块、多通道模拟处理模块、多通道自适应相位匹配控制模块和数字正弦波发生器制作在一块集成电路芯片上。

8.一种无线通信基带调制电路的多通道相位匹配控制方法，其特征在于包括以下处理步骤：

A.电路上电进入初始化阶段；

B.将数字正弦波信号送入数字调制模块进行数字调制，并以并行多通道数据的方式对应传送给多通道模拟处理模块，分通道、顺序进行数模转换、滤波和功率驱动，输出多通道正弦波模拟信号；

C.选择多通道中的一个通道为基准通道，其他通道为自适应相位匹配通道，将基准通道输出的正弦波模拟信号及其他自适应相位匹配通道输出的正弦波模拟信号送入多通道自适应相位匹配控制模块，由相位误差检测电路检测每一个自适应相位匹配通道与基准通道间的相位滞后或超前的相位误差并对应输出脉冲信号，由相位误差累加器将每一脉冲信号占空比的增大或减小转换成电压输出量的增大或减小，和由相位误差逻辑控制电路将电压量转换成相应自适应相位匹配通道的延迟控制逻辑信号；

D.将延迟控制逻辑信号送给多通道模拟处理模块相应自适应相位匹配通道的滤波器，改变相应自适应相位匹配通道的延迟，使该自适应相位匹配通道中信号的相位前移或后移，实现相应自适应相位匹配通道相位与基准通道相位匹配；

E.结束初始化阶段，锁定相位误差逻辑控制电路输出的各通道的延迟控制逻辑信号，将多通道自适应相位匹配控制模块置于不工作状态。

9.根据权利要求8所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于所述步骤A的电路上电初始化阶段进一步包括：

将数字正弦波发生器产生的低频正弦波信号输入数字调制模块进行数字调制。

10.根据权利要求8所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于：

所述的步骤B中，还包括将数字调制模块输出的并行多通道数据先对应传送给多通道增益调整模块进行自适应相位匹配通道与基准通道间的增益匹配调整，再将经增益匹配调整后的并行多通道数据对应传送给多通道模拟处理模块。

11.根据权利要求8所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于所述步骤C中，检测两个信号的相位误差进一步包括以下处理步骤：

c1.由相位误差检测电路通过电压比较器及比较器的漂移抵消电路，将基准通道和一个自适应相位匹配通道输出的两个正弦波模拟正交调制信号，分别以各自通道调制信号处理时的共模电压为基准进行比较，转化成以各自调制信号处理时的共模电压为过零点的两路数字信号；

c2.由异或门对两路数字信号进行逻辑运算，获得反映两通道相位超前或滞后的相位误差数字脉冲；

c3.在两通道的信号相位差为90度时，异或门输出的相位误差数字脉冲占空比为1∶1，所述的输出脉冲在一个周期内无多余相位；

c4.在两通道的信号相位差偏离90度时，异或门输出的相位误差数字脉冲占空比增加或减小。

12.根据权利要求8所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于：所述步骤C中对检测的相位误差进行相位误差累加，是通过电子开关控制电荷泵，由相位误差脉冲对电容进行N次充电及放电过程中的平均效应，在电荷泵电流大小与电容成线性比例关系时，相位误差的累加结果是线性的，在电荷泵电流大小与电容无线性比例关系时，是利用迭代算法进行相位误差累加的。

13.根据权利要求12所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于：还包括将一迭代计数器设置成N位计数器，每调整一次所述的自适应相位匹配通道，则对N位计数器作一次减1操作，同时送出一个复位RESET信号，将所述的电容复位到共模基准电压VCOM，直到N等于零时结束。

14.根据权利要求8所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于所述步骤C中将电压量转换成相应自适应相位匹配通道的延迟控制逻辑信号进一步包括：

c5.电阻串以共模基准电压VCOM为参考，对比较器矩阵的上限基准电压VCOM+VREF和比较器矩阵的下限基准电压VCOM-VREF进行分压，生成比较器矩阵中每一个电压比较器的比较基准电压；

c6.比较器矩阵中每一个电压比较器对相位误差累加电路输出的电压VOUT与相应的比较基准电压进行比较，相位误差累加电路输出的电压VOUT超过比较基准电压的电压比较器，发生输出逻辑状态翻转；

c7.由逻辑组合单元对比较器矩阵输出的逻辑状态进行编码处理，产生相应的通道延迟控制逻辑信号；

c8.在初始化阶段结束后，锁存器存储通道延迟控制逻辑信号直至电路掉电。

15.根据权利要求8所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于所述步骤C中将电压量转换成相应自适应相位匹配通道的延迟控制逻辑信号进一步包括：

c9.由上限电压比较器对比较器矩阵的上限基准电压VCOM+VREF和相位误差累加电路输出的电压VOUT进行电压比较，由下限电压比较器对比较器矩阵的下限基准电压VCOM-VREF和相位误差累加电路输出的电压VOUT进行电压比较；

c10.在相位误差累加电路输出的电压VOUT高于比较器矩阵的上限基准电压VCOM+VREF时，上限电压比较器的输出逻辑状态发生翻转，由后续的组合逻辑模块对累计的相位误差作加法运算，在相位误差累加电路输出的电压VOUT低于比较器矩阵的下限基准电压VCOM-VREF时，下限电压比较器的输出逻辑状态发生翻转，由后续的逻辑组合模块对累计的相位误差作减法运算，产生相应的通道延迟逻辑控制信号；

c11.在初始化阶段结束后，由锁存器存储通道延迟逻辑控制信号直至电路掉电。

16.根据权利要求15所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于所述的步骤c10中，还包括利用RESET信号对逻辑组合模块进行复位操作，在RESET值为“1”时，结束针对当前通道的相位误差调整，开始针对下一个通道的相位误差调整或结束全部初始化调整过程。

17.根据权利要求8所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于：所述步骤E的结束初始化阶段包括将数字调制模块的数据输入从接收电路内部的正弦波二进制数据输入切换为接收电路外部的数据输入。

18.根据权利要求8所述的一种无线通信基带调制的多通道相位匹配控制方法，其特征在于：所述的初始化阶段是由一计时器根据相位匹配调整精度要求进行长短控制的。

Images