CN1159868A - 用于校准模数转换器的系统 - Google Patents
用于校准模数转换器的系统 Download PDFInfo
- Publication number
- CN1159868A CN1159868A CN95195346A CN95195346A CN1159868A CN 1159868 A CN1159868 A CN 1159868A CN 95195346 A CN95195346 A CN 95195346A CN 95195346 A CN95195346 A CN 95195346A CN 1159868 A CN1159868 A CN 1159868A
- Authority
- CN
- China
- Prior art keywords
- charge
- integrator
- electric charge
- cycle
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 25
- 230000010354 integration Effects 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000009825 accumulation Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000004651 near-field scanning optical microscopy Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 208000003164 Diplopia Diseases 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种校准模数转换器的校准系统,模数转换器具有一个积分器(20)以及第一和第二参考考电流源(IL,IS)。在积分器(20)上积累一个电荷量。该电荷数量通过在第一和第二时间周期向积分器(20)施加第一和第二参考电流(IL,IS)而从积分器(20)移开,直到所积累的电荷达到一个门限水平为止。重新在积分器(20)上积累电荷量,并通过在第三和第四时间周期(其中第一和第二时间周期不同于第三和第四时间周期)施加第一和第二参考电流(IL,IS)再次把电荷量移开。第一和第二参考电流(IL,IS)的相对幅值根据第一、第二、第三和第四时间周期确定。
Description
本发明涉及模数(A/D)转换器,具体地说,本发明是一个用于校准A/D转换器的系统。
电荷平衡式A/D转换器是众所周知的,一个电荷平衡式A/D转换器的实例是一个双斜率A/D转换器,包括一个积分器,一个把参考电流IREF加在积分器上的参考电流源,一个提供表示未知变量的可变电流IX的可变电流源。在一个双斜率A/D转换器中,可变电流IX在时间周期tX内积分。累积在积分器中的电荷数量Q等于IX乘以tX。接着,带有一个与IX相反极性的已知参考电流IREF加到积分器上以使电荷从积分器上移开(即积分器放电)。参考电流IREF在一个时间周期tR内被加到积分器上直到积分器上的电荷达到积分可变电流IX之前积分器上的初始电荷水平。从积分器上移开的电荷等于IREF乘以tR。
可变电流IX(以后表示为未知变量)确定如下:
IXtX=IREFtR 方程1
因此
方程2
由于IREF,tR及tX都已知,IX就可以计算出来。
关于传统的双斜率A/D转换器的问题是它们一般有一个取决于电路的最小及最大电源电压(即干线电压,一般为0到5伏特)的很有限的动态范围。例如,积分器在干线电压之上或之下不能变化。这个问题将局限性加在了充电电流上或者积分时间上,或者两者兼有。同样也限制转换器的范围。
为了克服这个问题,A/D转换器通过给电路增加一个比较器并判断何时积分器的输出接近干线电压而工作。当积分器的输出接近干线电压时,参考电流与可变电流一起加到积分器上,将电荷从积分器上移开使得能在较长的时间周期积分以有效地增加积分器的动态范围。这样的运行需要参考电流IREF有一个比可变电流IX大的幅值。它使加上IREF时电荷能从积分器移开得足够快,以致甚至IX仍在进行积分时积分器也达不到干线电压。
但是,设置IREF的幅值远远大于IX将降低A/D转换器的分辨率。为了增加A/D转换器的分辨率,在双斜率A/D转换器上增加了一个第二参考电流源IREF2,第二参考电流IREF2有一个小于第一参考电流IREF的幅值。因此,在可变电流IX积分之后,第一参考电流IREF将积分器放电一个必要的时间周期,然后第二参考电流IREF2将积分器上剩余电荷放去,由于第二参考电流的幅值远远小于第一参考电流的幅值,A/D转换器的分辨率就大大提高了。
但是,增加第二参考电流源又引进了另外的问题,比如A/D转换器的输出精度高度依赖于两个参考电流源IREF和IREF2之间的准确比率。如果比率和预期的不同,很难纠正的微分误差或者非线性就会出现在A/D转换器的输出中。
以前缓解这个问题的努力就是定制硅片电流源电路,这样既容易出错又需要大量的开发时间,专用积分电路制造步骤增加了成本、不希望有的复杂性、还限制在硅片制造设备之间的设计可移植性,因此,电流源之间的精确比率是很难得到的。
一个校准模数转换器的校准系统有一个积分器和第一及第二参考电流源,电荷的数量在积分器中积累,通过在第一和第二时间周期向积分器施加第一和第二参考电流,电荷的数量从积分器上移开直到积累的电荷达到门限值水平为止。电荷的数量在积分器中被重新积累并且通过在第三和第四时间周期施加第一和第二参考电流而再次移开,这里第一和第二时间周期与第三和第四时间周期不同。第一和第二参考电流相对幅值则根据第一,第二,第三和第四时间周期确定。
图1是一个根据本发明的A/D转换器的方框图。
图2A是一个使用图1所示A/D转换器的常规A/D转换的流程图。
图2B是一个使用图2A所示的转换的积分器输出曲线图。
图3是一个A/D转换器的优选输出曲线图。
图4是当A/D转换器没有严格校准时观察到的两种类型误差的曲线图。
图5A是根据本发明的校准系统的流程图。
图5B和5C是一个使用根据本发明校准系统的积分器输出曲线图。
图6A和6B是一个使用根据本发明校准系统第二实施例的积分器输出曲线图。
图7A和7B是一个使用根据本发明校准系统第三实施例的积分器输出曲线图。
图8是一个方框图,示出在一个变送器中实施的本发明A/D转换器。
1.转换概述
图1是模数(A/D)转换器10的方框图,A/D转换器10包括一个控制器和计时器12,一对参考电流源IL和IS,一个可变电流源IX,多个MOS开关14,16和18,一个积分器20,一对比较器22和24,以及一个输出单元26。
可变电流源IX提供一个具有表示未知(或被检测到的)参数数值的可变模拟电流IX。为了初始化A/D转换器10,在比较器22和24的倒相输入端分别加上高电压和低电压极限VH和VL。而且,控制器12控制开关14和16将电流源IL和IS连接到积分器20以置积分器20的输出为低极限。
在一个常规的转换循环中,IX的值基本上用两步程序测出,在第一步转换中,控制器12断开开关14和16并关闭合开关18使积分器20在积分时间周期tX中从电流源IX积累一个电荷数量QX。
在第二步中,控制器12控制开关14和16加上电流IL和IS从积分器20移开所积累的电荷QX。电流IL和IS事实上是已知的,来自IL电流源的电流幅值要比来自IS电流源的电流幅值大。控制器12包括一个计时器,它既可以与控制器12一道集成到控制器芯片中又可以作为一个分立的计时器。控制器12可以选择时间周期使每个电流源IS和IL都连接到积分器20以从积分器20移开所积累的电荷。基于这些时间周期,控制器12控制输出单元26以储存一个表示电流IX的模拟值因而表示电流IX所代表的被检测变量的数字。
2.A/D转换器10的详细运作
参考图1,2A和2B,可以更好地理解A/D转换器10的更详细运作,正如上面所简要提到的,控制器12控制开关14和16将电流源IL和IS加到积分器20上以使积分器20的输出达到低极限。这在图2A中用程序框28表示。
接着控制器12断开开关14和16并闭合开关18使电流源IX连接到积分器20上,这在图2A中用程序框30表示。积分器20包括运算放大器32和电容器C1,并且通过将可变电流源IX加到运算放大器32的倒相输入端对电荷求积分。
图2B是积分器20中积累的电荷QX对时间的曲线图。当可变电流IX被积分,积分器20中积累的电荷如图2B所示上升。可变电流IX在积分器20中积分的全部时间叫做转换周期tX,因此,IX的积分一直继续到转换周期tX结束。这在图2A中用程序框34表示。
在转换时间周期tX期间,QX的幅值一直增加到积分器20的输出达到高极限。这在图2A中用程序框36表示。当积分器20的输出超过高极限时,比较器22向控制器12提供一个高极限信号。控制器12根据高极限信号闭合开关14将电流IL加到积分器20上。由于IL的幅值大于IX的幅值,加在积分器20上的两上电流IL和IX的净效应是使QX的数量降低,这是因为通过IL移开电荷要比通过IX累积电荷快。换句话说,电荷通过加上大参考电流IL而从积分器20移开。开关14闭合并且IL加到积分器20上的时间周期叫做tL。IL在时间tL移开的电荷叫做大电荷包。
第一时间开关14在如图2B中tL1所标明的积分时间周期期间是闭合的,积分器20的大电荷包的移开在图2A中用程序框38表示。这个循环一直重复到转换时间周期tX消逝。在图2B所示例子中,控制器12在时间周期tL1,tL2和tL3三次闭合开关14并将大参考电流IL加到积分器20上。
一旦积分时间周期或转换周期tX消逝,控制器12就断开开关18,使可变电流IX与积分器20断开。这在图2A中用程序框40表示。接着,控制器12闭合开关16(开关14和18断开)通过加上小参考电流IS移去小电荷包而移去积分器20上的残余电荷。这种作用是使积分器20内积累的电荷下滑。小参考电流IS在时间周期tS内加到积分器20上,并且小电荷包在时间周期tS内从积分器20移开直到积分器20的输出达到低极限。那时,积分循环结束。这在图2A中用程序框42,44和46表示。
输出单元26包括常数寄存器48,校准寄存器50,多路转换开关52,算术逻辑单元(ALU)54和数据寄存器56。根据IL与IS的要求比率,数值被装载到寄存器48和50。在一个优选实施例中,IL的幅值同IS幅值的32倍一样大。因此,寄存器48被装入一个数值32,而寄存器50被装入一个数据1。由于控制器12控制开关14,16和18,它也能控制输出单元26。数据寄存器56开始时置为0。然后,在控制器12闭合开关14的每个时钟周期内,它选取存在常数寄存器48中的数值经多路转换开关52转接到ALU54。接着控制器12向ALU54发出信号,将寄存器48提供的数值增加到数据寄存器56中当前存储的数值上。
另外,在控制器12闭合开关16的每个时钟周期内,控制器12选取存在校准寄存器50中的数值经多路转换开关52多路转接到ALU54。接着控制器12向ALU发出信号将校准寄存器50的数值加到数据寄存器56中当前存储的数值上。
因此,在积分循环结束,即当时间tX和tS都已消逝时,数据寄存器56包含一个表示开关14和16分别闭合的时钟周期数的数值。这个数值表示从积分器20移开的电荷数量,因此表示可变电流IX的幅值。
更具体地说,通过施加可变电流IX而存入积分器20的电荷可以如下表示:
q=IXtX 方程3
而且,通过施加电流IL和IS从积分器20移开的总电荷应当等于所加电流IX在积分器20中积累的电荷,因此:
IXtX=IL(tL1+tL2+tL3)+IStS
假定每个时钟周期用tCLK表示,那么:
tX=nXtCLK
tL1=nL1tCLK
tL2=nL2tCLK
tL3=nL3tCLK
tS=nStCLK
式中,
nX是IX加到积分器20上的时钟周期(tCLK)数;
nS是IS加到积分器20上的时钟周期(tCLK)数;以及
nL1,nL2和nL3分别是在时间周期tL1,tL2和tL3期间的时钟周期(tCLK)数。
因此:
IXnXtCLK=ILtCLK(nL1+nL2+nL3)+IStCLKnS 方程5
以及
IXnX=IL(nL1+nL2+nL3)+ISnS 方程6
让nL1+nL2+nL3=nL=IL加在积分器20上期间的时钟周期(tCLK)总数,则:
方程7
假定IL=32IS那么最小的数字数值(即数字1)=tCLK·IS
假定IL与IS之间的比值正是所希望的(即IL正好等于32IS),那么从A/D转换器10就得到了一个连续的数字输出,例如图3所示曲线。数字数值就可以得出,例如,对于下面的nL,nS数值以及数字输出值:
nL nS dig.val.
1 31 63
2 0 64
换句话说,在积分循环期间大参考电流IL作用一个时钟周期,而小参考电流IS作用31个时钟周期时。则由于IL=32IS,故数字输出值为63,进而,如果大参考电流IL作用2个时钟周期,而小参考电流IS作用0时钟周期,则数字数值为64。这是所期望的运行。
3.转换中遇到的误差
在IL与IS之间的比率不精确等于希望比率的地方,则非线性和微分误差就会在A/D转换器的输出中发生。这种误差造成问题很大的间断输出。
比如,假设小参考电流IS比希望的大10%。于是,它在时间周期tS内放掉积分器20中积累的剩余电荷所用的时钟周期要比希望的少。比如以下数值结果:
nL nS dig.val
1 28 60
2 0 64
换句话说,大参考电流IL作用一个时钟周期,小参考电流IS只用了28个时钟周期就将积分器20内积累的剩余电荷移开了。因而,数字输出值为60。但是,在积分循环期间,在大参考电流IL作用2个时钟周期时,小参考电流IS不要任何时钟周期移开积分器20内任何剩余电荷。不需要施加IS。因此,数值跳到64。这个间断性在图4中用曲线A说明。这样一个四级跳跃使得无法从A/D转换器10获得61,62和63的数值。
作为另一个例子,假设小参考电流IS有一个比要求低10%的幅值。于是,在在积分周期结束时,对于IS来说要用比期望更多的时钟周期(或更多时间)将积分器20内累积的电荷移开,比如以下幅值结果:
nL nS dig.val
1 34 66
2 0 64
换句话说,大参考电流IL作用一个时钟周期,小参考电流IS要花34个时钟周期将积分器20上的剩余电荷移开。这就产生了一个66的数字输出值。但是,大参考电流IS在积分时间周期内增加一倍,则移开积分器20内积累的剩余电荷的时间为0。这就产生了一个64的数字输出值。这种间断输出如图4中曲线B所示。实质上,对于一个较大的模拟输入值,A/D转换器实际上产生了一个反向数字突变。图4中曲线A和B表示的误差非常成问题,因为它们很难被排除或补偿。
4.转换器10的校准
根据本发明,IL与IS幅值的比率不再假设成理想的比率。相反,本发明提供一种用于测量电流IL和IS之间的实际比率的系统。这个实际比率被用来完成连续A/D转换。本发明提供的校准技术,可以参考图5A,5B和5C完全理解。
在设定比较器22和24的高极限和低极限后,由控制器12控制开关14,16和18置积分器20的输出为低极限。这在图5A中用程序框58表示。接着,控制器12断开开关14和16并且闭合开关18将可变电流IX加到积分器20上。可变电流IX被积分器20积分一段时间tX。这在图5A中用程序框60表示并且还在图5B中示出。在时间tX之后,数目为M的大电荷包被使用大参考电流IL从积分器20移开。换句话说,控制器12断开开关18并且将开关14闭合M个时钟周期。这在图5A中用程序框62表示并在图5B中用时间周期tL1表示,因此,tL1等于MtCLK。
接着,控制器12断开开关14同时闭合开关16,将小参考电流IS加到积分器20上。使用小参考电流IS,小电荷包从积分器20上移开直到积分器20的输出低于设置在比较器24的倒相输入端的低极限为止。换句话说,控制器12控制开关16使它闭合足够的时间周期来移去积分器20上的剩余电荷。这在图5A中用程序框64和66表示并在图5B中表示为时间周期tS。
一旦这些完成,控制器12控制开关14,16和18重新置积分器20的输出为低极限值,这在图5A中用程序框68表示。
可变电流IX被积分时间周期tS。这在图5A中用程序框70表示并在图5C中表示成时间周期tX。
接着,控制器12断开开关18同时闭合开关14将大参考电流IL加到积分器20上以便从积分器20内累积的电荷中移开数目为N的大电荷包,数目N与数目M不同,它最好比数目M小。一旦N个时钟周期已经过去(因而,N大电荷包已经从积分器20内累积的电荷中移开)。控制器12断开开关14同时闭合开关16将小参考电流IS加到积分器20上以便从积分器20内累积的电荷中移开小电荷包。开关16闭合一个从积分器20移开所要求的电荷数量所需的时钟周期数。这在图5A中用程序框74和76表示并在图5C中表示成时钟周期tS2。一旦积分器20的输出端回到低极限值,校准程序就完成了。这在图5A中用程序框78表示。
实质上,在校准循环期间,积分器20是第一次充电到理想电平并且电荷通过施加参考电流IL和IS移开。接着,积分器20又一次充电到正好相同的电平,电荷再一次被电流IL和IS移开,但是对于IL和IS使用了一个不同于第一次积分时的时钟周期。根据这个信息,控制器12决定IL与IS之间的精确比例如下:
主要感兴趣的电荷数量是图5B和5C中标出的Q,这个电荷数量第一次在时间周期tL1-tL2内使用大参考电流IL从积分器20移开,同一数量的电荷Q也被使用小参考电流IS移开。但是,移开电荷Q需要时间tS2-tS1。因此:
Q=IL(tL1-tL2) 方程8
并且
Q=IS(tS2-tS1) 方程9
因此
IL(TL1-tL2)=IS(tS2-tS1) 方程10
并且
方程11
由于所有的时间周期tL1,tL2,tS1及tS2都可以通过控制器12知道,那么IL与IS的精确比率就可以被测出并在后面的转换中使用。例如,如果IL与IS的实际比率不是32比1,而是32比1.1,则数值32被存进常数寄存器48中,而数值1.1被存进校准寄存器50中。在优选实施例中,校准寄存器50是一个30位寄存器,它在小数点右边有若干寄存位置。因此,可以得到IL与IS的一个非常精确的比例并在后面转换中使用。
本发明的校准技术可以若干不同方法实现。图6A和6B说明本校准技术的第二个优选实施例。在图6A中,积分器20首先在时间周期tX对可变电流IX求积分。接着,电荷在时间周期tL借助施加电流IL从积分器20移开。最后,积分器20上的剩余电荷在时间周期tS1借助施加参考电流IS移开。
下一步,积分器20通过施加电流IX一个tX的时间重新积累电荷。然后,通过将小参考电流IS向积分器20施加tS2的时间使所有的电荷从积分器20移开。以前在时间tL内通过施加大电流IL从积分器20移开的电荷数量Q等于在时间周期tS2-tS1中通过施加小参考电流IS从积分器20移开的电荷数量Q。因此:
ILtL=IS(tS2-tS1) 方程12
并且
方程13
这样,IL与IS的精确比率就确定了,存到寄存器48及50中,并在后面A/D转换中使用。
图7A和7B还示出了本校准技术的又一个实施例,图7A示出在开关18闭合,并且可变电流IX加在积分器20上的时间内,控制器12闭合开关14两次,使大参考电流IL分别在两个时间周期tL1和tL2加到积分器20上。接着,在积分周期tX之后,积分器20上积累的电荷通过断开开关14和18关闭合开关16施加小参考电流IS一个tS1的时间而被移开。
图7B示出可变电流IX在时间tX内重新加到积分器20上,并且,在该时间内大参考电流IL仅在时间周期tL3内加到积分器20上一次。由于可变电流IX的积分时间周期在两种情况是一样的(tX),则在施加电流IL和IS期间移开的电荷数量也是相同的。但是,从图7A到7B每个电流加在积分器20上的时间量是有变化的。于是:
IL(tL1+tL2)+IStS1=ILtL3+IStS2 方程14
因此,
方程15并且
方程16
方程17于是,
方程18
因此,IL与IS之间精确关系再一次得知并可以在后面的A/D转换中使用。
由于除法在逻辑电路中有问题,上面的方程可用另一种工具生成以后在A/D转换中使用的校准常数来求解。比如,
令DS等于施加一个时钟周期tCLK的IS赋值(即DS=1);
令DL等于施加一个时钟周期tCLK的IL赋值(即DL=32);
那么,如果
名义上等于32,则
名义上也等于32,DS名义值被存入校准寄存器中并且通过以下关系式校正或更新:
方程19
式中D’S=DS的更新或校正值;
IS=IS的实际值;以及
ISNOM=IS的名义值。
令
并且
式中
ΔtL=tL1+tL2-tL3
并且ΔtS=tS2-tS1
然后代入方程式18
方程20
于是,
方程21
代入方程式19
方程22
用一个一般形式的近似公式 时
方程23
如果在IL和IS之间的相对误差小于20%,这个式子对方程22是正确的,于是,改写方程式22中的
得出
方程24项近似为1,因此
方程25
如果dL和DS选为2的额定幂次,则校准过程不需要除法就可以完成,而只使用下面带有加法,减法和移位(即2的乘方乘法和除法)的简化式:
D’S=DS+2-k(dL-dS) 方程26
近似值和简化式常能引进一些误差。但是,通过以迭代方式应用这一工具,这种误差会基本上消除。比如,迭代可以一直继续到DS的原有数值和更新数值之间的差无意义或者低于一个门限值为止。
dL-dS项可以在校准的第一部分期间借助分别在IL和IS的每一个时钟周期递增DL和DS的计数器,并且在校准的第二部分期间,借助在IL和IS的每个时钟周期递减DL和DS的计数器算出来。因此,假设在图7A和7B中tL1和tL2各自表示一个时钟脉冲,tS1表示50个时钟脉冲,则在执行图7A所说明的程序后,计时器中的总计数将为114(即32+32+50)。然后,在图7B说明的部分期间,同一的计时器可能递减。计数的不同产生误差(IL与IS的实际比率与要求比率之间的差值)。比如,如果图7B中tS2等于80个计数,那么图7B中说明的总数将为112(即32+80),因此,误差等于2。然后这个误差将通过向右移动K位并且加到DS里而算出校正的DS(DS)。然后校正的DS就可用于后面的A/D转换及校准中。
在这些实施例中,大的和小的电流源IL和IS可以对积分器20施加任何数目的时钟周期。但是,据发现,施加大电流IL最少8个时钟周期,和施加小电流IS最少1个时钟周期工作比较合适。IL的幅值最好等于IS的32倍。因此,由于IL加到积分器上最少8个时钟周期而IS加到积分器上最少1个时钟周期,电流IL与IS的最小施加周期的比率为256比1(8×32∶1)
还应当指出,尽管图1所示的A/D转换器10使用了一个算术逻辑单元54,但同样的结果可以在不同的电流源加到积分器20期间使用一个计数器和一个环绕计数器的逻辑电路对时钟脉冲计数来完成。
而且,虽然A/D转换器10如图1所示带有电流源IL,IS和IX,但同样的效果可以使用加在带有给定比率的电阻器两端的电压或使用开关电容器获得。
另外,确定IL与IS比率的除法可以用一个简单的常规累加或累减技术完成。
再者,控制器12一般还包括一个状态机或状态机逻辑,以便实现在控制线上产生一个合适的程序步骤供给开关和输出单元26。这样一个状态机既可以在软件方面作为控制器12整体的一个部分实现,也可以是一个独立的逻辑电路。
还应当指出,本校准技术可以多次重复以获得一个实际比率平均值。实际比率平均值比然后用在后面的A/D转换中以提高精确度。
校准过程也能时常根据需要重复以消除温度和漂移效应。
本技术也可以在制造过程中实施。使用校准技术的成果,电流源可以在制造期间调节,或者可以微调电阻器以获取一个理想的精确比率。
图8是在变送器100中实现的A/D转换器10的方框图,变送器100还包括输入电路102,微处理器104,时钟106,存储器108,电源分配电路110及输入/输出电路112。变送器100连接到一个检测未知参数比如温度、压力、压差流量、pH、或者其他可变过程控制参数的传感器114。变送器100还通过电流回路117接到遥控室118。在图8中,控制室118用电阻器R和电压源V表示。
在工作过程中,传感器114检测出所需要的参数并向输入电路102提供一个传感器信号,表示检测出的参数。在优选实施例中,输入电路102是一个信号调节电路,比如一个缓冲器,一个电平转换器或者一个放大器。输入电路102向A/D转换器10提供一个已调节的输出信号。应当指出,在压力变送器,传感器一般都放在变送器外壳内。这由图8中用虚影示出的传感器114’说明。在流量变送器和许多温度变送器中,传感器放在变送器外壳之外,这已通过传感器114表明,两种安排都已被本发明仔细考虑过。
A/D转换器10根据前面的叙述将输入电路102已调节的输出信号转换成数字信号。数字信号被提供给微处理器104,在优选实施例中,微处理器104耦合到时钟106和存储器108,时钟106为微处理器104提供计时信号。存储器108提供在变送器100工作期间由微处理器104存取的程序指令和其他信息。
微处理器104对A/D转换器10的数字化传感器信号补偿传感器114中的已知可重复误差并向I/O电路112提供一个已补偿的输出。在一个优选实施例中,I/O电路112输出一个4-20mA的电流到环路116作为已补偿输出的函数,换句话说,电路112将表示已补偿输出的一个数字信号耦合到回路116上。
电源分配电路110提供一个已调节电压输出VS给变送器100中其余的电路。电源分配电路100通过控制器118提供能量。
本发明的A/D转换器10尤其适用于在变送器例如变送器100中实现,很多这样的变送器都要求有一个高精确度和高分辨率,因此,由A/D转换器10提供的改善的精确度很适合这样的装置。
在诸如变送器100这类全部由外接电源供能的变送器中,电源要求非常严格。由于A/D转换器10高度可校,不需要附加任何校准电路,A/D转换器10不增加变送器100的电源消耗,因而不会加剧电源要求问题。因此,A/D转换器10很适合在变送器100中实施。
尽管本发明是参照优选实施例进行叙述的,但熟悉这一技术的人员将认识到可以作些形式和细节上的改变而不会脱离本发明的精神和范围。
Claims (18)
1.一种校准模数转换器的方法,模数转换器具有一个电荷累加器以及分别提供第一和第二参考电荷的第一和第二参考电荷转移电路,该方法包括:
在第一积累时间周期内在累加器中积累电荷的第一数量;
分别在第一和第二时间周期内通过加在累加器上的第一和第二参考电荷转移电路将所积累的电荷从累加器上移开,直到所积累的电荷达到一个门限水平为止;
在第二积累时间周期内在累加器中积累电荷的第二数量;
分别在第三和第四时间周期内通过加在累加器上的第一和第二参考电荷转移电路将所积累的电荷从累加器上移开,直到所积累的电荷达到一个门限水平为止;以及
根据第一,第二,第三和第四时间周期期间电荷的第一和第二数量相对幅值以及施加的第一和第二参考电荷转移电路计算第一和第二参考电荷转移电路的相对幅值。
2.权利要求1的方法,其中电荷累加器包括一个积分器,并且第一和第二电荷转移电路包括有分别供应第一和第二参考电流的第一和第二参考电流电路,并且其中积累电荷数量包括:
将充电电流加在积分器上一个充电时间周期;以及
其中在第一时间周期施加第一参考电流包括在充电时间周期内的多个时间区间施加第一参考电流。
3.权利要求1的方法,其中第三时间周期实际上为0。
4.权利要求1的方法,第二时间周期实际上为0。
5.权利要求1的方法,还包括:
基于确定的相对数值执行A/D转换。
6.权利要求1的方法,还包括:
执行累加和除去多个时间的步骤:
在施加第一和第二参考电流期间内平均相应的时间周期以获得平均时间区间;以及
根据平均时间周期确定相对数值。
7.权利要求1的方法,其中时间周期根据提供给积分器的电荷包的计数数字决定。
8.权利要求1的方法,其中电荷的第一和第二数量实际上相等并且其中至少下面有一个是真的:
第一和第三时间周期不相等;以及
第二和第四时间周期不相等。
9.权利要求1的方法,其中至少在第一,第二,第三,第四中的两个部分,第一积累和第二积累时间周期同时出现。
10.权利要求1的方法,其中至少在第一,第二,第三,第四中之一,第一和第二积累时间是间断的并且包括多个时间周期。
11.一种校准模数转换器的方法,模数转换器带有一个积分器以及分别提供第一和第二参考电流的第一第二参考电流电路,方法包括:
在第一充电时间周期将充电电流加在积分器上以根据充电电流在积分器内积累电荷;
在第一时间周期将第一参考电流加在积分器上使电荷从积分器上移开;
在第二时间周期将第二参考电流加在积分器上使电荷从积分器上移开;其中通过施加第一和第二参考电流中的一个将电荷从积分器上移开直到积分器中所积累的电荷达到一个门限水平为止。
重新以充电时间周期将充电电流加在积分器上;
在不同于第二时间周期的第三时间周期通过施加第二参考电流将电荷从积分器移开;以及
确定第一参考电流的幅值与第二参考电流的幅值的比例关系。
12.一种校准模数转换器的方法,包括:
在第一时间区间通过对电流求积分在积分器内积累电荷;
使用第一数目的第一电荷包(具有第一幅值)和第一数目的第二电荷包(具有第二幅值)从积分器上移开电荷,直到积分器上所积累的电荷达到一个第一门限水平为止;
在第一时间区间通过对电流求积分在积分器内积累电荷;
用不同于第一电荷包的第一数目的第一电荷包的第二数目及第二电荷包的第二数目将电荷从积分器上移开;以及
根据所用电荷包的第一个和第二个数目确定第一和第二电荷包幅值之间的关系式。
13.权利要求12的方法,还包括:
根据所确定的关系式执行模数转换。
14.一种带有模数转换器的变送器,该模数转换器包括:
一个电荷累加器;
第一参考电荷提供装置,用于向电荷累加器提供一个具有第一极性的第一参考电荷;
第二参考电荷提供装置,用于向电荷累加器提供一个具有第一极性的第二参考电荷;
第三参考电荷提供装置,用于向电荷累加器提供一个具有第二极性的第三参考电荷;
开关装置,用于有控制地将第一和第二参考电荷提供装置以及第三电荷提供装置耦合到电荷累加器;
一个连接到开关装置的控制器,控制开关装置有选择地将第三电荷提供装置耦合到电荷累加器使得在电荷累加器中积累第一电荷数量,并且用于有选择地将第一和第二参考电荷提供装置连接到电荷累加器以移开第一电荷数量;
一个连接到控制器的校准器,用于提供一个基于控制器的输出,有选择地将电荷提供装置耦合到电荷累加器,这个输出表示第一和第二参考电荷提供装置之间的关系,控制器控制校准器以便根据这个关系执行模数转换。
15.权利村注14的模数转换器,其中第一和第二参考电荷提供装置包括:
第一和第二电流源,分别提供第一和第二参考电流。
16.权利要求15的模数转换器,其中关系是第一和第二参考电流中的一个对第一和第二参考电流中的另一个的比率,其中校准器提供一个输出表示这个比率,其中控制器包括一个能提供具有时钟脉冲的时钟信号,以及其中第三电荷包提供装置是一个第三电流源。
17.权利要求16的模数转换器,其中电荷累加器包括一个积分器,其中控制器控制的开关装置将第三电流源连接到积分器以积累第一电荷数量,并在第一和第二时钟脉冲数n1和n2期间控制开关装置将第一和第二电流源连接到积分器以移开第一电荷数量;
其中控制器控制开关装置重新接通第三电流源将积分器重新充电到第一电荷数量,并且分别在第三和第四时钟脉冲数n3和n4期间控制开关装置重新将第一和第二电流源连接到积分器,以将第一电荷数量移开;以及
其中n1与n2不同,n3与n4不同。
18.权利要求17的模数转换器,其中校准器包括:
一个计时器,提供一个表示第一,第二,第三和第四时钟脉冲数n1,n2,n3和n4的输出;以及
其中校准器提供表示基于数字n1,n2,n3和n4的比率的输出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/315,102 | 1994-09-29 | ||
US08/315,102 US5621406A (en) | 1994-09-29 | 1994-09-29 | System for calibrating analog-to-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1159868A true CN1159868A (zh) | 1997-09-17 |
Family
ID=23222899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN95195346A Pending CN1159868A (zh) | 1994-09-29 | 1995-09-11 | 用于校准模数转换器的系统 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5621406A (zh) |
EP (1) | EP0783800A1 (zh) |
JP (1) | JP3699724B2 (zh) |
KR (1) | KR970705873A (zh) |
CN (1) | CN1159868A (zh) |
BR (1) | BR9509044A (zh) |
CA (1) | CA2201138A1 (zh) |
WO (1) | WO1996010297A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101390291B (zh) * | 2006-02-27 | 2011-09-07 | 意法半导体股份有限公司 | 多级模/数转换器和校准所述转换器的方法 |
CN103795413A (zh) * | 2014-01-27 | 2014-05-14 | 无锡艾立德智能科技有限公司 | 一种红外焦平面阵列读出电路 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000003449A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 아날로그-디지털 변환 장치 및 그 변환 방법 |
US6690311B2 (en) * | 1998-11-20 | 2004-02-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptively calibrating analog-to-digital conversion with correction table indexing |
ES2356520T3 (es) * | 2000-09-15 | 2011-04-08 | Radian Research, Inc. | Procedimientos y aparatos para la conversión analógico-digital. |
US6388449B1 (en) | 2001-03-27 | 2002-05-14 | Motorola, Inc. | Circuit and method for auto-calibration of an active load |
US6384760B1 (en) | 2001-05-30 | 2002-05-07 | Agilent Technologies, Inc. | Analog-to-digital converter |
US6433713B1 (en) | 2001-05-31 | 2002-08-13 | Agilent Technologies, Inc. | Calibration of analog-to-digital converters |
JP2003133954A (ja) * | 2001-10-26 | 2003-05-09 | Agilent Technologies Japan Ltd | インターリーブa/d変換器の校正方法 |
US6727839B2 (en) * | 2002-08-23 | 2004-04-27 | Broadcom Corporation | High speed, low power comparator |
US6907374B1 (en) * | 2003-03-19 | 2005-06-14 | Zilog, Inc. | Self-calibrating sigma-delta analog-to-digital converter |
DE102006032905A1 (de) * | 2006-04-28 | 2007-10-31 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG | Verfahren zum Kalibrieren und/oder Justieren eines Sensors, insbesodere eines elektrochemischen, elektrophysikalischen oder optischen Sensors, sowie zugehöriger Sensor |
US8159286B2 (en) * | 2007-10-08 | 2012-04-17 | General Electric Company | System and method for time-to-voltage conversion with lock-out logic |
US7746257B2 (en) * | 2008-05-07 | 2010-06-29 | Cirrus Logic, Inc. | Delta-sigma analog-to-digital converter circuit having reduced sampled reference noise |
US8009077B1 (en) | 2009-06-08 | 2011-08-30 | Cirrus Logic, Inc. | Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference |
US8378872B2 (en) | 2011-03-31 | 2013-02-19 | Rosemount Inc. | Dynamically adjusted A/D resolution |
KR102242034B1 (ko) * | 2015-02-04 | 2021-04-21 | 삼성디스플레이 주식회사 | 전류 센싱 회로 및 이를 포함한 유기전계발광 표시장치 |
US9692440B1 (en) * | 2016-05-20 | 2017-06-27 | Semiconductor Components Industries, Llc | Circuit for generating a reference current proportional to square of clock frequency |
US9843338B1 (en) | 2017-03-20 | 2017-12-12 | Silanna Asia Pte Ltd | Resistor-based configuration system |
US10862391B2 (en) | 2017-03-31 | 2020-12-08 | Teledyne Dalsa B.V. | Analog-to-digital converter using charge packets |
WO2023229566A1 (en) * | 2022-05-26 | 2023-11-30 | Aselsan Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇ | Current ratio equalizer circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4023160A (en) * | 1975-10-16 | 1977-05-10 | Rca Corporation | Analog to digital converter |
JPS5442969A (en) * | 1977-09-09 | 1979-04-05 | Nec Corp | Analog-digital converter |
US4121461A (en) * | 1977-11-17 | 1978-10-24 | General Electric Company | Electronic temperature sensor |
US4357600A (en) * | 1980-11-10 | 1982-11-02 | Hewlett-Packard Company | Multislope converter and conversion technique |
US4364045A (en) * | 1981-03-03 | 1982-12-14 | Northrop Corporation | Digitized displacement transducer |
JPS5897919A (ja) * | 1981-12-05 | 1983-06-10 | Advantest Corp | 多重スロ−プ積分形ad変換器の校正方法 |
US4709225A (en) * | 1985-12-16 | 1987-11-24 | Crystal Semiconductor Corporation | Self-calibration method for capacitors in a monolithic integrated circuit |
US4839651A (en) * | 1987-07-24 | 1989-06-13 | Hewlett-Packard Company | Apparatus for measuring the dynamic characteristics of an analog-digital converter |
US4896155A (en) * | 1988-06-22 | 1990-01-23 | Rockwell International Corporation | Method and apparatus for self-calibration of subranging A/D converter |
US4908621A (en) * | 1988-07-06 | 1990-03-13 | Tektronix, Inc. | Autocalibrated multistage A/D converter |
US5119033A (en) * | 1989-09-29 | 1992-06-02 | Rosemount Inc. | Vernier voltage-to-digital converter with a storage capacitance selectable in magnitude |
US5172115A (en) * | 1991-02-15 | 1992-12-15 | Crystal Semiconductor Corporation | Ratiometric A/D converter with non-rationometric error offset |
US5294926A (en) * | 1992-10-09 | 1994-03-15 | Hewlett-Packard Company | Timing and amplitude error estimation for time-interleaved analog-to-digital converters |
-
1994
- 1994-09-29 US US08/315,102 patent/US5621406A/en not_active Expired - Fee Related
-
1995
- 1995-09-11 JP JP51181696A patent/JP3699724B2/ja not_active Expired - Fee Related
- 1995-09-11 CA CA002201138A patent/CA2201138A1/en not_active Abandoned
- 1995-09-11 BR BR9509044A patent/BR9509044A/pt not_active Application Discontinuation
- 1995-09-11 EP EP95931804A patent/EP0783800A1/en not_active Withdrawn
- 1995-09-11 CN CN95195346A patent/CN1159868A/zh active Pending
- 1995-09-11 KR KR1019970701584A patent/KR970705873A/ko not_active Application Discontinuation
- 1995-09-11 WO PCT/US1995/011533 patent/WO1996010297A1/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101390291B (zh) * | 2006-02-27 | 2011-09-07 | 意法半导体股份有限公司 | 多级模/数转换器和校准所述转换器的方法 |
CN103795413A (zh) * | 2014-01-27 | 2014-05-14 | 无锡艾立德智能科技有限公司 | 一种红外焦平面阵列读出电路 |
CN103795413B (zh) * | 2014-01-27 | 2017-04-12 | 无锡艾立德智能科技有限公司 | 一种红外焦平面阵列读出电路 |
Also Published As
Publication number | Publication date |
---|---|
EP0783800A1 (en) | 1997-07-16 |
CA2201138A1 (en) | 1996-04-04 |
WO1996010297A1 (en) | 1996-04-04 |
US5621406A (en) | 1997-04-15 |
JP3699724B2 (ja) | 2005-09-28 |
BR9509044A (pt) | 1997-12-30 |
KR970705873A (ko) | 1997-10-09 |
JPH10507043A (ja) | 1998-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1159868A (zh) | 用于校准模数转换器的系统 | |
CN1136460C (zh) | 电流积算值检测装置和电流检测装置及采用它们的电池组 | |
CN1224173C (zh) | 具有开关电容器重复采样滤波器的模拟锁相环 | |
JP2008502264A (ja) | アナログ信号をマルチビットデジタル出力信号に周期的に変換する方法及びその方法を実施するための変換器 | |
CN1375937A (zh) | 血糖值测量装置及半导体集成电路 | |
CN1132349A (zh) | 对传感器信号线性化及温度补偿的电路 | |
CN1352823A (zh) | 模/数转换器中的静态误差的校正 | |
CN1855702A (zh) | 失调校正电路和运算放大器电路 | |
CN1822506A (zh) | 一种积分式a/d转换方法及其模数转换装置 | |
CN1761158A (zh) | 模数转换器 | |
CN104485957B (zh) | 流水线模数转换器 | |
CN1199357C (zh) | 改进的电流控制数/模变换 | |
CN1170303A (zh) | 振荡器和使用这种振荡器的锁相环 | |
JP2006203369A (ja) | 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧発生方法 | |
CN1499730A (zh) | 流水线结构的高速高精度模数转换器 | |
CN1260660A (zh) | 模数转换器 | |
CN1254119C (zh) | 无线通信基带调制的多通道相位匹配控制方法与实现电路 | |
CN1574643A (zh) | 具有偏置补偿功能的数/模转换装置及其偏置补偿方法 | |
CN1783681A (zh) | 切换式控制装置 | |
US7982520B2 (en) | Signal generating apparatus and test apparatus | |
CN1420653A (zh) | 利用pll控制无线基带调制多通道相位匹配的方法与电路 | |
JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
CN1027470C (zh) | 集成电路多相功率测量器 | |
KR101460818B1 (ko) | 파이프라인 전하영역 아날로그 디지털 변환기의 아날로그 오차 정정 | |
CN115940947A (zh) | 一种数模转换器电容阵列容值权重校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |