CN115940947A - 一种数模转换器电容阵列容值权重校准方法 - Google Patents

Abstract

本发明公开了一种数模转换器电容阵列容值权重校准方法，包括以下步骤：在DAC电容阵列中选择目标电容；将目标电容的下极板接地，将目标电容的权重位电容下极板接至参考电压，同时将所有电容的上极板电压置为激励电压源；计算DAC电容阵列中存储的第一总电荷量；将激励电压源和DAC输出切断，将目标电容的下极板接至参考电压，将目标电容的权重位电容下极板接地；计算DAC电容阵列中存储的第二总电荷量和高段公共顶板电平；计算目标电容的误差电压；将误差电压进行量化，得到目标电容的误差码。本发明在提高DAC精度的同时没有引入过多功耗与电路面积，具有较好的实用价值。

Description

一种数模转换器电容阵列容值权重校准方法

技术领域

本发明涉及IC设计领域，尤其是一种数模转换器电容阵列容值权重校准方法。

背景技术

随着消费级电子设备和医学传感设备等先进制造设备的迭代与进步，对于先进制造设备所用IC芯片的要求也是水涨船高。DAC(Digital-to-Analog Converter，数模转换器)是一种常用的将数字信号转换为模拟信号的电路元器件。近年来随着系统级芯片(SoC)解决方案越来越受欢迎，DAC体积也逐渐缩减，成为芯片级的设计。在DAC芯片的生产过程中，通常会由于工艺上的误差或是寄生效应而产生一定的容值失配情况，现有技术中尚缺乏芯片级DAC容值失配情况的解决方案。

发明内容

有鉴于此，本发明实施例提供一种数模转换器电容阵列容值权重校准方法。

本发明提供了一种数模转换器电容阵列容值权重校准方法，包括以下步骤：

在DAC电容阵列中选择目标电容；将目标电容的下极板接地，将目标电容的权重位电容下极板接至参考电压，同时将所有电容的上极板电压置为激励电压源；

计算DAC电容阵列中存储的第一总电荷量；

将激励电压源和DAC输出切断，将目标电容的下极板接至参考电压，将目标电容的权重位电容下极板接地；

计算DAC电容阵列中存储的第二总电荷量和高段公共顶板电平；

计算目标电容的误差电压；

将误差电压进行量化，得到目标电容的误差码。

进一步地，所述计算DAC电容阵列中存储的第一总电荷量，包括以下步骤：

通过以下公式计算目标电容所存储的电荷量：

式中，

是目标电容所存储的电荷量，V_CM是激励电压源，C₁是目标电容的电容值；

同时计算权重位电容上所存储的电荷量：

式中，

是目标电容所存储的电荷量，V_ref是参考电压，V_CM是激励电压源，C_other是权重位电容的电容值；

取V_ref＝2V_CM，C₁＝C_other，则有

进而得到以下公式：

Q_total,1＝V_CM·C₁+(V_CM-V_ref)·C_other＝V_CM·C_total-V_ref·C_other

Q_total,1即为DAC电容阵列中存储的第一总电荷量。

进一步地，所述计算DAC电容阵列中存储的第二总电荷量和高段公共顶板电平，包括以下步骤：

用以下公式表达计算DAC电容阵列中存储的第二总电荷量Q_total,2：

Q_total,2＝(V_x1-V_ref)·C₁+V_x1·C_other＝V_x1·C_total-V_ref·C₁

式中，V_x1是高段公共顶板电平，V_ref是参考电压，C₁是目标电容的电容值，C_other是权重位电容的电容值；

通过电荷守恒定律得到以下高段公共顶板电平表达式：

得到高段公共顶板电平V_x1。

进一步地，所述计算目标电容的误差电压，包括以下步骤：

在高段公共顶板电平表达式基础上进行推广，得到计算高段公共顶板电平的广义公式：

定义公式右端分数项为失配误差系数γ_i，通过失配误差系数计算误差电压；

式中V_mi即目标电容的误差电压。

进一步地，在所述将误差电压进行量化，得到目标电容的误差码之前，还包括以下步骤：

计算非线性误差电压V_error：

计算DAC的数字化输出D_out:

式中D_i表示N位ADC的数字输出，D_γi表示低M位由于工艺误差并且没有进行校准而导致的输出数字码的误差。

进一步地，所述将误差电压进行量化，得到目标电容的误差码,具体包括以下步骤：

改变校准位电容下极板电压以调节DAC主电容阵列公共顶板电压，得到DAC主电容阵列公共顶板电压V_X：

V_X＝V_top,ideal+V_top,mi

式中，V_top,ideal是主电容阵列公共顶板电压理想值，V_top,mi主电容阵列公共顶板电压误差值；

使用二分法逻辑将误差电压V_top,mi量化为DM_xi，得到目标电容的误差码DM_i。

进一步地，还包括以下步骤：

将目标电容的误差码存入误差寄存器中，在获取下一个电容的误差码时，减去误差寄存器中存入的误差码影响。

进一步地，还包括误差补偿步骤，所述误差补偿步骤具体包括：

在DAC中设置加法寄存器，当DAC主电容阵列中目标电容的数字码被置为1时，获取目标电容所对应的误差码置入加法寄存器；

误差码通过辅助校准DAC转为模拟电压，再通过校准位电容作用于主DAC电容阵列的公共顶板。

进一步地，在误差补偿步骤之后，还包括以下步骤：

观察输出电平是否发生跳变，当发生跳变时，将误差码保留在加法寄存器中，持续进行误差补偿；

当未发生跳变时，将误差码从加法寄存器中移除。

本发明的实施例具有如下方面的有益效果：本方案利用辅助DAC阵列逐次逼近逻辑实现对主DAC阵列进行容值权重校准。通过电荷守恒定律，通过从高位到低位依次改变主DAC阵列中待检测电容的电压连接状态确定每一个高段电容的误差码，并用于后续进行电容校准。本发明在提高DAC精度的同时没有引入过多功耗与电路面积，具有较好的实用价值。

本发明的附加方面和优点将在下面的描述部分中给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一种数模转换器电容阵列容值权重校准方法所构建DAC的架构示意图；

图2是本发明一种数模转换器电容阵列容值权重校准方法校准逻辑示意图；

图3是本发明一种数模转换器电容阵列容值权重校准方法误差补偿逻辑示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本发明通过辅助DAC配合逐次逼近逻辑(SAR logic；Successive ApproximationRegister)以及片上校准算法，进而实现对主数模转换器中电容阵列进行容值权重校准。示例性地，基于本发明一种数模转换器电容阵列容值权重校准方法所设计的DAC电路架构及算法逻辑参考图1。

图2以实施例的形式示出了本发明容值权重校准的基本流程。图2中，m0,m1来自于外部输入，是可配置量，可以通过手动调节m0,m1来控制电路的工作模式。

在本实施例所设计的电容阵列DAC中，高位电容的容值是其对应低位电容的2倍，即C_i＝2C_i-1，分段电容阵列低段即低七位与桥连电容在高段电容阵列中体现的容值约为C_bridge,low＝0.96C₆。基于此，可以认为在高段电容阵列中每位电容的容值都等于该位电容之前所有电容容值之和，即

本实施例以校准最高位电容C₁为例描述校准的过程。首先是电容的充电阶段，将主电容阵列DAC中C₁的下极板接地，其余电容下极板均接至参考电压V_ref，之后将激励电压源V_cm连接至分段DAC电容阵列高段公共顶板，将所有电容的上极板电压置为V_cm，此时电容C₁上所存储电荷量(第一总电荷量)为：

其余电容上所存储电荷量为：

本实施例取V_ref＝2V_CM，理论上可近似取C₁＝C_other,所以在理想状况下，应有

此时，电容阵列中所存储的总电荷量可表示为：

Q_total,1＝V_CM·C₁+(V_CM-V_ref)·C_other＝V_CM·C_total-V_ref·C_other

本实施例中校准电容C_cal下极板接V_cm，在目标电容的充电过程中，校准电容C_cal中所存储电荷一直为零。

然后进入电容的电荷再分配阶段。本阶段中，将连接激励电压源V_cm与DAC输出线的开关断开，将DAC的输出线悬空，之后将电容C₁下极板接置V_ref，低于C₁的权重位电容下极板接地，进行电荷再分配。若电容C₁与低位电容权重比例没有发生失配，则DAC电容阵列高段公共顶板上的电平应维持在先前的V_cm保持不变，若DAC电容阵列高段公共顶板上的电平发生改变，则说明电容C₁失配，此时DAC电容阵列高段公共顶板上的电平变为V_x1。基于与充电阶段相似的运算过程，可以得到电容阵列中存储的总电荷量(第二总电荷量)为：

Q_total,2＝(V_x1-V_ref)·C₁+V_x1·C_other＝V_x1·C_total-V_ref·C₁

由于电荷守恒定律，即Q_total,1＝Q_total,2

可以整理得到以下表达式：

式中

进一步整理得到广义公式：

式中i表示当前校准位，定义电容的失配误差系数为γ_i，即

也可以此来表示单个电容的失配比例，则失配电压可表示为：

V_xi可表示为：

V_xi＝V_cm+2V_mi

本实施例中，在获取误差电压的过程中所采用的原理是将电路分为三部分，第一部分为校准位电容C_i，第二部分为相比于校准位电容的低位电容

第三部分为相对于校准电容的高位电容。但是在实际操作过程中，校准阶段是从高位到低位进行校准，高位电容在校准阶段中完成校准操作之后便保持静态，即下极板始终接地，校准操作过程是电路的第一部分C_i与第二部分

之间进行电容器存储电荷的交换和电荷再分配，正是由于两部分电容器之间存在的容值权重失配以及进行存储电荷的交换和再分配过程，导致了电容阵列公共顶板上的电压在此过程中发生了变化，且变化量为当前校准位失配所引起的实际误差电压值的两倍。

在流片过程中，因工艺问题导致电容产生的失配具有随机性，所以每一位电容都有可能产生误差，但在DAC系统实际工作过程中，并不是每一位电容都会参与工作，所以，实际上由于电容失配而导致的非线性误差电压V_error为：

一旦获得误差电压V_mi，它们将被另一个DAC测量并量化为数字量D_mi，D_mi将在后续的工作中用于对电容失配的补偿操作。由于在现有DAC制造过程中保证LSB(LeastSignificant Bit，最低有效位)的精度比较简单，因此DAC线性度的问题在很大程度上是由MSB(Most Significant Bit，最高有效位)之间的不匹配引起的。出于这个原因，本实施例所提出的校准技术将专注于仅消除N位SAR ADC的较高M位的权重误差。

在正常的转换周期内，DAC实际的数字化输出D_out为：

式中D_i表示N位DAC的数字输出，D_γi表示低M位由于工艺误差并且没有进行校准而导致的输出数字码的误差。

此阶段中获取到的DAC电容阵列高段公共顶板上的电压误差值为V_top,mi，经上述计算过程可以得到V_top,mi＝2V_mi。随后，将电容阵列中的校准电容C_cal下极板转接到辅助校准DAC阵列(Assit DAC)，辅助校准DAC设初始状态为半满状态，即辅助校准DAC的初始输出电压为V_cm，可以实现对主DAC阵列电容上极板电平的拉高和拉低操作。

误差码获取阶段，通过改变辅助校准DAC的输出到校准电容C_cal下极板，通过改变C_cal下极板的电压来调节主DAC电容阵列公共顶板上的电压，由于校准电容C_cal与主电容阵列的容值C_total之比约为1:65，所以校准电容C_cal下极板电压每变化66mV就可以拉动上极板变化1mV，以此来将主DAC阵列公共顶板上因为电容失配而导致的偏离理想值的误差电压V_tmi量化为数字量。

而由于校准电容C_cal的加入，会导致主DAC电容阵列的公共顶板上的电压在经过上述获取误差码的操作过程中存在天然误差，由于校准电容C_cal而产生的误差可表示为：

而这就导致原本的理想值V_CM变为：

由于工艺引起的误差具有随机性，即单个电容可能会因为工艺误差而导致其实际面积大小偏离理想器件，容值也会与理想器件有偏差，但在整体电容阵列中，误差的随机性会使得所有电容的容值之和与理论值不会有太大的偏差，所以本实施例在比较器的负输入端搭建完全一样但始终处于静态的的主电容阵列DAC与辅助校准电容阵列DAC，以提供基准电压，其为比较器的负输入端所提供的电压可表示为：

然后是误差码的获取阶段，以最高位电容C₁为例，经过获取误差电压操作后，可得到主DAC公共顶板上电压V_X为：

V_X＝V_top,ideal+V_top,mi

此时同样使用二分法逻辑将误差电压V_top,mi量化为DM_xi，由于此处所获取的误差电压V_top,mi是实际需要修正的电压V_mi的两倍，所以将量化得到的数字码DM_xi除以2，得到真正的误差码DM_i，并存入误差寄存器中。

当进行下一位误差码的获取时，以第二位电容C₂为例，则第一步将误差电压量化所得的数字码为DM_x2，而获取该位真正的误差码时，需要减去前一位的误差影响，才可以得到这一位自身的误差码DM₂：

由此可得获取误差码计算过程中的通用公式为：

误差码获取完成后，将误差码存放于误差寄存器中，另有加法寄存器与辅助校准DAC的数字输入端相连。

最后是误差补偿阶段。误差补偿阶段的基本流程参考图3。整体ADC电路开始时工作后，当主DAC阵列中某位的数字码被置为1时，将该位所对应的误差码从误差寄存器中取出，放入加法寄存器，此时数字误差码通过辅助校准DAC转为模拟电压，通过校准电容C_cal作用于主DAC电容阵列的公共顶板上，来改变其公共顶板的电压。

可以观察此时比较器的输出电平是否发生跳变(从V_LOW跳变为V_HIGH或从V_HIGH跳变为V_LOW)，若发生跳变，则说明这一位的误差影响了电路功能的实现，则将此位的误差码保留在加法寄存器中，等待下一位误差码的加入，而若误差码的加入没有引起比较器输出电平的跳变，则说明当前位的误差并不会对电路的模数转换功能产生实际影响，便将此位的误差码从加法寄存器中移除。

需要说明的是，在设计的时序中，判断是否将当前位的误差码加入加法寄存器中即判断此时比较器的输出是否为V_HIGH的操作在时钟的上升触发判断。对比较器输出电平在加入误差码之后是否发生跳变即判断当前位的误差码是否保留在加法寄存器中的操作在同一时钟的下降沿触发。所以在实际的模数转换过程中，逐位校准操作随逐次逼近的操作而完成，并不会产生额外的时钟周期。

经仿真验证，本发明的结构不仅能实现数模转换器基本功能，其DNL(差分非线性值，Differencial NonLiner)与INL(积分非线性度，Interger NonLiner)都具有良好的特性，DNL＝2LSB，INL＝0.762。消耗功耗仅为102.49μw。

在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。

此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，所述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (9)

1.一种数模转换器电容阵列容值权重校准方法，其特征在于，包括以下步骤：

在DAC电容阵列中选择目标电容；将目标电容的下极板接地，将目标电容的权重位电容下极板接至参考电压，同时将所有电容的上极板电压置为激励电压源；

计算DAC电容阵列中存储的第一总电荷量；

将激励电压源和DAC输出切断，将目标电容的下极板接至参考电压，将目标电容的权重位电容下极板接地；

计算DAC电容阵列中存储的第二总电荷量和高段公共顶板电平；

计算目标电容的误差电压；

将误差电压进行量化，得到目标电容的误差码。

2.根据权利要求1所述的一种数模转换器电容阵列容值权重校准方法，其特征在于，所述计算DAC电容阵列中存储的第一总电荷量，包括以下步骤：

通过以下公式计算目标电容所存储的电荷量：

式中，

是目标电容所存储的电荷量，V_CM是激励电压源，C₁是目标电容的电容值；

同时计算权重位电容上所存储的电荷量：

式中，

是目标电容所存储的电荷量，V_ref是参考电压，V_CM是激励电压源，C_other是权重位电容的电容值；

取V_ref＝2V_CM，C₁＝C_other，则有

进而得到以下公式：

Q_total,1＝V_CM·C₁+(V_CM-V_ref)·C_other＝V_CM·C_total-V_ref·C_other

Q_total,1即为DAC电容阵列中存储的第一总电荷量。

3.根据权利要求1所述的一种数模转换器电容阵列容值权重校准方法，其特征在于，所述计算DAC电容阵列中存储的第二总电荷量和高段公共顶板电平，包括以下步骤：

用以下公式表达计算DAC电容阵列中存储的第二总电荷量Q_total,2：

Q_total,2＝(V_x1-V_ref)·C₁+V_x1·C_other＝V_x1·C_total-V_ref·C₁

式中，V_x1是高段公共顶板电平，Vref是参考电压，C₁是目标电容的电容值，C_other是权重位电容的电容值；

通过电荷守恒定律得到以下高段公共顶板电平表达式：

得到高段公共顶板电平V_x1。

4.根据权利要求3所述的一种数模转换器电容阵列容值权重校准方法，其特征在于，所述计算目标电容的误差电压，包括以下步骤：

在高段公共顶板电平表达式基础上进行推广，得到计算高段公共顶板电平的广义公式：

定义公式右端分数项为失配误差系数γ_i，通过失配误差系数计算误差电压；

式中V_mi即目标电容的误差电压。

5.根据权利要求1所述的一种数模转换器电容阵列容值权重校准方法，其特征在于，在所述将误差电压进行量化，得到目标电容的误差码之前，还包括以下步骤：

计算非线性误差电压V_error：

计算DAC的数字化输出D_out:

式中D_i表示N位ADC的数字输出，D_γi表示低M位由于工艺误差并且没有进行校准而导致的输出数字码的误差。

6.根据权利要求1所述的一种数模转换器电容阵列容值权重校准方法，其特征在于，所述将误差电压进行量化，得到目标电容的误差码,具体包括以下步骤：

改变校准位电容下极板电压以调节DAC主电容阵列公共顶板电压，得到DAC主电容阵列公共顶板电压V_X：

V_X＝V_top,ideal+V_top,mi

式中，V_top,ideal是主电容阵列公共顶板电压理想值，V_top,mi主电容阵列公共顶板电压误差值；

使用二分法逻辑将误差电压V_top,mi量化为DM_xi，得到目标电容的误差码DM_i。

7.根据权利要求1所述的一种数模转换器电容阵列容值权重校准方法，其特征在于，还包括以下步骤：

将目标电容的误差码存入误差寄存器中，在获取下一个电容的误差码时，减去误差寄存器中存入的误差码影响。

8.根据权利要求1所述的一种数模转换器电容阵列容值权重校准方法，其特征在于，还包括误差补偿步骤，所述误差补偿步骤具体包括：

在DAC中设置加法寄存器，当DAC主电容阵列中目标电容的数字码被置为1时，获取目标电容所对应的误差码置入加法寄存器；

误差码通过辅助校准DAC转为模拟电压，再通过校准位电容作用于主DAC电容阵列的公共顶板。

9.根据权利要求8所述的一种数模转换器电容阵列容值权重校准方法，其特征在于，在误差补偿步骤之后，还包括以下步骤：

观察输出电平是否发生跳变，当发生跳变时，将误差码保留在加法寄存器中，持续进行误差补偿；

当未发生跳变时，将误差码从加法寄存器中移除。

Images