CN102163973B - 电容阵列型逐次逼近模数转换器的校准装置及校准方法 - Google Patents

Abstract

本发明涉及电容阵列型逐次逼近模数转换器的校准装置及校准方法，属于混合信号集成电路设计领域；该方法包括一个电容测量电路，一个静态存储器和相应控制电路；还包括一个连接在电容测量电路和静态存储器之间的逻辑运算单元；该方法包括：用电容测量电路测得待校准电容阵列中各对电容真实值；根据电容阵列实际结构，逻辑运算单元根据测得的真实电容值计算各对电容的真实权重值，并将该权重值映射成n位二进制的权重码，将该权重码存到静态存储器中作为最终权重码表；将待校准的模数转换器的输出码用最终权重码表做相应修正得到最终校准后的输出码。本发明无论是硬件代价还是转换速率都存在优势。

Description

电容阵列型逐次逼近模数转换器的校准装置及校准方法

技术领域

本发明属于混合信号集成电路设计领域，特别涉及一种电容阵列型逐次逼近模数转换器的校准方法，可以补偿由于工艺偏差带来的电容失配。

背景技术

随着信息产业的发展，数字信号处理技术日新月异，作为连接模拟与数字世界桥梁的模数/数模(A/D、D/A)转换器也得到了越来越广泛的应用。伴随数字信号处理速度的提升，其必然对模数/数模转换器提出高速、高精度的要求；同时便携式消费类电子产品、医疗器械等的蓬勃发展，也对模数/数模转换器提出了低功耗的要求。Flash A/D、Δ∑A/D分别代表高速、高精度的两个极端，相比该两者，中等速度中等精度的电容阵列型逐次逼近模数转换器(SAR ADC)以其极低功耗逐渐受到人们青睐，其在医疗仪器、工业控制及微机接口等领域应用越来越广泛。更诱人的是，随着工艺的进步，SAR ADC的转换速度也得到极大提升，在8～12位精度范围内，采样率也提高到100MHz到GHz。

图1示为逐次逼近模数转换器框图，其通常包含一个偏置及时钟电路、采样保持电路(S/H)、一个比较器(CMP)、一个逐次逼近逻辑(SAR Logic)电路及一个数模转换器(DAC)，其中Vi为输入信号，V_ref为参考信号，Dout为模数转换器输出码。S/H及DAC的输出作为CMP的输入；CMP依据其双端输入电压的大小给出比较结果，并作为SARLogic的输入；SAR Logic由此给出DAC控制信号及最终输出码；偏置及时钟电路负责为芯片各模块提供时钟及电压、电流偏置。其工作过程简单总结为：先将V_i与

比较，视比较结果，再将V_i与或比较，依此类推逐次逼近，比较n次，得到n位输出。

据内嵌数模转换器的不同，逐次逼近模数转换器又可划分为许多类，其中电容阵列型数模转换器得到广泛采用。如图2所示：约定V_RP为正的参考电压，V_RN为负的参考电压，V_cm为共模电压，V_ip为正的输入电压，V_in为负的输入电压；电容阵列分为P和N两端，P端有

共n+1个电容，下极板由SAR Logic控制通过三端开关选择接V_RP、V_RN或V_ip，所有n+1个电容上极板接到一起，其输出电压为VP；N端有

共n+1个电容，下极板由SAR Logic控制通过三端开关选择接V_RP、V_RN或V_in，所有n+1个电容上极板接到一起，其输出电压为VN；输出电压VP、VN分别与后级比较器正端输入和负端输入相连。其主要存在如下两优势：一、电容阵列本身具有采样保持功能；二、相比电阻型或电流型数模转换器，电容阵列型数模转换器不存在静态功耗，其能耗主要体现在电容充放电。

目前电容对阵列型逐次逼近模数转换器存在如下两方面的不足之处：一、电容阵列通常是二进制权的形式，使得总电容随转换精度成幂函数增加；二、电容匹配精度有限。图2中，约定c₀为单位电容，为P端阵列第i位电容的失配，

为N端阵列第i位电容的失配，和

同样为失配系数，考虑到电容失配后，图2所示各电容真实值可表述为

和

针对第一个问题，目前主流的改进方案是电容对阵列采用分段电容结构，如图3所示：VP、VN、V_RP、V_RN、V_ip、V_in、c₀含义与图2一致，电容阵列同样分为P和N两端，约定VP近端为P-MS，VP远端为P-LS，两者通过桥电容C_PS相连，为P-MS端阵列第i位电容的失配，

为P-LS端阵列第i位电容的失配，ε_PS为C_PS相比单位电容的失配；VN近端为N-MS，VN远端为N-LS，两者通过桥电容C_NS相连，

为N-MS端阵列第i位电容的失配，

为N-LS端阵列第i位电容的失配，ε_NS为C_NS相比单位电容的失配。考虑到失配后，图3所示各电容真实值可表述为

和

图3所示结构可以成倍减少总电容大小，但每段仍成二进制权的形式，且电容失配的影响仍然存在；而第二个问题，前人从版图及校准等方面提出了不少方案，如版图上加虚拟冗余电容、采用共中心结构等，如图4所示，图中每个小方框代表一个单位电容，相同的数字表示其并联，如所有标识4的四个电容并联产生四倍单位电容，其他同理。这些方法在一定程度上可以克服由于工艺生产条件导致介质板厚度不均带来的固有误差，但也带来了两个问题：一、连线复杂，寄生严重；二、虚拟冗余电容数目可观，面积效率大打折扣。

为抵消由于电容匹配问题引起的误差，除上述版图级方法外，还有形形色色的校准，比较经典，与本发明也最为相近的一种对电容型逐次逼近模数转换器中的电容阵列的校准方法，公开在论文“Self-Calibration Technique for A/D Converters(Circuits and Systems Letters1983)中，如图5所示，虚线框圈出的部分为校准模块，其包含一个V-M(电压残差测量装置，通常为一个更高精度的模数转换器)，SRAM(静态存储器)和相应的控制电路。该校准方法为：将电容失配转化为电压残差，首先测得该残差，将其对应的数字码存到存储器中，在正常的模数转换过程中，根据每次比较结果，用相应的残差修正原电压，使其恢复到无失配情况下的电压值，从而达到校准目的。

该方法存在两大不足：一、其需要一个更高精度的转换器来量化残差电压，而通常情况下该残差电压比较小，这更添加了量化难度；二、其需要在逐次逼近的过程中实时修正原电压，存在影响转换速度的隐患，当残差修正所需稳定时间大于电荷重分配时间时，将不得不延长两次比较之间的间隙，从而降低转换率。

发明内容

本发明的目的是为克服已有技术的不足之处，提出一种电容对阵列型逐次逼近模数转换器的校准装置及其方法。本方法不需要更高精度模数转换器，不需在逐次逼近过程中实时修正电压，不干涉转换过程，无论是硬件代价还是转换速率都存在优势。

本发明提出的一种电容阵列型逐次逼近模数转换器的校准装置，包括一个电容测量电路，一个静态存储器和相应控制电路；其特征在于，还包括一个连接在电容测量电路和静态存储器之间的逻辑运算单元；所述电容测量电路用于测量待校准电容阵列型逐次逼近模数转换器中的各电容对的电容值；所述逻辑运算单元用于由测得的电容值计算各电容对的权重，并将计算结果映射成n位二进制码；所述控制电路用于控制所述待校准的模数转换器在校准态和正常模数转换态之间的切换。

本发明还提出采用上述校准装置的校准方法，其特征在于，该方法包括：用电容测量电路测得待校准电容阵列中各对电容真实值；根据电容阵列实际结构，逻辑运算单元根据测得的真实电容值计算各对电容的真实权重值，并将该权重值映射成n位二进制的权重码，将该权重码存到静态存储器中作为最终权重码表；将待校准的模数转换器的输出码用最终权重码表做相应修正得到最终校准后的输出码。

本发明与各类传统的校准方法不同，本方法不试图测量电容真实值与理想值间的失配，而是把失配当成电容的一部分，通过测量电容值，计算其在电容阵列中的实际权重，并依此修正模数转换器输出码来达到校准输出的目的。

本发明不需要更高精度模数转换器，不需在逐次逼近过程中实时修正电压，不干涉转换过程，无论是硬件代价还是转换速率都存在优势。

附图说明

图1为已有的逐次逼近模数转换器框图；

图2为已有的差分二进制权电容阵列型数模转换器组成图；

图3为已有的分段二进制权电容阵列型数模转换器组成图；

图4为已有的单位电容共中心结构示意图；

图5为已有的电容阵列型SARADC传统校准框图；

图6本发明的电容阵列型逐次逼近模数转换器的校准装置框图；

图7差分方式测电容框图

具体实施方式

本发明提出了一种电容阵列型逐次逼近模数转换器的校准装置及其方法，下面结合图6及图7详细说明该装置工作过程。

本发明提出的一种电容阵列型逐次逼近模数转换器的校准装置(见图6虚线框标示部分)，包含一个电容测量电路C-M，一个静态存储器SRAM和相应控制电路；在此基础上还增加一个连接在电容测量电路和静态存储器之间的逻辑运算单元ALU；图6虚线框外示出由电容阵列型数模转换器、偏置时钟电路、比较器CMP及逐次逼近逻辑SAR-Logic组成的待校准电容阵列型逐次逼近模数转换器。

本校准装置各部件的具体实现方式及功能分别说明如下：

电容测量电路C-M如图7所示，包括一个运算放大器及一个比较器，参考电容对C_Rn和C_Rp，跨接在运算放大器两端的两个积分电容C_In和C_Ip；用于测量待校准电容阵列型逐次逼近模数转换器中的各电容对的电容值；

图中，C_Tn和C_Tp为待测电容，V_RP为正的参考电压，V_RN为负的参考电压，V_cm为共模电压，且

V_op和V_on为运算放大器输出电压；Comp为电压V_op和V_on的比较结果，若V_op≥V_on，则比较结果Comp为逻辑的高电平，通常为逻辑1；否则若V_op＜V_on，比较结果Comp为逻辑低电平，通常为逻辑0。

电容测量电路连接关系为：电容C_Rn下极板通过三端开关选择接电压V_RP、V_RN或V_cm，电容C_Tn下极板通过双端开关选择接电压V_RN或V_cm，电容C_Rn和C_Tn上极板通过单端开关接运算放大器的负输入端；电容C_Rp下极板通过三端开关选择接电压V_RP、V_RN或V_cm，电容C_Tp下极板通过双端开关选择接电压V_RP或V_cm，电容C_Rp和C_Tp上极板通过单端开关接运算放大器的正输入端；电容C_In跨接在运算放大器负输入输出端；电容C_Ip跨接在运算放大器正输入输出端；运算放大器的双端输出作为比较器的双端输入；比较器得到的比较结果作为电容C_Rn和C_Rp下极板开关控制信号。其工作方式详见步骤一中1.1)～1.4)。

由于校准态与正常模数转换相互独立，即总体电路对校准装置并无速度要求，本发明实施例采用TSMC65nm工艺制作电容测量电路里的运算放大器及比较器。运算放大器增益越高，引起的误差越小，本实施例的运算放大器增益10000(80dB)以上，而可牺牲其带宽。本实施例的比较器至少可以分辨电压

(n表示模数转换器的设计精度)。

逻辑运算单元ALU用于由测得的电容值根据公式(2)或公式(3)计算各电容对的权重，并将计算结果映射成n位二进制码。

控制电路用于控制所述待校准的模数转换器在校准态(测电容、计算权重及存储权重值)和正常模数转换态之间切换(校准态时，CMP不工作；正常转换时，C-M及ALU不工作)。本发明实施例的逻辑运算单元ALU和控制电路不在所述待校准的模数转换器芯片内集成，而在片外采用Altera公司的EP2C35F672C8款FPGA实现两者功能。

静态存储器SRAM用于存储真实权重值，本发明实例采用TSMC65nm工艺库中标准单元实现。

本发明提出的采用上述校准装置的校准方法为：用电容测量电路测得待校准电容阵列中各对电容真实值；根据电容阵列实际结构，逻辑运算单元根据测得的真实电容值计算各对电容的真实权重值，并将该权重值映射成n位二进制的权重码，将该权重码存到静态存储器中作为最终权重码表；将待校准的模数转换器的输出码用最终权重码表做相应修正得到最终校准后的输出码。

本发明提出的校准方法具体实施包括以下步骤：

步骤1：利用电容测量电路C-M测量如图2或3中待校准的数模转换器电容阵列中每一对电容的电容值；具体包括以下步骤：

1.1)对待校准的数模转换器的N端电容阵列，用电压V_RN对电容C_Tn充电，用电压V_cm对电容C_Rn充电；对P端电容阵列，用电压V_RP对电容C_Tp充电，用电压V_cm对电容C_Rp充电，运算放大器输出电压分别为V_on和V_op；

1.2)比较器根据所述N、P两端电压V_on与V_op的大小关系，给出比较结果Comp(Comp用逻辑的高低电平表示)，并反馈回电容C_Rn及C_Rp；

1.3)换用电压V_cm对电容C_Tn及C_Tp充电，依据比较结果Comp，电容C_Rn及C_Rp分别用电压V_RN和V_RP充电，若Comp为逻辑高电平，即Comp＝1时，用电压V_RN对电容C_Rn充电，用电压V_RP对电容C_Rp充电，否则若Comp为逻辑低电平，用电压V_RP对电容C_Rn充电，用电压V_RN对电容C_Rp充电；

1.4)根据步骤1.3)对电容充电后，运算放大器输出电压将调整为V_on′和V_op′，转步骤1.1)；

1.5)将步骤1.1)-1.4)过程重复X次，X＞2ⁿ，n表示模数转换器的设计精度，即可测得满足模数转换器精度要求的电容值；

上述步骤1.1)-1.4)一次充电过程用公式描述如下(

表示Comp逻辑取反)：

$\left\{\begin{array}{c}(V_{\mathrm{RP}}-V_{\mathrm{cm}})C_{\mathrm{Tp}}+(V_{\mathrm{cm}}-{\mathrm{CompV}}_{\mathrm{RP}}-\stackrel{\‾}{\mathrm{Comp}}{V}_{\mathrm{RN}})C_{\mathrm{Rp}}=({V_{\mathrm{op}}}^{\′}-V_{\mathrm{op}})C_{\mathrm{Ip}}\\ (V_{\mathrm{RN}}-V_{\mathrm{cm}})C_{\mathrm{Tn}}+(V_{\mathrm{cm}}-{\mathrm{CompV}}_{\mathrm{RN}}-\stackrel{\‾}{\mathrm{Comp}}{V}_{\mathrm{RP}})C_{\mathrm{Rn}}=({V_{\mathrm{on}}}^{\′}-V_{\mathrm{on}})C_{\mathrm{In}}\end{array}\right.$

上式可理解为，通过电容C_Tn和C_Rn向运算放大器N端注入的电荷与通过电容C_In注入的电荷大小相等符号相反(P端同理)，这是因为运算放大器两输入端没有其他充放电回路及到地支路。

将上述步骤1.1)-1.4)过程重复X次，P端各次充电过程表述如下：

$\left\{\begin{array}{c}(V_{\mathrm{RP}}-V_{\mathrm{cm}})C_{\mathrm{Tp}}+(V_{\mathrm{cm}}-{\mathrm{CompV}}_{\mathrm{RP}}-\stackrel{\‾}{\mathrm{Comp}}{V}_{\mathrm{RN}})C_{\mathrm{Rp}}=({V_{\mathrm{op}}}^{\′}-{V_{\mathrm{op}}}^{\′})C_{\mathrm{Ip}}\\ ......\\ (V_{\mathrm{RP}}-V_{\mathrm{cm}})C_{\mathrm{Tp}}+(V_{\mathrm{cm}}-{\mathrm{Comp}}^X{V}_{\mathrm{RP}}-{\stackrel{\‾}{\mathrm{Comp}}}^X{V}_{\mathrm{RN}})C_{\mathrm{Rp}}=({V_{\mathrm{op}}}^X-{V_{\mathrm{op}}}^{X-1})C_{\mathrm{Ip}}\end{array}\right.$

将上述X个式子累加，整理得

$X*(V_{\mathrm{RP}}-V_{\mathrm{cm}})C_{\mathrm{Tp}}+(X*V_{\mathrm{cm}}-\underset{i=1}{\overset{X}{\mathrm{\Σ}}}{\mathrm{CompV}}_{\mathrm{RP}}-\underset{i=1}{\overset{X}{\mathrm{\Σ}}}\stackrel{\‾}{\mathrm{Comp}}{V}_{\mathrm{RN}})C_{\mathrm{Rp}}=({V_{\mathrm{op}}}^X-V_{\mathrm{op}})C_{\mathrm{Ip}}$

同理，对N端的X各式子累加得到

$X*(V_{\mathrm{RN}}-V_{\mathrm{cm}})C_{\mathrm{Tn}}+(X*V_{\mathrm{cm}}-\underset{i=1}{\overset{X}{\mathrm{\Σ}}}{\mathrm{CompV}}_{\mathrm{RN}}-\underset{i=1}{\overset{X}{\mathrm{\Σ}}}\stackrel{\‾}{\mathrm{Comp}}{V}_{\mathrm{RP}})C_{\mathrm{Rn}}=({V_{\mathrm{on}}}^X-V_{\mathrm{on}})C_{\mathrm{In}}$

同时有V_op ^X-V_on ^X＝V_op-V_on及设计值要求电容C_In＝C_Ip，P与N端联立得 $C_{\mathrm{Tp}}+C_{\mathrm{Tn}}=\frac{2*\underset{i=1}{\overset{X}{\mathrm{\Σ}}}\mathrm{Comp}-X}{X}(C_{\mathrm{Rp}}+C_{\mathrm{Rn}})$ 公式(1)

由公式(1)可看出N端和相应的P端待测电容之和与参考电容之和有确定的倍数关系，且该倍数小于1，虽然参考电容的真实值无法得知，但该倍数是可以由测量得出，逐次逼近模数转换器电容阵列里的n对电容可以用该倍数来间接表示，后续的求权重也可只用倍数值来处理。

步骤2：依据步骤1所测得的各电容对的真实值求各对电容在电容阵列中的相应权重，并将各对电容的权重映射成n位二进制的权重码存到SRAM中构成最终权重码表；

图2所示电容阵列中各对电容权重约定如下：

$W_i=\frac{C_N^i+C_P^i}{C_{\mathrm{Ntot}}+C_{\mathrm{Ptot}}},1\≤i\≤n$ 公式(2)

图3所示分段结构，各对电容权重值分MS和LS两部分，可用下式表示：

$\left[\begin{array}{cc}{W}_i=\frac{(C_{\mathrm{PM}}^{i-a}+C_{\mathrm{NM}}^{i-a})}{\underset{j=0}{\overset{n-a}{\mathrm{\Σ}}}{C}_{\mathrm{PM}}^j+\underset{j=0}{\overset{n-a}{\mathrm{\Σ}}}{C}_{\mathrm{NM}}^j},& a+1\≤i\≤n\\ W_i=\frac{(C_{\mathrm{PS}}+C_{\mathrm{NS}})*(C_{\mathrm{PL}}^i+C_{\mathrm{NL}}^i)}{[C_{\mathrm{NS}}+C_{\mathrm{PS}}+\underset{i=1}{\overset{a}{\mathrm{\Σ}}}(C_{\mathrm{PL}}^i+C_{\mathrm{NL}}^i)]*\underset{j=0}{\overset{n-a}{\mathrm{\Σ}}}(C_{\mathrm{PM}}^j+C_{\mathrm{NM}}^j)},& 1\≤i\≤a\end{array}\right]$ 公式(3)

将由公式2或3求得的权重映射成n位二进制码作为校准后的权重码，并将权重码存到SRAM中(如表一所示)，方便起见，此处仍以Wi表示第i位权重映射成的码。

步骤3：将待校准模数转换器输出的码用步骤2生成的最终权重码表做修正，得到最终校准后的输出码。

例如某次待校准模数转换器的输出码为：0000...0011；若不经过校准，最终输出码仍为0000...0011；但用本发明的校准装置及校准方法得到的经修正之后的最终权重码表(如表一)来处理待校准模数转换器的输出码，从最终权重码表中取出输出码0000...0011中位为1对应的权重码W₁和W₂，相加作为最终校准后的输出码，将输出码修正为0000...0100作为最终输出，即达到了校准目的。

表一校准后最终权重码表

Claims (2)

1.一种电容阵列型逐次逼近模数转换器的校准装置，包括一个电容测量电路，一个静态存储器和相应控制电路；其特征在于，还包括一个连接在电容测量电路和静态存储器之间的逻辑运算单元；所述电容测量电路用于测量待校准电容阵列型逐次逼近模数转换器中的各电容对的电容值；所述逻辑运算单元用于由测得的电容值计算各电容对的权重，并将计算结果映射成n位二进制的权重码存到静态存储器中构成最终权重码表；所述控制电路用于控制所述待校准的模数转换器在校准态和正常模数转换态之间的切换；所述静态存储器用于存储真实权重值。 

2.一种采用如权利要求1所述校准装置的校准方法，其特征在于，该方法包括：用电容测量电路测得待校准电容阵列型逐次逼近模数转换器中各对真实电容值；根据电容阵列实际结构，逻辑运算单元根据测得的真实电容值计算各对电容的真实权重值，并将该权重值映射成n位二进制的权重码，将该权重码存到静态存储器中作为最终权重码表；将待校准的模数转换器的输出码用最终权重码表做相应修正得到最终校准后的输出码。 

Images