CN114928358B - 从高位到低位的逐次逼近型adc的电容失配校准方法 - Google Patents

从高位到低位的逐次逼近型adc的电容失配校准方法 Download PDF

Info

Publication number
CN114928358B
CN114928358B CN202210838428.8A CN202210838428A CN114928358B CN 114928358 B CN114928358 B CN 114928358B CN 202210838428 A CN202210838428 A CN 202210838428A CN 114928358 B CN114928358 B CN 114928358B
Authority
CN
China
Prior art keywords
capacitor
capacitance
voltage
bit
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210838428.8A
Other languages
English (en)
Other versions
CN114928358A (zh
Inventor
石玉转
刘益巧
孙杰
刘伟强
夏心怡
王妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN202210838428.8A priority Critical patent/CN114928358B/zh
Publication of CN114928358A publication Critical patent/CN114928358A/zh
Application granted granted Critical
Publication of CN114928358B publication Critical patent/CN114928358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种从高位到低位的逐次逼近型ADC的电容失配校准方法，包括：S1，从高位到低位，依次通过预充电相位和电荷重新分配相位的开关切换，使DAC最终的输出为MSB段各位电容的余差电压，利用LSB段的子DAC和比较器量化该余差电压；余差电压指对应MSB段电容位的权重电压与其余低位权重电压之和的差；S2，根据余差电压和电容误差电压的关系，求出电容误差，最后得出实际权重；电容误差电压是指误差电容的权重电压。本发明能够有效提升整体的有效位数和无杂散动态范围，且硬件开销小。

Description

从高位到低位的逐次逼近型ADC的电容失配校准方法
技术领域
本发明涉及数模混合集成电路设计技术领域，具体而言涉及一种从高位到低位的逐次逼近型ADC的电容失配校准方法。
背景技术
逐次逼近型模数转换器（SAR ADC）的原理是通过二进制搜索算法对输入信号进行量化，利用DAC、比较器和数字逻辑控制部分，控制DAC的输出电压逐次逼近模拟输入电压。
由于SAR ADC能够兼顾速度、功耗、集成度等性能，因此成为了近年来国内外ADC设计领域的研究热点。但是，SAR ADC存在DAC电容失配问题，限制其精度的进一步提升。由于芯片生产制造工艺的限制，电容失配是不可避免的，且电容失配带来的误差是无法忽略的，为了消除电容失配带来的影响对其校准是一种低成本的方案。现有技术中，W. -H. Tseng,W. -L. Lee, C. -Y. Huang and P. -C. Chiu, "A 12-bit 104-MS/s SAR ADC in 28nmCMOS for digitally-assisted wireless transmitters," 中，利用低端电容阵列校准高位电容权重，从低到高的方式导致其自身失配会累加，造成校准精度下降。H. -. Lee, D.A. Hodges and P. R. Gray, "A self-calibrating 15 bit CMOS A/D converter,"中，采用了从高到低校准电容误差的方法，尽管避免了误差累积，但是需要额外增加高精度DAC，硬件成本较高。Y. Liang, C. Li, S. Liu and Z. Zhu, "A 14-b 20-MS/s 78.8 dB-SNDR Energy-Efficient SAR ADC With Background Mismatch Calibration and Noise-Reduction Techniques for Portable Medical Ultrasound Systems,"中，分别求解单边的电容权重，再获得差分电容权重，一方面造成比较器输入共模变化，另一方面，当电容失配方向与预判的不一致时需要重新拨电容，功耗较大。
发明内容
本发明针对现有技术中的不足，提供一种从高位到低位的逐次逼近型ADC的电容失配校准方法，将差分电容合并成一个权重进行整体求解，其次，从高到低计算权重避免低位误差累积，提出将DAC的冗余位电容分拆的方法，在校准时与其它低位DAC构建分裂开关算法来求解高位电容误差，无需额外的电容开销，也无需预判电容失配的极性，用简洁的校准过程达到较高的校准效果。最终能够有效提升整体的有效位数和无杂散动态范围，且硬件开销小。
为实现上述目的，本发明采用以下技术方案：
一种从高位到低位的逐次逼近型ADC的电容失配校准方法，所述电容失配校准方法包括以下步骤：
S1，从高位到低位，依次通过预充电相位和电荷重新分配相位的开关切换，使DAC最终的输出为MSB段各位电容的余差电压，利用LSB段的子DAC和比较器量化该余差电压；余差电压指对应MSB段电容位的权重电压与其余低位权重电压之和的差；
S2，根据余差电压和电容误差电压的关系，求出电容误差，最后得出实际权重；电容误差电压是指误差电容的权重电压。
为优化上述技术方案，采取的具体措施还包括：
进一步地，步骤S1中，通过预充电相位和电荷重新分配相位的开关切换，使DAC最终的输出为MSB段各位电容的余差电压的过程包括以下步骤：
在LSB段加入一位冗余电容
Figure 361614DEST_PATH_IMAGE001
，该冗余电容
Figure 747596DEST_PATH_IMAGE001
的大小为LSB段的原有电容的总 和，在正常转换的阶段，
Figure 996175DEST_PATH_IMAGE002
作为正常的冗余电容来工作，在校准阶段，该冗余电容
Figure 109493DEST_PATH_IMAGE001
被复 用且被拆分成与LSB段DAC相同的阵列形式，构建得到基于分裂DAC结构的开关切换方式；从 MSB段的最高位电容开始，从高位到低位开始校准；具体地，校准过程包括：
在预充电相位时，将所有电容的上极板接到地，最高位电容下极板接到地，其余电 容下极板接到参考电压
Figure 189445DEST_PATH_IMAGE003
；在电荷重新分配相位时，将所有电容的上极板断开，将最高位 电容的下极板接到参考电压，其余比特位电容接到地，冗余电容
Figure 480749DEST_PATH_IMAGE001
的下极板仍然接到参 考电压
Figure 216624DEST_PATH_IMAGE003
，DAC的输出电压为最高位电容的余差电压。
进一步地，在ADC完成校准后进行正常信号量化工作时，冗余电容
Figure 884366DEST_PATH_IMAGE001
作为正常的 冗余电容使用，冗余电容通过桥接电容
Figure 5774DEST_PATH_IMAGE004
等效到MSB段，其大小与MSB段的最低位电容的大 小相同。
进一步地，步骤S1中，利用LSB段的子DAC和比较器量化该余差电压的过程包括以下步骤：
令
Figure 467980DEST_PATH_IMAGE005
为LSB段的电容阵列，
Figure 691150DEST_PATH_IMAGE006
为MSB段的电容阵列；
将冗余电容
Figure 897004DEST_PATH_IMAGE007
分拆为与LSB段电容阵列相同的电容阵列，构成一个采用分裂电容 式的DAC结构来量化余差电压；根据下述公式，通过逐次逼近量化方法量化出余差电压
Figure 685968DEST_PATH_IMAGE008
：
Figure 833922DEST_PATH_IMAGE009
式中，
Figure 544389DEST_PATH_IMAGE010
，
Figure 22775DEST_PATH_IMAGE011
为第i位电容等效到MSB段的有效电容值，
Figure 135087DEST_PATH_IMAGE012
表示第k位电容等效到MSB段的有效电容值，表示为：
Figure 188363DEST_PATH_IMAGE013
Figure 386126DEST_PATH_IMAGE014
式中，
Figure 730520DEST_PATH_IMAGE004
为桥接电容的电容值，
Figure 697339DEST_PATH_IMAGE001
为冗余电容的电容值，
Figure 937827DEST_PATH_IMAGE015
为第
Figure 340995DEST_PATH_IMAGE016
位电容等 效到MSB段的有效电容值。
进一步地，步骤S2中，根据余差电压和电容误差电压的关系，求出电容误差，最后得出实际权重的过程包括以下步骤：
S21，将单位电容
Figure 692342DEST_PATH_IMAGE017
定义为电容等效到MSB段后的电容之和除以总的单位电容个数
Figure 513668DEST_PATH_IMAGE018
：
Figure 925058DEST_PATH_IMAGE019
；
式中，
Figure 81101DEST_PATH_IMAGE011
为第i位电容等效到MSB段的有效电容值；
理想的等效电容
Figure 970560DEST_PATH_IMAGE020
表示如下：
Figure 708709DEST_PATH_IMAGE021
；
根据下述公式计算得到误差电容
Figure 291000DEST_PATH_IMAGE022
为：
Figure 787535DEST_PATH_IMAGE023
式中，
Figure 729952DEST_PATH_IMAGE024
；
S22，通过开关切换生成余量电压后，LSB段电容阵列和冗余电容采用分裂式开关算法，结合比较器获得余差电压的数字码，在理想权重中减去该数字码即为实际权重，用于构建最终的ADC输出结果。根据下述公式计算得到用于构建最终的ADC输出结果的实际权重：
Figure 57028DEST_PATH_IMAGE025
。
校准过程中，尽管用于量化余差信号的电容阵列自身带有失配，但是该误差被桥接电容衰减，对校准效果影响较小。桥接电容自身误差会引入一个整体的增益误差，该数值在获得误差码后根据下式获得，最终在重建ADC输出结果时消除该增益误差即可。
本发明的有益效果是：
本发明的从高位到低位的逐次逼近型ADC的电容失配校准方法，避免了低位电容失配的累计误差，校准之后，整体的有效位数和无杂散动态范围都有明显提升。一般CDAC会采用冗余电容来容忍高位电容参考电压建立误差、噪声等非理想因素，本发明复用该冗余电容，构建分裂式开关算法，故无需增加额外的DAC阵列，且全差分的工作方式不会影响比较器共模电平，最终，以较低的硬件开销实现较好的校准效果。
附图说明
图1是本发明实施例的ADC处于校准时的示意图。
图2是本发明实施例的ADC校准结束恢复到正常转换阶段时的示意图。
图3是本发明实施例的14位桥接电容式SAR ADC未校准时的输出结果FFT图。
图4是本发明实施例的14位桥接电容式SAR ADC校准后的输出结果FFT图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。
需要注意的是，发明中所引用的如“上”、“下”、“左”、“右”、“前”、“后”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
本实施例提及一种从高位到低位的逐次逼近型ADC的电容失配校准方法，该电容失配校准方法包括以下步骤：
S1，从高位到低位，依次通过预充电相位和电荷重新分配相位的开关切换，使DAC最终的输出为MSB段各位电容的余差电压，利用LSB段的子DAC和比较器量化该余差电压；余差电压指对应MSB段电容位的权重电压与其余低位权重电压之和的差。
S2，根据余差电压和电容误差电压的关系，求出电容误差，最后得出实际权重；电容误差电压是指误差电容的权重电压。
对于分段式电容阵列数模转换（DAC）部分,假设为分为两段（同样适用于多个分 段），其低位权重段（LSB段）的电容误差被衰减，所以一般只需要对高位权重段（MSB段）内的 电容和桥接电容误差进行校准。本实施例的电容失配校准方法是从高到低依次求出MSB各 位电容的余差电压（余差电压指某位权重电压与其余低位权重电压之和的差），再根据余差 电压和电容误差电压(电容误差电压是指误差电容的权重电压)的关系，求出电容误差量， 最终求得电容实际权重。电容余差电压是通过预充电相位和电荷重新分配相位的开关切换 获得，使得DAC输出为对应电容的余差电压，然后利用低位的子DAC和比较器量化该余差电 压。LSB段加入一位冗余电容，该冗余电容的大小为LSB段的原有电容的总和，在正常转换的 阶段，
Figure 810220DEST_PATH_IMAGE002
作为正常的冗余电容来工作，在校准阶段，该冗余电容被复用且被拆分成与LSB 段DAC相同的阵列形式，从而构建基于分裂DAC结构的开关切换方式。在ADC完成校准后进行 正常信号量化工作时，冗余电容无需拆分，仅作为正常的冗余电容使用。
如图1是整个电容失配校准方案的基本框图。通过预充电相位和电荷重新分配相位的开关切换，使得DAC最终的输出为对应电容的余差电压，然后利用LSB段的子DAC和比较器量化可以在数字域求出余差电压；通过电容余差电压和电容误差电压的关系，求出电容误差，最后得出实际权重。为了更好的说明校准原理，校准框图使用了一个单端的结构，实际上对于差分的结构，该校准算法同样适用，只是需要注意的是P端和N端的开关接法需要完全相反。
从MSB段的最高位电容开始，从高位到低位开始校准，校准阶段，以MSB段的最高位 电容为例，在预充电相位，将所有电容的上极板接到地，最高位电容下极板接到地，其余电 容（包括LSB段的冗余电容）下极板接到参考电压（
Figure 691589DEST_PATH_IMAGE003
），在电荷重新分配相位，首先将所有 电容的上极板（与比较器输入相连的）断开，将最高位电容的下极板接到参考电压，其余比 特位电容接到地，
Figure 188429DEST_PATH_IMAGE007
下极板保持不变仍然接
Figure 88121DEST_PATH_IMAGE003
，根据电荷守恒可知，DAC的输出电压为最 高位电容的余差电压。然后利用比较器和LSB段的DAC量化余差电压，此时将
Figure 481056DEST_PATH_IMAGE007
分拆为与 LSB段电容阵列相同的电容阵列，从而构成一个采用分裂电容式的DAC结构来量化余差电 压。通过逐次逼近量化可量化出余差电压，余差电压
Figure 849721DEST_PATH_IMAGE008
的表达式如下：
Figure 884673DEST_PATH_IMAGE026
（1）
式中，
Figure 451920DEST_PATH_IMAGE010
；
Figure 530604DEST_PATH_IMAGE001
为加在LSB段的冗余电容，
Figure 386564DEST_PATH_IMAGE011
为电容等效到 MSB段的有效电容，可表示为：
Figure 225207DEST_PATH_IMAGE027
Figure 319065DEST_PATH_IMAGE028
(2)
其中
Figure 834229DEST_PATH_IMAGE004
为桥接电容。利用冗余电容，构成分裂电容式DAC结构的具体方法如下：因 冗余电容值为LSB段所有电容之和，故在校准阶段可以被拆分成与LSB段比特位电容相同的 阵列形式，在开关切换结束后，LSB段DAC的比特位电容下极板全都接地，而冗余电容下极板 全都接参考电压，这样就构成了一个分裂电容式DAC结构，用来量化余差电压。在校准结束 后，又可以当作正常的冗余电容来使用，冗余电容通过桥接电容等效到MSB段后，其大小与 MSB的最低位电容的大小相同。图2是本发明实施例的ADC校准结束恢复到正常转换阶段时 的示意图。
单位电容
Figure 911906DEST_PATH_IMAGE017
被定义为电容等效到MSB段后的电容之和，再除以总的单位电容个数
Figure 554240DEST_PATH_IMAGE018
：
Figure 830501DEST_PATH_IMAGE019
(3)。
那么理想的等效电容
Figure 267298DEST_PATH_IMAGE020
可以表示如下：
Figure 81539DEST_PATH_IMAGE021
(4)。
实际的等效电容
Figure 996406DEST_PATH_IMAGE011
和理想的等效电容
Figure 330435DEST_PATH_IMAGE020
之差为误差电容为：
Figure 938134DEST_PATH_IMAGE029
（5）
式中，
Figure 787141DEST_PATH_IMAGE024
。
通过开关切换生成余量电压后，LSB段电容阵列和冗余电容采用分裂式开关算法，结合比较器获得余差电压的数字码，在理想权重中减去该数字码即为实际权重，用于构建最终的ADC输出结果。根据下述公式计算得到用于构建最终的ADC输出结果的实际权重：
Figure 754966DEST_PATH_IMAGE025
。
桥接电容失配会引起LSB段电容整体的增益误差，体现在量化余差电压信号的过程中，也包含在ADC正常工作中，因此校准过程考虑了桥接电容失配的影响。
如图3和图4分别为本实施例在14位SAR ADC框架下的MATLAB仿真图，校准之后，整体的有效位数和无杂散动态范围都有明显提升。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (3)

1.一种从高位到低位的逐次逼近型ADC的电容失配校准方法，其特征在于，所述电容失配校准方法包括以下步骤：
S1，从高位到低位，依次通过预充电相位和电荷重新分配相位的开关切换，使DAC最终的输出为MSB段各位电容的余差电压，利用LSB段的子DAC和比较器量化该余差电压；余差电压指对应MSB段电容位的权重电压与其余低位权重电压之和的差；
S2，根据余差电压和电容误差电压的关系，求出电容误差，最后得出实际权重；电容误差电压是指误差电容的权重电压；
步骤S1中，利用LSB段的子DAC和比较器量化该余差电压的过程包括以下步骤：
令{C0，C1，...，CM，CMR}为LSB段的电容阵列，{CM+1，CM+2，...，CN}为MSB段的电容阵列；
将冗余电容CMR分拆为与LSB段电容阵列相同的电容阵列，构成一个采用分裂电容式的DAC结构来量化余差电压；根据下述公式，通过逐次逼近量化方法量化出余差电压Vxi：
Figure FDA0003831338680000011
式中，i＝M+1，M+2，...，N，Ci_eff为第i位电容等效到MSB段的有效电容值，Ck_eff表示第k位电容等效到MSB段的有效电容值，表示为：
Ci_eff＝Ci
Figure FDA0003831338680000012
式中，CB为桥接电容的电容值，CMR为冗余电容的电容值，Ck′_eff为第k′位电容等效到MSB段的有效电容值；
步骤S2中，根据余差电压和电容误差电压的关系，求出电容误差，最后得出实际权重的过程包括以下步骤：
S21，将单位电容CU定义为电容等效到MSB段后的电容之和除以总的单位电容个数2N：
Figure FDA0003831338680000021
式中，Ci_eff为第i位电容等效到MSB段的有效电容值；
理想的等效电容
Figure FDA0003831338680000022
表示如下：
Figure FDA0003831338680000023
根据下述公式计算得到误差电容εi为：
Figure FDA0003831338680000024
式中，i＝0，1，...，N，MR；
S22，通过开关切换生成余量电压后，LSB段电容阵列和冗余电容采用分裂式开关算法，结合比较器获得余差电压的数字码，在理想权重中减去该数字码，计算得到用于构建最终的ADC输出结果的实际权重：
Figure FDA0003831338680000025
2.根据权利要求1所述的从高位到低位的逐次逼近型ADC的电容失配校准方法，其特征在于，步骤S1中，通过预充电相位和电荷重新分配相位的开关切换，使DAC最终的输出为MSB段各位电容的余差电压的过程包括以下步骤：
在LSB段加入一位冗余电容CMR，该冗余电容CMR的大小为LSB段的原有电容的总和，在正常转换的阶段，CMR作为正常的冗余电容来工作，用来容忍高位DAC参考电压建立误差、噪声，在校准阶段，该冗余电容CMR被复用且被拆分成与LSB段DAC相同的阵列形式，构建得到基于分裂DAC结构的开关切换方式；从MSB段的最高位电容开始，从高位到低位开始校准；具体地，校准过程包括：
在预充电相位时，将所有电容的上极板接到地，最高位电容下极板接到地，其余电容下极板接到参考电压VREF；在电荷重新分配相位时，将所有电容的上极板断开，将最高位电容的下极板接到参考电压，其余比特位电容接到地，冗余电容CMR的下极板仍然接到参考电压VREF，DAC的输出电压为最高位电容的余差电压。
3.根据权利要求2所述的从高位到低位的逐次逼近型ADC的电容失配校准方法，其特征在于，在ADC完成校准后进行正常信号量化工作时，冗余电容CMR作为正常的冗余电容使用，冗余电容通过桥接电容CB等效到MSB段，其大小与MSB段的最低位电容的大小相同。
CN202210838428.8A 2022-07-18 2022-07-18 从高位到低位的逐次逼近型adc的电容失配校准方法 Active CN114928358B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210838428.8A CN114928358B (zh) 2022-07-18 2022-07-18 从高位到低位的逐次逼近型adc的电容失配校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210838428.8A CN114928358B (zh) 2022-07-18 2022-07-18 从高位到低位的逐次逼近型adc的电容失配校准方法

Publications (2)

Publication Number Publication Date
CN114928358A CN114928358A (zh) 2022-08-19
CN114928358B true CN114928358B (zh) 2022-11-08

Family

ID=82815696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210838428.8A Active CN114928358B (zh) 2022-07-18 2022-07-18 从高位到低位的逐次逼近型adc的电容失配校准方法

Country Status (1)

Country Link
CN (1) CN114928358B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163973B (zh) * 2011-05-13 2013-07-24 清华大学 电容阵列型逐次逼近模数转换器的校准装置及校准方法
CN104917527B (zh) * 2015-06-30 2017-12-05 东南大学 应用于单端sar adc的电容失配校准电路及其校准方法
CN114389613B (zh) * 2022-03-24 2022-06-24 南京航空航天大学 一种分段式逐次逼近型adc的电容失配校准方法

Also Published As

Publication number Publication date
CN114928358A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
CN104917527B (zh) 应用于单端sar adc的电容失配校准电路及其校准方法
CN102045067B (zh) 提高逐次逼近adc输出信噪比的转换和校准算法及adc
CN109120268B (zh) 一种动态比较器失调电压校准方法
CN110350918B (zh) 一种基于最小均方算法的数字后台校正方法
CN110768670B (zh) 一种用于逐次逼近型模数转换器的数字分段线性校准方法
CN101977058A (zh) 带数字校正的逐次逼近模数转换器及其处理方法
CN113037287B (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN104242935A (zh) 一种sar adc分段电容失配的校正方法
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
CN114389613B (zh) 一种分段式逐次逼近型adc的电容失配校准方法
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
CN113938135B (zh) 逐次逼近型模数转换器及校准方法
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN105071813A (zh) 应用于流水线—逐次逼近模拟数字转换器的新型两级结构
CN113794475B (zh) 电容阵列型逐次逼近模数转换器的校准方法
CN113839672B (zh) 一种利用冗余电容模拟域自校准逐次逼近模数转换器
CN107682014A (zh) 一种混合型adc系统及其提高分辨率和速度的方法
CN114050827A (zh) 应用于电容三段式逐次逼近型模数转换器的数字校准方法
CN114401006A (zh) 一种逐次逼近型adc的电容校准方法
CN114928358B (zh) 从高位到低位的逐次逼近型adc的电容失配校准方法
Fan et al. Capacitor recombination algorithm combined with LMS algorithm in 16-bit SAR ADC with redundancy
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
CN111371456B (zh) 全动态范围ns sar adc中的二阶失配误差整形技术
CN109039338B (zh) 差分电容阵列及其开关切换方法
Yazdani et al. An accurate low-power DAC for SAR ADCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant