CN107682014A - 一种混合型adc系统及其提高分辨率和速度的方法 - Google Patents

一种混合型adc系统及其提高分辨率和速度的方法 Download PDF

Info

Publication number
CN107682014A
CN107682014A CN201710651037.4A CN201710651037A CN107682014A CN 107682014 A CN107682014 A CN 107682014A CN 201710651037 A CN201710651037 A CN 201710651037A CN 107682014 A CN107682014 A CN 107682014A
Authority
CN
China
Prior art keywords
adcs
sar
flash
resolution ratio
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710651037.4A
Other languages
English (en)
Inventor
余宁梅
王燕灵
张鹤玖
李可人
徐东君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201710651037.4A priority Critical patent/CN107682014A/zh
Publication of CN107682014A publication Critical patent/CN107682014A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开的一种混合型ADC系统，包括Flash ADC模块、Flash ADC模块依次与减法电路、放大电路和SAR ADC模块连接，Flash ADC模块还分别与放大电路和SAR ADC模块相连接。本发明利用粗细量化和高位预测的核心思想，合理的利用Flash ADC模块的高速优势，先通过Flash ADC模块进行粗量化，并据此做差、放大，实现分辨率补偿，然后通过复用Flash ADC模块，对SAR ADC模块的高N位进行预测，最后通过SAR ADC模块进行细量化，极大的提高了SAR ADC模块的转换速率，同时结构简单，可移植性非常强。本发明还提供了采用上述系统提高分辨率和速度的方法。

Description

一种混合型ADC系统及其提高分辨率和速度的方法
技术领域
本发明属于高速、高精度模拟集成电路技术领域，具体涉及一种混合型ADC系统，本发明还涉及上述系统提高分辨率和速度的方法。
背景技术
在当今的电子系统中，待处理的外界信号都是模拟信号，而信号的处理却主要由数字电路来完成，数字集成电路产品的数量远远超过模拟集成电路，并且数字集成电路随着工艺的升级而更新换代的速度也快于模拟集成电路。而一个完整的数字信息系统必须包含作为模拟和数字接口的ADC和DAC，其中位于输入端的ADC的性能将极大地制约整个数字信息系统的性能。
ADC主要包括以下几种结构Flash ADC、SAR ADC、Sigma-Delta(Σ-Δ)ADC，Pipeline ADC。其中Flash ADC能够实现最高的采样速率，达到数GHz以上。但是因为版图实现复杂度、功耗和匹配精度的限制，其分辨率一般在6位(包括6位)以下。SAR ADC因受到比较器失调及电容适配的影响，分辨率普遍在12-bit以下，且转换速度也受到串行比较以及高位大电容的限制，传统的N-bit SAR ADC至少需要N个时钟周期进行转换。Σ-ΔADC通过过采样和噪声整形技术实现了20-bit以上超高分辨率，但是较高的过采样率使得对运算放大器、开关、数字滤波器等模块的速度提出了更高的要求，增加功耗和设计稳定的噪声整形函数的难度。Pipeline ADC利用不同的校准技术，可以使其分辨率达到12-16bits，但其对采样保持和运放的精度、速度要求很高，需要牺牲功耗来满足性能要求。
综上所述，某一种结构的ADC很难兼备高速、高分辨率、低功耗等优良的性能指标，故混合型ADC成为近年来的研究热点。
发明内容
本发明的目的在于提供一种混合型ADC系统，解决了现有的ADC很难兼备高速和高分辨率的问题。
本发明还提供了上述系统提高分辨率和速度的方法。
本发明所采用的第一种方案是：一种混合型ADC系统，包括Flash ADC模块、FlashADC模块依次与减法电路、放大电路和SAR ADC模块连接，Flash ADC模块还分别与放大电路和SAR ADC模块相连接。
本发明所采用的第二种方案是：一种混合型ADC系统提高分辨率和速度的方法，具体按照以下步骤实施，
步骤1：通过Flash ADC模块进行粗量化；
步骤2：补偿SAR ADC模块的分辨率；
步骤3：Flash ADC模块对SAR ADC模块的高位进行预测，之后通过SAR ADC模块进行细量化。
本发明第二种方案的特点还在于，
步骤1具体包括：向分辨率为N-bit的Flash ADC模块输入电压并进行转换，转换成N位数字信号输出。
步骤2具体包括：
步骤2.1：通过减法电路从输入电压中减去步骤1中Flash ADC模块数字输出结果对应的模拟电压，得到模拟电压余差；
步骤2.2：通过放大电路将步骤2中得到的模拟电压余差进行放大，放大倍数为2N倍，完成对SAR ADC模块N-bit分辨率的补偿。
步骤3具体包括：步骤2.2中放大后的模拟电压先通过Flash ADC模块对SAR ADC模块的高N位进行预测，得到的数字信号直接控制分辨率为M-bit的SAR ADC模块高N位开关，然后SAR ADC模块从第N+1位开始量化。
本发明的有益效果是：本发明一种混合型ADC系统，利用粗细量化和高位预测的核心思想，合理的利用Flash ADC模块的高速优势，先通过Flash ADC模块进行粗量化，并据此做差、放大，实现分辨率补偿，然后通过复用Flash ADC模块，对SAR ADC模块的高N位进行预测，最后通过SAR ADC模块进行细量化，极大的提高了SAR ADC模块的转换速率。同时本发明结构简单，可移植性非常强。在补偿原有SAR ADC模块分辨率的同时，还提高了其转换速度。
附图说明
图1是几种常见ADC结构的分辨率-速度示意图；
图2是现有SAR ADC的结构示意图；
图3是现有Flash ADC的结构示意图；
图4是本发明一种混合型ADC系统的结构示意图。
图中，1.Flash ADC模块，2.减法电路，3.放大电路，4.SAR ADC模块。
具体实施方式
下面结合附图以及具体实施方式对本发明进行详细说明。
本发明一种混合型ADC系统，如图4所示，包括Flash ADC模块1、Flash ADC模块1依次与减法电路2、放大电路3和SAR ADC模块4连接，Flash ADC模块1还分别与放大电路3和SAR ADC模块4相连接。其中，分辨率为N-bit的Flash ADC模块1的数字输出与分辨率为M-bit的SAR ADC模块4相连，直接控制SAR ADC模块4的高N位，利用Flash ADC模块1转换速率高的优点，弥补SAR ADC模块4高位转换耗时长的缺点，实现速度提升。整体电路最终实现N+M bits的高分辨率，具体按照以下步骤实施：
步骤1：通过Flash ADC模块1进行粗量化，即向分辨率为N-bit的Flash ADC模块1输入电压并进行转换，转换成N位数字信号输出，用以确定输入的模拟信号的范围；
步骤2：补偿SAR ADC模块4的分辨率，具体包括：
步骤2.1：通过减法电路2从输入电压中减去步骤1中Flash ADC模块1数字输出结果对应的模拟电压，得到模拟电压余差，余差值小于Flash ADC模块1的1LSB(VREF/2N)；
步骤2.2：通过放大电路3将步骤2中得到的模拟电压余差进行放大，放大倍数为2N倍，完成对SAR ADC模块4N-bit分辨率的补偿，从而解决SAR ADC模块4分辨率受限的问题；
步骤3：Flash ADC模块1对SAR ADC模块4的高位进行预测，之后通过SAR ADC模块4进行细量化。即放大后的模拟电压先通过Flash ADC模块1对SAR ADC模块4的高N位进行预测，得到的数字信号直接控制分辨率为M-bit的SAR ADC模块4高N位开关，然后SAR ADC模块4从第N+1位开始量化，从而减少SAR ADC模块4高位量化所需的时间，改善SAR ADC模块4速度慢的问题，提高整体转换速度。
本发明基于的原理是：如图1的几种常见ADC结构的分辨率-速度示意图，可见Flash ADC具有高速度低分辨率的特点，而SAR ADC分辨率、速度居中，为了改善SAR ADC的分辨率和速度问题，本发明先通过Flash ADC模块1进行粗量化，并据此做差、放大，实现分辨率补偿，然后通过复用Flash ADC模块1，对SAR ADC模块4的高位进行预测，然后再通过SAR ADC模块4进行细量化，节省了高位量化所需的大量时间。即在补偿原有SAR ADC分辨率的同时，还提高了其转换速度。
其中，现有SAR ADC的结构如图2所示，其工作原理是采用二进制搜索算法，将参考电压划分为2N个区间，然后将电容阵列DAC产生的区间电压与输入信号进行比较，逐位比较得到二进制数字输出码，最终根据N-bit二进制数字编码确定模拟输入信号所在的区间。因此对于一个N-bit SAR ADC至少需要N个转换周期。由于高位电容较大，所以转换时间也较长；现有Flash ADC的结构如图3所示，Flash ADC的架构虽简单，但是电路规模非常庞大。一个N-bit Flash ADC需要采用2N-1个比较器对满量程的2N-1个基准电压进行比较，所有比较器比较一次便能得到结果，因而其转换速率非常高。Flash ADC的工作原理是利用输入信号与每个区间基准电压比较，并将比较的结果通过编码器编码得到二进制输出数字码。具体工作方式如下：利用电阻分压得到每个区间基准电压，模拟输入信号Vin与这些基准电压比较，得到一组温度码，然后通过编码器得到二进制编码。Flash ADC的特点是虽然结构简单但是规模极大，功耗极高，分辨率低，其结果是以牺牲这些性能来换取速度，Flash ADC的转换速度是所有ADC中最高的。
通过上述方式，本发明一种混合型ADC系统利用粗细量化和高位预测的核心思想，合理的利用Flash ADC模块1的高速优势，先通过Flash ADC模块1进行粗量化，并据此做差、放大，实现分辨率补偿，然后通过复用Flash ADC模块1，对SAR ADC模块4的高N位进行预测，最后通过SAR ADC模块4进行细量化，极大的提高了SAR ADC模块4的转换速率。同时本发明结构简单，可移植性非常强。在补偿原有SAR ADC模块4分辨率的同时，还提高了其转换速度。

Claims (5)

1.一种混合型ADC系统，其特征在于，包括Flash ADC模块(1)、Flash ADC模块(1)依次与减法电路(2)、放大电路(3)和SAR ADC模块(4)连接，Flash ADC模块(1)还分别与放大电路(3)和SAR ADC模块(4)相连接。
2.如权利要求1所述的一种混合型ADC系统提高分辨率和速度的方法，其特征在于，具体按照以下步骤实施：
步骤1：通过Flash ADC模块(1)进行粗量化；
步骤2：补偿SAR ADC模块(4)的分辨率；
步骤3：Flash ADC模块(1)对SAR ADC模块(4)的高位进行预测，之后通过SAR ADC模块(4)进行细量化。
3.如权利要求2所述的一种混合型ADC系统提高分辨率和速度的方法，其特征在于，步骤1具体包括：向分辨率为N-bit的Flash ADC模块(1)输入电压并进行转换，转换成N位数字信号输出。
4.如权利要求3所述的一种混合型ADC系统提高分辨率和速度的方法，其特征在于，步骤2具体包括：
步骤2.1：通过减法电路(2)从输入电压中减去步骤1中Flash ADC模块(1)数字输出结果对应的模拟电压，得到模拟电压余差；
步骤2.2：通过放大电路(3)将步骤2中得到的模拟电压余差进行放大，放大倍数为2N倍，完成对SAR ADC模块(4)N-bit分辨率的补偿。
5.如权利要求4所述的一种混合型ADC系统提高分辨率和速度的方法，其特征在于，步骤3具体包括：步骤2.2中放大后的模拟电压先通过Flash ADC模块(1)对SAR ADC模块(4)的高N位进行预测，得到的数字信号直接控制分辨率为M-bit的SAR ADC模块(4)高N位开关，然后SAR ADC模块(4)从第N+1位开始量化。
CN201710651037.4A 2017-08-02 2017-08-02 一种混合型adc系统及其提高分辨率和速度的方法 Pending CN107682014A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710651037.4A CN107682014A (zh) 2017-08-02 2017-08-02 一种混合型adc系统及其提高分辨率和速度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710651037.4A CN107682014A (zh) 2017-08-02 2017-08-02 一种混合型adc系统及其提高分辨率和速度的方法

Publications (1)

Publication Number Publication Date
CN107682014A true CN107682014A (zh) 2018-02-09

Family

ID=61134469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710651037.4A Pending CN107682014A (zh) 2017-08-02 2017-08-02 一种混合型adc系统及其提高分辨率和速度的方法

Country Status (1)

Country Link
CN (1) CN107682014A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109889199A (zh) * 2019-02-20 2019-06-14 哈尔滨工程大学 一种带斩波稳定的σδ型和sar型混合型adc
CN110380728A (zh) * 2019-07-24 2019-10-25 南京邮电大学 一种高分辨率的混合模数电路转换装置及转换方法
CN111030696A (zh) * 2019-12-31 2020-04-17 江苏集萃微纳自动化系统与装备技术研究所有限公司 一种高精度模数转换器
CN112953535A (zh) * 2019-12-11 2021-06-11 上海交通大学 分段结构模数转换器增益误差校准装置及方法
CN114337671A (zh) * 2022-01-06 2022-04-12 清华大学 模数转换电路及电子设备
CN118316451A (zh) * 2024-06-06 2024-07-09 湖南毂梁微电子有限公司 多分辨率模式的模数转换方法及电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154193A1 (en) * 2010-12-16 2012-06-21 National Cheng Kung University Subrange analog-to-digital converter and method thereof
CN102611450A (zh) * 2012-03-15 2012-07-25 西安交通大学 一种基于功率谱估计的信号预测折叠内插adc 方法
CN103905049A (zh) * 2014-03-11 2014-07-02 中国科学院半导体研究所 一种高速快闪加交替比较式逐次逼近模数转换器
CN105811985A (zh) * 2016-03-01 2016-07-27 武汉众为信息技术有限公司 二次量化的混合adc
US9425814B1 (en) * 2015-12-10 2016-08-23 Samsung Electronics Co., Ltd Redundancy scheme for flash assisted successive approximation register (SAR) analog-to-digital converter (ADC)
CN106209102A (zh) * 2016-06-27 2016-12-07 合肥工业大学 用于全并行—逐次逼近模拟数字转换器的混合型两级结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154193A1 (en) * 2010-12-16 2012-06-21 National Cheng Kung University Subrange analog-to-digital converter and method thereof
CN102611450A (zh) * 2012-03-15 2012-07-25 西安交通大学 一种基于功率谱估计的信号预测折叠内插adc 方法
CN103905049A (zh) * 2014-03-11 2014-07-02 中国科学院半导体研究所 一种高速快闪加交替比较式逐次逼近模数转换器
US9425814B1 (en) * 2015-12-10 2016-08-23 Samsung Electronics Co., Ltd Redundancy scheme for flash assisted successive approximation register (SAR) analog-to-digital converter (ADC)
CN105811985A (zh) * 2016-03-01 2016-07-27 武汉众为信息技术有限公司 二次量化的混合adc
CN106209102A (zh) * 2016-06-27 2016-12-07 合肥工业大学 用于全并行—逐次逼近模拟数字转换器的混合型两级结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
U-FAT CHIO等: ""Design and Experimental Verification of a Power Effective Flash-SAR Subranging ADC"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109889199A (zh) * 2019-02-20 2019-06-14 哈尔滨工程大学 一种带斩波稳定的σδ型和sar型混合型adc
CN109889199B (zh) * 2019-02-20 2023-03-31 哈尔滨工程大学 一种带斩波稳定的σδ型和sar型混合型adc
CN110380728A (zh) * 2019-07-24 2019-10-25 南京邮电大学 一种高分辨率的混合模数电路转换装置及转换方法
CN110380728B (zh) * 2019-07-24 2022-10-18 南京邮电大学 一种高分辨率的混合模数电路转换装置及转换方法
CN112953535A (zh) * 2019-12-11 2021-06-11 上海交通大学 分段结构模数转换器增益误差校准装置及方法
CN112953535B (zh) * 2019-12-11 2022-08-16 上海交通大学 分段结构模数转换器增益误差校准装置及方法
CN111030696A (zh) * 2019-12-31 2020-04-17 江苏集萃微纳自动化系统与装备技术研究所有限公司 一种高精度模数转换器
CN114337671A (zh) * 2022-01-06 2022-04-12 清华大学 模数转换电路及电子设备
CN118316451A (zh) * 2024-06-06 2024-07-09 湖南毂梁微电子有限公司 多分辨率模式的模数转换方法及电路
CN118316451B (zh) * 2024-06-06 2024-08-16 湖南毂梁微电子有限公司 多分辨率模式的模数转换方法及电路

Similar Documents

Publication Publication Date Title
CN107682014A (zh) 一种混合型adc系统及其提高分辨率和速度的方法
CN106374930B (zh) 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN102045067B (zh) 提高逐次逼近adc输出信噪比的转换和校准算法及adc
CN104917527A (zh) 应用于单端sar adc的电容失配校准电路及其校准方法
CN109120268B (zh) 一种动态比较器失调电压校准方法
CN104242935B (zh) 一种sar adc分段电容失配的校正方法
CN101582696A (zh) 用于流水线a/d转换器的单冗余位数字校正方法
CN107863966B (zh) 一种用于智能传感器的逐次逼近模数转换器电容优化方法
CN103281083A (zh) 带数字校正的逐次逼近全差分模数转换器及其处理方法
CN108880546B (zh) 一种应用于逐次逼近模数转换器的电容校正方法
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN104993831A (zh) 时间交织Pipeline-SAR型ADC电路
CN104682958B (zh) 一种带噪声整形的并行逐次逼近模数转换器
CN101207384B (zh) 模/数转换系统
CN103986469A (zh) 采用两步处理及硬件复用的sigma-delta模数转换器
CN108075776A (zh) 复合型模数转换器
Aytar et al. Employing threshold inverter quantization (TIQ) technique in designing 9-Bit folding and interpolation CMOS analog-to-digital converters (ADC)
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路
CN105245231B (zh) 一种流水线型逐次逼近模数转换器的前后级交换方法
CN104753533A (zh) 一种分级共享式双通道流水线型模数转换器
Fan et al. Capacitor recombination algorithm combined with LMS algorithm in 16-bit SAR ADC with redundancy
CN107517059B (zh) 一种提高模数转换器转换速度的电路及方法
Wu et al. A 14-bit 5MS/s SAR ADC with digital calibration algorithm for OLED display touch system
CN204597936U (zh) 一种高速高精度模数转换电路
CN110474641A (zh) 应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180209