CN106230439B - 一种提高流水线型逐次逼近模数转换器线性度的方法 - Google Patents
一种提高流水线型逐次逼近模数转换器线性度的方法 Download PDFInfo
- Publication number
- CN106230439B CN106230439B CN201610595000.XA CN201610595000A CN106230439B CN 106230439 B CN106230439 B CN 106230439B CN 201610595000 A CN201610595000 A CN 201610595000A CN 106230439 B CN106230439 B CN 106230439B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- order
- analog
- gradually
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Abstract
该发明公开了一种提高流水线型逐次逼近模数转换器线性度的方法,应用于微电子学与固体电子学领域的高性能模数转换器。其特点在于:不需要牺牲ADC采样率,不需要引入额外的运放进行噪声整形,不需要引入辅助DAC或者慢而精确的ADC,也不需要引入Dither,只需要将流水线型逐次逼近模数转换器第一级电容阵列的电容进行分组,每次转换采用不同的电容组合,即可避免电容失配在同一码字的误差进行累加,因此,与传统DAC前台校正、LMS校正算法或者“慢而精确的辅助ADC校正”来提高线性度的校正方法相比,具有不牺牲采样率、结构更简单、占用芯片面积更小、更容易在片上实现的效果。
Description
技术领域
本发明涉及一种新型的流水线型逐次逼近模数转换器(Pipelined SAR ADC)和一种新型的提高线性度的电容分组循环方法,直接应用的技术领域是微电子学与固体电子学领域的高性能模数转换器。
背景技术
近年来,云计算、大数据、物联网、机器人、移动通信、虚拟现实等领域的蓬勃发展使得人类眼花缭乱、应接不暇,迄今为止,还没有一个学科能够像信息技术领域这般多姿多彩,千变万化,人类已经跨入了以高新科技综合创新为代表的信息技术时代,信息技术的发展异常迅速,摩尔定律(微处理器的性能每隔18个月提高一倍,而价格下降一倍)、梅尔卡夫法则(网络价值等于网络节点的平方)和新摩尔定律(Internet频宽每9个月会增加一倍的容量,但成本也同时降低一半)等持续起作用,正如一些经济学家所言:“信息技术在全社会范围的扩张和渗透,无异于第二次工业革命,甚至比第一次工业革命的影响更加深远。”信息技术的发展带动了便携式医学仪器、通信产业、安防安检系统、高性能计算、生物医学、数字信号处理等技术的飞速发展,导致对高精度、低功耗的模数转换器(ADC)的需求量与日俱增。ADC将真实世界的模拟信号转换成数字信号,一个完整的数字信息系统必须包含作为模拟和数字世界接口的ADC和数模转换器(DAC),其中位于输入端的ADC的性能对设备的稳定性、可靠性和持久性都有极大的影响。美国在高速、高精度模数转换器领域对我国实行出口管制,所以,研究高性能模数转换器对发展我国的国防事业和信息产业都具有重大意义。
ADC一般分为全并行模数转换器(Flash ADC)、流水线模数转换器(PipelineADC)、过采样模数转换器(ΣΔADC)以及逐次逼近模数转换器(SAR ADC)。高精度的Pipeline ADC由于其受限于模拟高精度运算放大器的设计,很难实现14位及以上的转换精度,而且随着工艺进步,电源电压和晶体管本征增益不断下降,使得依赖于高性能运放的Pipeline ADC面临越来越严峻的挑战。单一的ADC结构很难实现高速、高精度以及低功耗的性能指标,而以SAR ADC为基本结构的Pipelined SAR ADC,利用Pipeline ADC的精度、速度优势弥补SAR ADC的缺陷,在高速、高精度以及低功耗设计领域取得了很大进展,是近年来的研究热点。
传统的SAR ADC受限于比较器失调和电容失配,而Pipelined SAR ADC通常将两级SAR ADC级联而成,两级SAR ADC错位相加时可以将比较器失调予以抵消,因此比较器失调不再是Pipelined SAR ADC的主要限制因素,但是Pipelined SAR ADC与SAR ADC同样受限于电容失配,从文献调研的情况来看,电容失配校正技术通常采用以下三种设计方案:1.文献Z.Wang,R.Lin,E.Gordon,et al,“An in-situ temperature-sensing interface basedon a SAR ADC in 45nm LP digital CMOS for the frequency temperaturecompensation of crystal oscillators,”Proceedings of Digest of TechnicalPapers of IEEE International Solid-State Circuits Conference(ISSCC),2010.316–318.公开了DAC前台校正技术,用两个校正DAC分别对ADC进行比较器失调和电容失配校正,校正后性能会有明显的改善,但是两个校正DAC的功耗和面积已经超过了主DAC,功耗较大。尽管如此,基于DAC的校正方案是目前最成熟、最稳定、成功率最高且最容易在片上实现的方案。2.文献S.Chen,R.Brodersen,“A 6-bit 600-MS/s 5.3-mW Asynchronous ADC in0.13μm CMOS,”IEEE Journal of Solid-State Circuits,2006,41(12):2669–2680公开了慢而精确的辅助ADC校正方法,采用一个慢而精确的辅助ADC与主ADC一起对输入电压进行转换,辅助ADC的输出作为主ADC输出的参考,“最小均方误差”算法根据辅助ADC的输出值调节主ADC的待校正参数,使得两个ADC输出的差值越来越小,最后收敛。辅助ADC校正技术精度高,易于片上集成,但由于该校正方法除了需设计主ADC之外,还需要设计另外一个更精确的辅助ADC,增加了设计的复杂度,也增加了芯片的功耗和面积。3.文献Y.Zhou,B.Xu,andY.Chiu,“A 12 bit 160MS/s Two-Step SAR ADC With Background Bit-WeightCalibration Using a Time-Domain Proximity Detector,”IEEE Journal of Solid-State Circuits,50(4):920–931,2015公开了后台LMS校正算法,对同一个输入电压转换两次,LMS算法根据ADC两次转换结果的不同,计算电容失配误差并校正,该算法虽然不需要精确参考源,但是算法复杂度高,不易于片上实现。
电容失配校正技术的研究首先应该考虑的是易于片上实现,基于LMS算法的校正方案精度高且校准效果好,但初始值若选取不当会导致算法复杂度增加,甚至不收敛,不易于片上实现,而传统采用两个DAC的校正技术最易于片上实现且成功率最高,但是功耗和面积大。
发明内容
本发明针对现有技术的不足之处改进设计一种结构更简单、占用芯片面积小、容易在片上实现的能够对流水线型逐次逼近模数转换器电容失配进行校正的方法。
本发明的技术方案为一种提高流水线型逐次逼近模数转换器线性度的方法,该方法包括:
步骤1:将16位流水线型逐次逼近模数转换器分为两级,第一级为高8位逐次逼近模数转换器和余差放大器共同组成增益数模转换器,第二级为低9位逐次逼近模数转换器;再将高8位逐次逼近模数转换器中所有单位电容平均分为4组,第一次转换时,第一、二组电容作为最高位,第三组电容作为次高位,第一级8位逐次逼近模数转换器对第一个输入电压Vin(1)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级转换结果错位相加,得到第一次转换最终16位的转换结果Dout(1);
步骤2:第二次转换时,对第二个输入电压Vin(2)进行转换,第一级8位逐次逼近模数转换器电容阵列的第二、三组电容作为最高位,第四组电容作为次高位,第一级8位逐次逼近模数转换器对第二个输入电压Vin(2)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级转换结果错位相加,得到第二次转换最终16位的转换结果Dout(2);
步骤3:第三次转换时,对第三个输入电压Vin(3)进行转换,第一级8位逐次逼近模数转换器电容阵列的第三、四组电容作为最高位,第一组电容作为次高位,第一级8位逐次逼近模数转换器对第三个输入电压Vin(3)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级转换结果错位相加,得到第三次转换最终16位的转换结果Dout(3);
步骤4:第四次转换时,对第四个输入电压Vin(4)进行转换,第一级8位逐次逼近模数转换器电容阵列的第一、四组电容作为最高位,第二组电容作为次高位,第一级8位逐次逼近模数转换器对第四个输入电压Vin(4)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级转换结果错位相加,得到第四次转换最终16位的转换结果Dout(4);
在ADC后续输出码字过程中,第五次转换的方式与第一次相同,第六次转换的方式与第二次相同,依次循环。
本发明提出一种能提高流水线型逐次逼近模数转换器线性度的有效方法,其特点在于:不需要牺牲ADC采样率,不需要引入额外的运放进行噪声整形,不需要引入辅助DAC或者慢而精确的ADC,也不需要引入Dither,只需要将流水线型逐次逼近模数转换器第一级电容阵列的电容进行分组,每次转换采用不同的电容组合,即可避免电容失配在同一码字的误差进行累加,因此,与传统DAC前台校正、LMS校正算法或者“慢而精确的辅助ADC校正”来提高线性度的校正方法相比,具有不牺牲采样率、结构更简单、占用芯片面积更小、更容易在片上实现的效果。
附图说明
图1为16位流水线型逐次逼近模数转换器结构框图。
图2为本发明提出的第一级8位逐次逼近模数转换器电容阵列的位循环方案。
图3为传统16位流水线型逐次逼近模数转换器的SFDR100次蒙特卡洛仿真结果。
图4为本发明提出的16位流水线型逐次逼近模数转换器的SFDR100次蒙特卡洛仿真结果。
图5为传统16位流水线型逐次逼近模数转换器的SNDR100次蒙特卡洛仿真结果。
图6为本发明提出的16位流水线型逐次逼近模数转换器的SNDR100次蒙特卡洛仿真结果。
具体实施方式
本发明提出一种能提高流水线型逐次逼近模数转换器线性度的电容分组、循环方法,每次位循环改变电容阵列的秩序,从而达到提高线性度的目的。下面以16位流水线型逐次逼近模数转换器为例进行详述。本发明提出的16位流水线型逐次逼近模数转换器的系统结构如图1所示。利用流水线模数转换器的思想,将一个16位的流水线型逐次逼近模数转换器分为两级,第一级8位逐次逼近模数转换器和余差放大器共同组成增益数模转换器(Multiplier Digital to Analog Converter,MDAC),将第一级8位逐次逼近模数转换器二进制电容阵列的电容256C分为四组,每组包含64C,第一次转换时,第一、二组电容(128C)作为最高位(MSB),第三组电容(64C)作为次高位(MSB-1),第一级8位逐次逼近模数转换器对第一个输入电压Vin(1)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级错位相加,得到第一次转换最终16位的转换结果Dout(1);接下来,第二次转换时,对第二个输入电压Vin(2)进行转换,第一级8位逐次逼近模数转换器电容阵列的第二、三组电容(128C)作为最高位(MSB),第四组电容(64C)作为次高位(MSB-1),第一级8位逐次逼近模数转换器对第二个输入电压Vin(2)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级错位相加,得到第二次转换最终16位的转换结果Dout(2);第三次转换时,对第三个输入电压Vin(3)进行转换,第一级8位逐次逼近模数转换器电容阵列的第三、四组电容(128C)作为最高位(MSB),第一组电容(64C)作为次高位(MSB-1),第一级8位逐次逼近模数转换器对第三个输入电压Vin(3)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级错位相加,得到第三次转换最终16位的转换结果Dout(3);第四次转换时,对第四个输入电压Vin(4)进行转换,第一级8位逐次逼近模数转换器电容阵列的第一、四组电容(128C)作为最高位(MSB),第二组电容(64C)作为次高位(MSB-1),第一级8位逐次逼近模数转换器对第四个输入电压Vin(4)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级错位相加,得到第四次转换最终16位的转换结果Dout(4);进一步的,在ADC输出码字过程中,第五次转换的方式与第一次相同,第六次转换的方式与第二次相同,依次循环。
本发明之所以可以提高线性度,主要基于如下中心思想:传统流水线型逐次逼近模数转换器普遍采用的位循环模式为:对某一固定位的判断总采用某一固定的电容,即在转换过程中,所有位循环都采用同一种电荷重分配方案,导致由电容失配引入的误差总在同一码字不断累加,为了避免由电容失配引入的误差总在同一码字不断累加,本发明提出一种新型的简单易实现的电容分组循环模式,不需要牺牲模数转换器的采样率,不需要引入额外运放做噪声整形,也不需要任何校正算法,只需要将第一级8位逐次逼近模数转换器电容阵列的电容分成4组,每次位循环改变电容阵列的秩序,即可避免电容失配引入的误差总在同一码字不断累加,从而达到提升线性度的目的。
对本发明提出的16位流水线型逐次逼近模数转换器进行matlab仿真,单位电容取值为50μf,单位电容失配误差为0.002。表1总结了传统流水线型逐次逼近模数转换器与本发明提出的流水线型逐次逼近模数转换器的100次蒙特卡洛仿真的性能对比。表1表明:相比传统流水线型逐次逼近模数转换器,本发明将100次蒙特卡洛仿真的SFDR的平均值提高了10dB,SNDR的平均值提高了4.3dB。
本发明针对传统流水线型逐次逼近模数转换器提出了一种电容分组循环技术,只需要在每次位循环时改变电容阵列的秩序,就可以实现线性度的优化,不牺牲模数转换器的采样率,控制逻辑简单,硬件开销小,相比传统采用噪声整形技术或者校正算法来提高线性度的方法,本发明能节约功耗和芯片面积。
表1:传统Pipelined SAR ADC与本发明提出的Pipelined SAR ADC的SFDR/SNDR对比
SFDR平均值(dB) | SNDR平均值(dB) | |
本发明提出的Pipelined SAR ADC | 95.2 | 83.8 |
传统Pipelined SAR ADC | 85.2 | 79.5 |
Claims (1)
1.一种提高流水线型逐次逼近模数转换器线性度的方法,该方法包括:
步骤1:将16位流水线型逐次逼近模数转换器分为两级,第一级为高8位逐次逼近模数转换器和余差放大器共同组成增益数模转换器,第二级为低9位逐次逼近模数转换器;再将高8位逐次逼近模数转换器中电容拆分为四组,分组方法为将高8位逐次逼近模数转换器中MSB电容拆分为与除MSB电容和MSB-1电容之外的低位电容阵列相同的两组阵列,将MSB-1电容拆分为除MSB电容和MSB-1电容之外的低位电容阵列相同的阵列为一组,剩下的低位电容阵列为一组;第一次转换时,第一、二组电容作为最高位,第三组电容作为次高位,第一级8位逐次逼近模数转换器对第一个输入电压Vin(1)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级转换结果错位相加,得到第一次转换最终16位的转换结果Dout(1);
步骤2:第二次转换时,对第二个输入电压Vin(2)进行转换,第一级8位逐次逼近模数转换器电容阵列的第二、三组电容作为最高位,第四组电容作为次高位,第一级8位逐次逼近模数转换器对第二个输入电压Vin(2)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级转换结果错位相加,得到第二次转换最终16位的转换结果Dout(2);
步骤3:第三次转换时,对第三个输入电压Vin(3)进行转换,第一级8位逐次逼近模数转换器电容阵列的第三、四组电容作为最高位,第一组电容作为次高位,第一级8位逐次逼近模数转换器对第三个输入电压Vin(3)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级转换结果错位相加,得到第三次转换最终16位的转换结果Dout(3);
步骤4:第四次转换时,对第四个输入电压Vin(4)进行转换,第一级8位逐次逼近模数转换器电容阵列的第一、四组电容作为最高位,第二组电容作为次高位,第一级8位逐次逼近模数转换器对第四个输入电压Vin(4)采样之后,产生高8位的转换结果,并产生余差,第二级的9位逐次逼近模数转换器再对余差进行转换,产生低9位的转换结果,两级转换结果错位相加,得到第四次转换最终16位的转换结果Dout(4);
在ADC后续输出码字过程中,第五次转换的方式与第一次相同,第六次转换的方式与第二次相同,依次循环。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610595000.XA CN106230439B (zh) | 2016-07-26 | 2016-07-26 | 一种提高流水线型逐次逼近模数转换器线性度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610595000.XA CN106230439B (zh) | 2016-07-26 | 2016-07-26 | 一种提高流水线型逐次逼近模数转换器线性度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106230439A CN106230439A (zh) | 2016-12-14 |
CN106230439B true CN106230439B (zh) | 2019-08-13 |
Family
ID=57534199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610595000.XA Active CN106230439B (zh) | 2016-07-26 | 2016-07-26 | 一种提高流水线型逐次逼近模数转换器线性度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106230439B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106899300B (zh) * | 2017-02-15 | 2020-05-12 | 电子科技大学 | 一种用于逐次逼近模数转换器的冗余循环平均方法 |
CN108880546B (zh) * | 2018-07-09 | 2021-04-30 | 电子科技大学 | 一种应用于逐次逼近模数转换器的电容校正方法 |
CN110535473B (zh) * | 2019-09-03 | 2022-04-22 | 中国电子科技集团公司第二十四研究所 | 无路径失配的无采保高速高输入带宽流水线结构adc |
CN111970006B (zh) * | 2020-08-05 | 2022-06-03 | 北京航空航天大学 | 循环式的模数转换器 |
CN112398474B (zh) * | 2020-11-23 | 2023-08-08 | 天津大学合肥创新发展研究院 | 一种多级Cyclic ADC的工作方法 |
CN112528224B (zh) * | 2020-12-28 | 2022-09-13 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 一种矩阵特征值分解分组循环迭代流水实现方法及系统 |
CN114050828B (zh) * | 2022-01-07 | 2022-04-12 | 武汉杰开科技有限公司 | 一种数模转换器、数模转换器的失配校准方法及芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7233276B1 (en) * | 2005-11-29 | 2007-06-19 | Himax Technologies, Inc. | Pipelined analog to digital converter with capacitor mismatch compensation |
CN103873058A (zh) * | 2012-12-17 | 2014-06-18 | 达斯特网络公司 | 防混叠采样电路及模数转换器 |
CN105245231A (zh) * | 2015-10-08 | 2016-01-13 | 电子科技大学 | 一种流水线型逐次逼近模数转换器的前后级交换方法 |
CN105322966A (zh) * | 2015-11-12 | 2016-02-10 | 电子科技大学 | 提高逐次逼近模数转换器线性度的电容交换与平均方法 |
-
2016
- 2016-07-26 CN CN201610595000.XA patent/CN106230439B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7233276B1 (en) * | 2005-11-29 | 2007-06-19 | Himax Technologies, Inc. | Pipelined analog to digital converter with capacitor mismatch compensation |
CN103873058A (zh) * | 2012-12-17 | 2014-06-18 | 达斯特网络公司 | 防混叠采样电路及模数转换器 |
CN105245231A (zh) * | 2015-10-08 | 2016-01-13 | 电子科技大学 | 一种流水线型逐次逼近模数转换器的前后级交换方法 |
CN105322966A (zh) * | 2015-11-12 | 2016-02-10 | 电子科技大学 | 提高逐次逼近模数转换器线性度的电容交换与平均方法 |
Non-Patent Citations (1)
Title |
---|
"Overview of methods to increase linearity of high-performance ADC";Hua Fan等;《2015 International Conference on IC Design & Technology (ICICDT)》;20150727;1-4 * |
Also Published As
Publication number | Publication date |
---|---|
CN106230439A (zh) | 2016-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106230439B (zh) | 一种提高流水线型逐次逼近模数转换器线性度的方法 | |
CN105322966B (zh) | 提高逐次逼近模数转换器线性度的电容交换与平均方法 | |
CN105049049B (zh) | 一种提高逐次逼近模数转换器dnl/inl的电容交换方法 | |
CN109361390B (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
CN106877869A (zh) | 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法 | |
CN106899299A (zh) | 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法 | |
CN109889199A (zh) | 一种带斩波稳定的σδ型和sar型混合型adc | |
CN104993831A (zh) | 时间交织Pipeline-SAR型ADC电路 | |
CN106899300A (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
CN106209106B (zh) | 一种提高混合电阻电容型模数转换器动态性能的位循环方法 | |
CN105245231B (zh) | 一种流水线型逐次逼近模数转换器的前后级交换方法 | |
CN106341133A (zh) | 一种双通道时间交错异步流水线快闪型模数转换器 | |
Aytar et al. | Employing threshold inverter quantization (TIQ) technique in designing 9-Bit folding and interpolation CMOS analog-to-digital converters (ADC) | |
Fan | Effective method to improve linearity of high-resolution SAR ADC | |
CN105071811B (zh) | 一种提高逐次逼近模数转换器dnl/inl的位循环方法 | |
Li et al. | A 7-bit 3.8-GS/s 2-Way Time-Interleaved 4-bit/Cycle SAR ADC 16$\times $ Time-Domain Interpolation in 28-nm CMOS | |
Fan et al. | Capacitor recombination algorithm combined with LMS algorithm in 16-bit SAR ADC with redundancy | |
An et al. | A 16bit 1MS/s high-bit sampling SAR ADC with improved binary-weighted capacitive array | |
Shi et al. | Analysis of bitwise and samplewise switched passive charge sharing SAR ADCs | |
Cao et al. | High-resolution 1 MS/s sub-2 radix split-capacitor SAR ADC | |
Gupta et al. | A 4-bit, 3.2 GSPS flash analog to digital converter with a new multiplexer based encoder | |
CN106130552B (zh) | 一种流水线式模数转换器 | |
Li et al. | An Ultra-fast ADC Linearity Test and Calibration Method | |
Han et al. | A 14-bit 500-MS/s Pipelined-SAR ADC in 28-nm CMOS with Foreground and Background Calibration | |
Rabuske et al. | A 5-bit 300–900-MS/s 0.8–1.2-V supply voltage ADC with background self-calibration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |