CN114050828B - 一种数模转换器、数模转换器的失配校准方法及芯片 - Google Patents
一种数模转换器、数模转换器的失配校准方法及芯片 Download PDFInfo
- Publication number
- CN114050828B CN114050828B CN202210013900.4A CN202210013900A CN114050828B CN 114050828 B CN114050828 B CN 114050828B CN 202210013900 A CN202210013900 A CN 202210013900A CN 114050828 B CN114050828 B CN 114050828B
- Authority
- CN
- China
- Prior art keywords
- sampling
- pointer
- msb
- digital
- quantization result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1066—Mechanical or optical alignment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种数模转换器、数模转换器的失配校准方法及芯片,该方法包括:根据不同排列的开关阵列,将电学元件中的部分组成不同的电路组合,对输入的待采样信号进行多次采样,输出对应的电压信号;根据每次采样对应的电压信号,生成初始指针,并根据初始指针,控制开关阵列形成不同排列进行下一时刻采样。本发明通过设置开关阵列,生成不同的电路组合来进行多次信号采样,并根据采样控制模块对其每一次采样生成的电压信号进行处理,生成初始指针,来选取下一次采样需要的电学元件,保证采样随机性,且利用多次采样消除误差,对硬件电路消耗很少,简单高效地达到了失配校准的目的。
Description
技术领域
本发明涉及模数转换技术领域,尤其涉及一种数模转换器、数模转换器的失配校准方法及芯片。
背景技术
模数转换器(Analog-to-Digital converter,简称ADC)通常是指一个将待采样信号转变为数字信号的电子元件,其通过采样保持技术(Sample-Hold),将模拟输入值离散化,进而,将采样获得的模拟输入信号数字化,形成对应的数字信号。在现有的众多模数转换器,逐次逼近型模数转换器 (Successive approximation ADC,简称SAR-ADC)受到了广泛的关注和使用,其使用逐次逼近搜索算法,将模拟输入值数字化。
通常, SAR-ADC 输出的每一位码值都在进行下一位码值确定之前完全确定。一般而言,SAR-ADC的逐次逼近寄存器控制对应的数模转换器 (Digital-to-AnalogConverter,简称DAC),而DAC的每一位权重通常由物理单元(电容、电阻、电流源)实现。其中,搜索算法控制DAC物理单元的权重组合,使其最终确定一组最接近模拟输入值的数字输出,而二进制搜索算法与具有二进制位权重的物理单元组合一起使用。
SAR-ADC的转换精度受DAC的线性度的影响。但是,实际电路生产制造过程中,在DAC中的物理单元中包括多种电学元件,比如电容、电阻等,以电容为例,通常会由于加工误差使电容所表示的权重偏离设计值,造成电容单元之间的不匹配,从而直接影响DAC的线性度,更严重会造成失码,限制了ADC在中高精度应用。而现有技术中,针对DAC中实际电容失配的校准,无论是在模拟部分还是数字部分,都需要增加额外的电路硬件,以此实现对失配的测量以及补偿;与此同时,还需要利用复杂的校准算法,消耗额外的时间来进行失配测量,难以达到实时性的要求。因此,如何针对DAC进行高效且实时的失配校准是亟待解决的问题。
发明内容
有鉴于此,有必要提供一种数模转换器、数模转换器的失配校准方法及芯片,用以克服现有技术中模数转换中失配校准复杂的问题。
本发明提供一种失配校准系统,包括:相互电连接的数模转换模块和采样控制模块,其中:
所述数模转换模块,包括若干电学元件和对应的开关阵列,其中,根据不同排列的所述开关阵列,将所述电学元件中的部分组成不同的电路组合,对输入的待采样信号进行多次采样,输出对应的电压信号;
所述采样控制模块,用于根据每次采样对应的所述电压信号,生成初始指针,并根据所述初始指针,控制所述开关阵列形成不同排列进行下一时刻采样。
进一步地,所述电学元件包括采样电容,所述采样电容中的部分形成所述数模转换模块中的MSB单元,其中,所述开关阵列的滚动开闭遍历选取所述MSB单元中的所述采样电容,形成不同的采样电路,进行多次采样,且根据选取的所述采样电容的上极板电压,输出对应的所述电压信号。
进一步地,所述采样控制模块包括依次电连接的比较器、逐次逼近逻辑器和指针控制逻辑单元,其中,所述比较器和所述指针控制逻辑单元分别与所述数模转换模块电连接。
进一步地,所述指针控制逻辑单元包括依次电连接的检测逻辑器、指针计算器、指针确定器和桶形移位寄存器,其中:所述检测逻辑器和所述指针计算器分别与所述逐次逼近逻辑器电连接,所述桶形移位寄存器与所述数模转换模块电连接。
本发明还提供一种数模转换器的失配校准方法,基于如上所述的数模转换器,所述方法包括:
根据不同排列的开关阵列,将电学元件中的部分组成不同的电路组合,对输入的待采样信号进行多次采样,输出对应的电压信号;
根据每次采样对应的所述电压信号,生成初始指针,并根据所述初始指针,控制所述开关阵列形成不同排列进行下一时刻采样。
进一步地,所述根据每次采样对应的所述电压信号,生成初始指针,并根据所述初始指针,控制所述开关阵列形成不同排列进行下一时刻采样,包括:
根据所述电压信号,生成MSB量化结果;
根据当前时刻的MSB量化结果、上一时刻的量化结果和当前时刻存储的初始指针,确定下一时刻的初始指针。
进一步地,所述根据当前时刻的MSB量化结果、上一时刻的MSB量化结果和当前时刻存储的初始指针,确定下一时刻的初始指针,包括:
将接收到的所述当前时刻的MSB量化结果与所述上一时刻的MSB量化结果进行计算,得到指针步进量;
根据所述指针步进量,确定所述下一时刻的初始指针;
根据所述下一时刻的初始指针,在所述MSB单元中选取用于确定下一时刻的MSB量化结果的电容组合。
进一步地,所述将接收到的所述当前时刻的MSB量化结果与所述上一时刻的MSB量化结果进行计算,得到指针步进量,包括:
若当前时刻的MSB量化结果和上一时刻的MSB量化结果的异或值的最低位为第一数值,则指针步进量为预设的第一步进值;
若当前时刻的MSB量化结果和上一时刻的MSB量化结果的异或值的最低位为第二数值,则指针步进量为预设的第二步进值。
进一步地,根据所述指针步进量循环移动选取的电容组合的采样起点位置,控制所述开关阵列的循环滚动,在所述MSB单元中循环遍历采集预设数目的所述采样电容。
本发明还提供一种芯片,包括如上所述的数模转换器,所述芯片还包括处理器,所述处理器用于对所述数模转换器执行如上所述的数模转换器的失配校准方法。
与现有技术相比,本发明的有益效果包括:在失配校准系统中,通过设置数模转换模块,利用其中的开关阵列的开启和闭合,促使不同的电路组合接入电路,每个电路组合形成不同的采样电路,对输入的待采样信号进行采样,形成电压信号进行输出;通过设置采样控制模块,根据每一次采样生成的电压信号,形成初始指针,基于该初始指针,对开关阵列的滚动开闭进行控制,形成不同的排列,对应生成不同的电路组合,对待采样信号进行下一时刻的采样,保证采样的随机性和可靠性。基于失配校准系统,失配校准方法利用数模转换模块确定每一次采样产生的电压信号,进而通过采样控制模块对每一次采样产生的电压信号进行数据处理,确定初始指针,并基于初始指针,选择下一次采样选取的采样电容,形成新的采样电路,保证采样的随机性和灵活性,以此遍历所有采样电容,利用多次采样达到消除误差的目的。综上,本发明技术方案通过设置开关阵列,生成不同的电路组合来进行多次信号采样,并根据采样控制模块对其每一次采样生成的电压信号进行处理,生成初始指针,来选取下一次采样需要的电学元件,保证采样随机性,且利用多次采样消除误差,对硬件电路消耗很少,简单高效地达到了失配校准的目的。
附图说明
图1为本发明提供的数模转换器一实施例的结构示意图;
图2为本发明提供的模数转换器一实施例的具体结构示意图;
图3为本发明提供的数模转换模块一实施例的具体结构示意图;
图4为本发明提供的指针控制逻辑单元一实施例的结构示意图;
图5为本发明提供的LSB单元一实施例的结构示意图;
图6为本发明提供的电阻阵列一实施例的结构示意图;
图7为本发明提供的失配校准方法一实施例的流程示意图;
图8为本发明提供的图7中步骤S2一实施例的流程示意图;
图9为本发明提供的图8中步骤S21一实施例的流程示意图;
图10为本发明提供的图8中步骤S22一实施例的流程示意图;
图11为本发明提供的图10中步骤S221一实施例的流程示意图;
图12为本发明提供的更新初始指针一实施例的时序示意图;
图13为本发明提供的根据下一时刻的初始指针确定对应的电容组合一实施例的流程示意图;
图14为本发明提供的桶形移位寄存器变化指针一实施例的流程示意图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例,其中,附图构成本申请一部分,并与本发明的实施例一起用于阐释本发明的原理,并非用于限定本发明的范围。
在本发明的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。此外,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明的描述中,提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,所描述的实施例可以与其它实施例相结合。
在对具体实施例展开描述之前,先对其中涉及的名词进行解释如下:
逐次逼近型模数转换器 (Successive approximation ADC,简称SAR-ADC):也经常被称为二进制搜索ADC,主要应用于中高分辨率和中高转换速率的场合。其工作原理是基于二进制算法搜索的方法,通过对输入的待采样信号进行采样,将得到采样值依次与D/A网络生成的参考电压值进行比较,最后得到由最高位到最低位的逻辑输出;
数模转换器 (Digital-to-Analog Converter,简称DAC):又称D/A转换器,主要用于把数字量转变成模拟量。
现有技术中,SAR-ADC实现模数转换,运用到的DAC在采样过程中,会利用多种电学元件对输入的待采样信号进行采样,但电学元件的加工精度存在瑕疵时,对整个采样电路会造成误差,导致DAC的线性度降低,整个SAR-ADC模数转换的精度受到影响。
本发明提供了一种数模转换器、数模转换器的失配校准方法及芯片,利用不同电学元件构成的电路组合,形成初始指针,进行多次采样,从而降低误差,为进一步提高失配校准的高效性提供了新思路。以下对本发明的实施例分别进行详细说明:
本发明实施例提供了一种数模转换器,结合图1来看,图1为本发明提供的数模转换器一实施例的结构示意图,包括:相互电连接的数模转换模块1和采样控制模块2,其中:
数模转换模块1,包括若干电学元件和对应的开关阵列,其中,根据不同排列的开关阵列,将电学元件中的部分组成不同的电路组合,对输入的待采样信号进行多次采样,输出对应的电压信号;
采样控制模块2,用于根据每次采样对应的电压信号,生成初始指针,并根据初始指针,控制开关阵列形成不同排列进行下一时刻采样。
在本发明实施例中,通过设置数模转换模块1,利用其中的开关阵列的开启和闭合,促使电学元件中的部分形成不同的电路组合接入电路,每个电路组合形成不同的采样电路,对输入的待采样信号进行采样,形成电压信号进行输出;通过设置采样控制模块2,根据每一次采样生成的电压信号,形成初始指针,基于该初始指针,对开关阵列的滚动开闭进行控制,形成不同的排列,对应生成不同的电路组合,对待采样信号进行下一时刻的采样,保证采样的随机性和可靠性。
需要说明的是,本发明技术方案不需要增加额外的模拟或者数字电路进行失配测量,在数模转换模块1中,通过对输入的待采样信号用不同的电路组合来进行信号采样,实现对输入信号的量化。而数字电路部分(包括后续介绍的采样控制模块2中的逐次逼近逻辑器)只需要在电压信号转化为量化数字信号后,相应增加抽取滤波器,对采样的量化数字信号进行平均运算作为最终的量化输出,即可利用多次采样消除误差。这种工作方式是实时进行的,且对硬件电路消耗很少,与此同时不需要很复杂的校准算法,即可实现对模数转换器的线性度提升。
作为优选的实施例,结合图2、图3来看,图2为本发明提供的模数转换器一实施例的具体结构示意图,图3为本发明提供的数模转换模块一实施例的具体结构示意图,电学元件包括采样电容,若干采样电容形成数模转换模块中的MSB单元,其中,开关阵列的滚动开闭遍历选取MSB单元中的采样电容,形成不同的采样电路,进行多次采样,且根据选取的采样电容的上极板电压,输出对应的电压信号。可以理解的是,电学元件包括但不限于采样电容,采样电容也可以被其他电容、电阻等电学器件通过串联或并联等形式组成的电路所替代,达到相应的采样效果即可。
在本发明实施例中,所有采样电容组成MSB单元,利用采样控制模块2控制开关阵列的滚动开闭,选取对应的采样电容,形成不同的采样电路,以此对待采样信号进行多次有效的采样。可以理解的是,本发明采用的采样方式优选为过采样,在此对采样方式不做限定,只要能在相应的应用场景达到需求的采样目的即可。
在本发明一个具体的实施例中,上述上极板电压的表达式如下:
其中,每一遍历选取的采样电容为电容总数的一半,与此同时所需要建立的参考电压(LSB单元输入参考电压)也进行了1/2缩放。
在一些其他实施例中,采样电容的预设数目可以为其他比例,如1/3、1/4等,可以理解的是,预设数据包括但不限于上述列举值,根据具体的应用场景选取,只要能进行有效的轮询即可。
其中,可以理解的是,开关阵列的每一开关对应着一个采样电容,当开关开启,则对应的采样电容接入电路。在本发明实施例中,开关阵列中不同开关的开闭会使不同的采样电容接入,从而形成不同的采样电路,而开关阵列中各个开关的滚动开启,可以轮询各个采样电容,形成不同的采样电路。需要说明的是,MSB单元中采样电容引起的失配,则与电容面积(也即电容容值)反向强相关,而电容容值严重影响了整个ADC的动态性能以及功耗,这就导致了实际设计中,电容容值的选择与ADC的速度和功耗存在折中,而通过电容循环采样技术可以有效降低ADC精度对DAC中单元失配的依赖。
其中,引起逐次逼近型模数转换器的非线性或者失码现象的一个主要原因就是DAC中电容间的失配导致的。本发明为了避免对硬件进行变化,因而不对电容直接校准,通过误差平均的思路来解决电容失配的问题,当电学元件为采样电容时,结合其电学特性,说明遍历不同采样电容,进行多次采样,从而消除误差的原理如下:
假设MSB单元中的总电容通过下式表示:
其中,Ci表示采样电容,等于Cu和εi之和,εi是每一个采样电容的误差,服从正态分布;Cu是理想的电容单元通过下式表示:
进而,当对一个连续的待采样信号进行采样后,假设待采样信号几乎没发生变化,那么,每一次采样的量化结果都会使用相同个数的采样电容,可以表示为:
其中,如果进行多次采样,即可采样多组数据,那么,最终经过平均的输出表示为:
上式中,第二项(带有εi的项)包含了电容阵列(采样电容形成的阵列)中所有的采样电容的失配信息,当采样次数N较大时,会减小第二项权重。并且由于电容误差服从正态分布,则有,经过数字求和平均电路,上式第二项对于最终输出的影响已经被极大的衰减,因此,最终输出与理想输出接近。
通过上述原理分析可知,在实际电路工作中,可以通过过采样的方式来增加对一个待采样信号的采样次数。与此同时,通过设计逻辑控制电路(相当于采样控制模块2),使用不同的电容组合形成采样电路,实现每一次的采样,并在多次采样过程中,使每一个采样电容都尽可能多的参与到采样当中。最终通过数字抽取,完成对过采样量化结果的平均,以达到衰减电容失配误差对量化结果的影响,最终提高量化结果的非线性,以此有效地消除上述采样电容在采样过程中引起的误差。
作为优选的实施例,结合图2来看,采样控制模块2包括依次电连接的比较器201、逐次逼近逻辑器202和指针控制逻辑单元203,比较器201和指针控制逻辑单元203分别与数模转换模块1电连接,其中:
比较器201,用于对MSB单元输出的电压信号和参考电压进行比较,生成比较信号;
逐次逼近逻辑器202,用于在比较信号的比较周期内,将对应的每一个信号位进行量化,生成MSB量化结果;
指针控制逻辑单元203,用于根据当前时刻的MSB量化结果、上一时刻的MSB量化结果和当前时刻存储的初始指针,确定下一时刻的初始指针,其中,下一时刻的初始指针用于确定下一时刻采样时选择的采样电容在开关阵列中对应的采样起点位置。
在本发明实施例中,通过设置比较器201,有效生成比较信号,便于量化;通过设置逐次逼近逻辑器202,对比较信号进行高效的量化,生成对应的MSB量化结果;通过设置指针控制逻辑单元203,确定每一个采样时刻对应的初始指针,利用初始指针,控制开关阵列中各个开关的开启关闭,从而控制不同采样电容组成不同的采样电路。
需要说明的是,本发明实施例中所提及的初始指针是为了确定下一时刻采样过程中,选取的采样电容对应的开关在上述开关阵列中的采样起点位置,以此控制其对应开关闭合,将此采样电容作为初始电容,确定了其在整个电容单元阵列所处的位置,基于初始电容,再对余下的电容进行选取,一般选取排在初始电容之后的预设数目的电容,以此对采样电容进行有效的遍历。
作为优选的实施例,上述数模转换器还包括平均滤波器3,平均滤波器3用于对多次采样得到的逐次逼近逻辑器202输出的量化数字信号进行平均滤波后输出。在本发明实施例中,利用平均滤波即可将误差平均,以此达到减小误差的目的。
在本发明一个具体的实施例中,MSB单元对应输出的MSB量化结果为5-bit码值时,即指针控制逻辑单元203需要接收逐次逼近逻辑器202输出的MSB 5-bit码值,来计算下一转换周期电容序列的初始指针,控制数模转换模块1中的MSB单元中的电容型DAC部分。
作为优选的实施例,结合图4来看,图4为本发明提供的指针控制逻辑单元一实施例的结构示意图,指针控制逻辑单元203包括检测逻辑器2031、指针计算器2032、指针确定器2033和桶形移位寄存器2034,检测逻辑器2031和指针计算器2032分别与逐次逼近逻辑器202电连接,桶形移位寄存器2034与数模转换模块1电连接,其中:
检测逻辑器2031,与逐次逼近逻辑器202电连接,用于将接收到的当前时刻的MSB量化结果与上一时刻的MSB量化结果进行计算,得到对应的检测值;
指针计算器2032,与检测逻辑器2031电连接,用于根据检测值,产生指针步进量;
指针确定器2033,与指针计算器2032电连接,用于根据指针步进量,对当前时刻存储的初始指针进行更新,确定下一时刻的初始指针;
桶形移位寄存器2034,与指针确定器2033电连接,用于当下一时刻的采样脉冲到来之前,接收下一时刻的初始指针,其中,根据下一时刻的初始指针,在MSB单元中选取用于确定下一时刻的MSB量化结果的电容组合。
在本发明实施例中,通过设置检测逻辑器2031,根据当前时刻的MSB量化结果与上一时刻的MSB量化结果进行检测值的计算;通过设置指针计算器2032,产生指针步进量;通过设置指针确定器2033,利用指针步进量对当前时刻存储的初始指针进行更新;通过设置桶形移位寄存器2034,在下一时刻采样时,将下一时刻的初始指针选取其中确定下一时刻的MSB量化结果的电容组合。
作为更具体的实施例,检测值优选为异或值,上述检测逻辑器2031具体用于:
将接收到的当前时刻的MSB量化结果与上一时刻的MSB量化结果进行按位异或计算,得到异或值。
在本发明实施例中,利用当前时刻的MSB量化结果与上一时刻的MSB量化结果的异或值,确定相应的指针步进量。
作为更具体的实施例,上述指针计算器2032具体用于:
若当前时刻的MSB量化结果和上一时刻的MSB量化结果的异或值的最低位为第一数值,则指针步进量为预设的第一步进值;
若当前时刻的MSB量化结果和上一时刻的MSB量化结果的异或值的最低位为第二数值,则指针步进量为预设的第二步进值。
在本发明实施例中,利用当前时刻的MSB量化结果与上一时刻的MSB量化结果的异或值的最低位,确定相应的指针步进量。
其中,第一数值优选为0,说明当前时刻的MSB量化结果的最低位和上一时刻的MSB量化结果的最低位相同;第二数值优选为1,说明当前时刻的MSB量化结果的最低位和上一时刻的MSB量化结果的最低位不同。
作为更具体的实施例,上述检测逻辑器2031具体还用于:
将接收到的当前时刻的MSB量化结果与上一时刻的MSB量化结果进行比较,如果前后两次的MSB量化结果相同,则选择不更新初始指针或者将指针步进量设为预设的第三步进值;
如果前后两次的MSB量化结果不同,则根据更新初始指针。
在本发明实施例中,设置检测逻辑器2031对当前时刻的MSB量化结果与上一时刻的MSB量化结果进行有效的比较,以此判断是否更新初始指针,当两者相同,则不更新初始指针或者将指针步进量设为第三步进值,而不同时,则按上述规则更新初始指针,参见针对指针计算器2032的具体描述,在此不再赘述。
在本发明一个具体的实施例中,上述第一步进值优选为2,第二步进值优选为3,第三步进值优选为1。可以理解的是,上述步进值的设置依据具体情况而定,不限于上述数值。
作为更具体的实施例,结合图4来看,上述指针控制逻辑单元203还包括译码器2035,其中,译码器2035,用于进行相应的译码,将MSB量化结果的二进制形式转换为温度计码形式。
作为优选的实施例,结合图3来看,电学元件包括电阻,若干电阻形成数模转换模块中的LSB单元,LSB单元包括分别由电阻串联构成的粗调电阻阵列和细调电阻阵列,其中:
粗调电阻阵列的一端电连接至预设的参考电压,另一端接地,其中串联的若干采样电阻将预设的参考电压等分;
细调电阻阵列与粗调电阻阵列中的电阻单元并联,通过控制对应的开关进行选通,向MSB单元输出选通后形成的参考电压。
在本发明实施例中,利用采样电阻形成粗调电阻阵列和和细调电阻阵列,对参看电压进行有效的调节。
需要说明的是,LSB单元的采样电阻引起的失配对ADC精度影响很小,所以只需要控制MSB部分电容切换,这一策略与现有技术提到的完全不同。进一步地,每次仅采用电容阵列中的一半电容参与采样,控制MSB部分电容的桶形移位寄存器的指针切换只发生在MSB码值发生变化的转换周期中,也即LSB码值发生变化的转换周期不更新桶形移位寄存器的初始指针,即桶形移位寄存器2034只控制MSB单元的电容部分,LSB单元的电阻部分不受桶形移位寄存器控。采用这样的切换策略,是因为主要的非线性产生在MSB单元的发生切换的字段,频繁地切换电容连接方式会引入很多非理想影响。
在本发明一个具体的实施例中,结合图5、图6来看,图5为本发明提供的LSB单元一实施例的结构示意图,图6为本发明提供的电阻阵列一实施例的结构示意图,LSB 8bit由LSB单元的采样电阻实现,可根据实际设计考虑将DAC分成H-bit的粗调电阻阵列和K-bit的细调电阻阵列。这里以5bit的粗调电阻阵列和3bit的细调电阻阵列为例进行说明LSB单元的采样电阻如何实现了全差分参考电压和共模电压的输出:
其中,粗调电阻阵列由32个电阻串联构成电阻阵列,电阻串一端接参考电压Vref,另一端接地,32个电阻串联将参考电压等分成Vref、V<31:1>和地。当粗调电阻阵列的高5bit选择分压电阻时,低3bit的细调电阻阵列的正端输出阵列连接在最高档位,负端输出阵列连接在最低档位。
其中,粗调电阻阵列的高5bit码值确定后,低3bit电阻阵列与选定的粗调电阻阵列的采样电阻并联,通过低3bit码值控制开关选通,最终向MSB单元输出参考电压。
在本发明一个具体的实施例中,结合图6来看,LSB单元的正端输出电压范围,负端输出电压范围。在LSB单元中,接收到逐次逼近器输出的8bit码值与“8b’11111111”经过异或逻辑计算出差分控制的码值,实现LSB单元输出全差分的参考电压。在一个具体的实施例中,结合图6来看,正端开关阵列控制端优选为SELP<7:0>控制LSB单元的正端开关阵列(参见图5),负端开关阵列控制端优选为SELN<7:0>,控制LSB单元的负端开关阵列(参见图5)。
本发明实施例提供了一种数模转换器的失配校准方法,结合图7来看,图7为本发明提供的失配校准方法一实施例的流程示意图,包括步骤S1至步骤S2,其中:
在步骤S1中,根据不同排列的开关阵列,将电学元件中的部分组成不同的电路组合,对输入的模拟信号进行多次采样,输出对应的电压信号;
在步骤S2中,根据每次采样对应的电压信号,生成初始指针,并根据初始指针,控制开关阵列形成不同排列进行下一时刻采样。
在本发明实施例中,基于失配校准系统,失配校准方法利用数模转换模块确定每一次采样产生的电压信号,进而通过采样控制模块对每一次采样产生的电压信号进行数据处理,确定初始指针,并基于初始指针,对下一次采样选取的采样电容进行更新,形成新的采样电路,保证采样的随机性和灵活性,以此遍历所有采样电容,利用多次采样达到消除误差的目的。
作为优选的实施例,结合图8来看,图8为本发明提供的图7中步骤S2一实施例的流程示意图,上述步骤S2包括步骤S21至步骤S22,其中:
在步骤S21中,根据电压信号,生成MSB量化结果;
在步骤S22中,根据当前时刻的MSB量化结果、上一时刻的MSB量化结果和当前时刻存储的初始指针,确定下一时刻的初始指针。
在本发明实施例中,依次对电压信号进行处理后,生成MSB量化结果,根据相邻采样时刻的MSB量化结果,对当前时刻存储的初始指针进行有效的更新,以确定下一采样时刻对应的起始采样电容。其中,需要说明的是,下一时刻的初始指针用于确定下一时刻采样时选择的采样电容在开关阵列中对应的采样起点位置。
作为优选的实施例,结合图9来看,图9为本发明提供的图8中步骤S21一实施例的流程示意图,上述步骤S2包括步骤S211至步骤S213,其中:
在步骤S211中,对MSB单元输出的电压信号和参考电压进行比较,生成比较信号;
在步骤S212中,在比较信号的比较周期内,将对应的每一个信号位进行量化,生成量化数字信号;
在步骤S213中,转换量化数字信号,生成MSB量化结果。
在本发明实施例中,利用MSB单元输出的电压信号和参考电压的比较结果进行相关的数字量化,并根据量化数字信号的转换,有效生成每一时刻对应的MSB量化结果。
作为优选的实施例,结合图10来看,图10为本发明提供的图8中步骤S22一实施例的流程示意图,步骤S22包括步骤S221至步骤S223,其中:
在步骤S221中,将接收到的当前时刻的MSB量化结果与上一时刻的MSB量化结果进行计算,得到指针步进量;
在步骤S222中,根据指针步进量,确定下一时刻的初始指针;
在步骤S223中,根据下一时刻的初始指针,在MSB单元中选取用于确定下一时刻的MSB量化结果的电容组合。
在本发明实施例中,根据当前时刻的MSB量化结果与上一时刻的MSB量化结果的异或计算,产生对应的指针步进量,以此对初始指针进行有效的更新,保证下一采样时刻对采样电容的选取。
其中,需要说明的是,在步骤S223中,当下一时刻的采样脉冲到来前或到来后时,接收下一时刻的初始指针,进而再根据下一时刻的初始指针,在MSB单元中选取用于确定下一时刻的MSB量化结果的电容组合。
作为更具体的实施例,结合图11来看,图11为本发明提供的图10中步骤S221一实施例的流程示意图,步骤S221具体包括步骤S2211至步骤S2212:
在步骤S2211中,将接收到的当前时刻的MSB量化结果与上一时刻的MSB量化结果进行计算,得到对应的检测值;
在步骤S2212中,根据检测值,得到指针步进量。
在本发明实施例中,利用当前时刻的MSB量化结果与上一时刻的MSB量化结果进行相应的计算,得到对应的检测值,并利用该检测值,高效确定指针步进量。
具体地,检测值优选为异或值,步骤S221具体包括:
将接收到的当前时刻的MSB量化结果与上一时刻的MSB量化结果进行异或计算,得到对应的异或值;
根据异或值,产生指针步进量。
在本发明实施例中,利用异或运算,进行指针步进量的有效确定。
在一些其他实施例中,检测值还包括与值、或值、非值,将接收到的当前时刻的MSB量化结果与上一时刻的MSB量化结果进行与,或,非等逻辑运算,得到对应的检测值。其中,可以理解的是,检测值的计算方式依据具体的应用场景进行选取,不限于上述列举的方式。
作为优选的实施例,步骤S2212具体包括:
若异或值的最低位为低电平码值,则指针步进量为预设的第一步进值;
若异或值的最低位为高电平码值,则指针步进量为预设的第二步进值。
在本发明实施例中,根据异或值的最低位有效确定指针步进量,其中,第一步进值优选为2,第二步进值优选为3。可以理解的是,第一步进值和第二步进值依据具体的应用场景进行选取,不限于上述列举的优选值。
作为更具体的实施例,步骤S213之前还包括判断是否更新初始指针的步骤,具体如下:
将接收到的当前时刻的MSB量化结果与上一时刻的MSB量化结果进行比较,如果前后两次的MSB量化结果相同,则可根据配置选择是否更新初始指针;
如果前后两次的MSB量化结果不同,则更新初始指针。
在本发明实施例中,对当前时刻的MSB量化结果与上一时刻的MSB量化结果进行判断是否进行异或运算。其中,两者不同时,则按上述规则更新初始指针,参见针对步骤S221至步骤S223的具体描述,在此不再赘述。
具体地,上述根据配置选择是否更新初始指针包括:
如果前后两次的MSB量化结果相同,则根据配置选择不更新初始指针或者选择将指针步进量设为第三步进值。
在本发明实施例中,当相邻的前后两次的MSB量化结果相同时,可以根据配置选择不更新或者更新,保证场景应用的灵活性。其中,第三步进值优选为1。可以理解的是,第三步进值依据具体的应用场景进行选取,不限于上述列举的优选值。
在本发明一个具体的实施例中,指针控制逻辑单元203中的数据处理流程如下:
第一步,当前时刻的MSB量化结果转换完成,接收到当前时刻的MSB量化结果;
第二步,通过异或比较当前时刻的MSB量化结果与上一时刻的MSB量化结果,产生5bit的异或值(以5bit为例);
第三步,根据异或值来产生指针步进量;其中,如果异或值为“00000”,则可通过配置设定这一情况下,是否产生指针步进量;如果异或值输出不为全“0”,可根据异或值的最低位来决定指针步进量;
第四步,根据指针步进量,对当前存储的初始指针进行更新,生成下一时刻的初始指针;
第五步,当电路接收到下一次采样脉冲时,根据下一时刻的初始指针,控制滚筒移位开关阵列的排列形式,对采样电容进行遍历选取。
在本发明一个具体的实施例中,结合图12来看,图12为本发明提供的更新初始指针一实施例的时序示意图,当采样脉冲产生,MSB单元开启开关阵列中一半的开关,以一半的采样电容数量进行采样,这一过程中MSB量化结果不变;当采样脉冲消失,采样电容形成的电容阵列开始受逐次逼近逻辑控制,对已采样信号进行量化。当MSB量化结果量化完成后,计算时钟脉冲产生,则当前时刻的MSB量化结果与上一时刻的MSB量化结果进行异或运算,来计算下一时刻的初始指针。但此时对当前采样信号的量化工作未完成,所以桶形移位寄存器仍然存储上一时刻的初始指针工作。当下一个采样脉冲产生时,指针确定单元将下一时刻的初始指针传递给桶形移位寄存器,开关阵列在更新的初始指针的作用下,进行滚动开闭,对应的电容阵列将以新的采样电容进行组合采样。
在本发明一个具体的实施例中,若当前时刻的MSB量化结果与上一时刻的MSB量化结果相同,可以选择不更新初始指针,或者初始指针步进为1;而当当前时刻的MSB量化结果与上一时刻的MSB量化结果的转换结果不同,则进行异或运算,根据运算结果的不同,选择将当前时刻存储的初始指针步进为2或者3。
作为优选的实施例,下一时刻的初始指针的确定过程如下:根据当前时刻存储的初始指针和指针步进量之和,确定下一时刻的初始指针。
在本发明实施例中,基于当前时刻存储的初始指针,加上指针步进量,即可快速更新,得到下一时刻的初始指针。
作为优选的实施例,根据指针步进量循环移动采样起点位置,控制开关阵列的循环滚动,在MSB单元中循环遍历采集预设数目的采样电容。在本发明实施例中,
作为更具体的实施例,针对每次采样,预设数目为采样电容的总数目的一半。在本发明实施例中,选取采样电容的总数目的一半,保证轮询效果,以有效减少误差。
在一些其他实施例中,采样电容的预设数目可以为其他比例,如1/3、1/4等,可以理解的是,预设数据包括但不限于上述列举值,根据具体的应用场景选取,只要能进行有效的轮询即可。
作为优选的实施例,结合图13来看,图13为本发明提供的根据下一时刻的初始指针确定对应的电容组合一实施例的流程示意图,包括步骤S1301至步骤S1302,其中:
在步骤1301中,根据下一时刻的初始指针,确定下一时刻的电容组合的初始位置;
在步骤S1302中,从初始位置开始,依次统计采样电容的数量,当达到采样电容的预设数目时,则将统计的采样电容作为下一时刻选取的电容组合。
在本发明实施例中,根据初始指针,对每一次的采样电容的初始位置进行更新,确定每一次采用对应输出MSB量化结果的电容组合。
作为优选的实施例,对量化数字信号进行平均滤波后输出。在本发明实施例中,数字电路部分只需要相应增加抽取滤波器对过采样的量化数字信号进行平均运算作为最终量化输出,达到较小误差的目的,详细原理参见上文,在此不再赘述。
在本发明一个具体的实施例中,结合图14来看,图14为本发明提供的桶形移位寄存器变化指针一实施例的流程示意图,以MSB 5bit的采样电容形成的电容阵列为例,每一序号对应采样电容的序号,详细说明指针控制逻辑单元的工作情形,其中,中等灰度(如第一行2至17)的单元格形成采样电容对应的阵列单元,这里以总电容阵列一半电容进行采样,深度灰度为确定MSB 5bit输出的电容,浅色灰度为未选择的电容;
其中,序号为1的电容因为受到LSB 8bit的电阻阵列控制而不参与信号采样,所以只有序号为2~32的电容参与循环采样。初始化时,桶形移位寄存器存储的初始指针是2,当量化结果是“01000”,意味着序号为2~9的电容一共8个电容进行组合作为MSB 5bit输出。因为第一次转换之前,桶形移位寄存器结果为“00000”,与第一次的MSB量化结果作异或运算输出“01000”,经过配置的计算规则(这里是指利用前后两次转换结果经过异或逻辑对比后的最低位来控制新指针计算的偏移量,如果是0,则步进为2;如果是1,则步进为3),计算得到新的指针步进量是“2”。这一计算结果与第一次的初始指针“2”做累加得到新的初始指针“4”;
其中,桶形移位寄存器2034更新指针后,第二次MSB量化结果为“00100”,电容为4~7组合作为MSB 5bit输出。接下来当前MSB量化结果“00100”与上一次MSB量化结果“01000”异或后为“01100”,计算得到新的指针步进量是“2”,与上一次初始指针“4”累加后得到新的初始指针“6”;
其中,桶形移位寄存器2034更新指针后,第三次MSB量化结果为“00001”,电容序号为6作为MSB 5bit输出。当前MSB量化结果“00001”与上一次MSB量化结果“00100”异或运算后为“00101”,得到新的指针步进量“3”,与上一次初始指针“6”累加后得到新的初始指针“9”;
其中,桶形移位寄存器2034更新指针后,第四次MSB量化结果为“00010”,电容序号为9~10作为MSB 5bit输出。当前MSB量化结果“00010”与上一次MSB量化结果“00001”异或运算后为“00011”,得到新的指针步进量“3”,与上一次初始指针“9”累加后得到新的初始指针“12”;
其中,桶形移位寄存器2034更新指针后,第五次MSB量化结果为“00101”,电容序号为12~16作为MSB 5bit输出。当前MSB量化结果“00101”与上一次量MSB量化结果“00010”异或运算后位“00111”,得到新的指针步进量“3”,与上一次初始指针“12”累加后得到新的初始指针“15”;
其中,桶形移位寄存器2034更新指针后,第六次MSB量化结果为“01010”,电容序号为15~24作为MSB 5bit输出。当前MSB量化结果“01010”与上一次MSB量化结果“00101”异或运算后为“01111”,得到新的指针步进量“3”,与上一次初始指针“15”累加后得到新的初始指针“18”;
其中,桶形移位寄存器2034更新指针后,第七次MSB量化结果为“10000”,电容序号为2,18~32作为MSB 5bit输出。当前MSB量化结果“10000”与上一次MSB量化结果“01010”异或运算后“11010”,得到新的指针步进量“2”,与上一次初始指针“18”累加后得到新的初始指针“20”。
本发明公开了一种数模转换器、数模转换器的失配校准方法及芯片,在失配校准系统中,通过设置数模转换模块,利用其中的开关阵列的开启和闭合,促使不同的电路组合接入电路,每个电路组合形成不同的采样电路,对输入的待采样信号进行采样,形成电压信号进行输出;通过设置采样控制模块,根据每一次采样生成的电压信号,形成初始指针,基于该初始指针,对开关阵列的滚动开闭进行控制,形成不同的排列,对应生成不同的电路组合,对待采样信号进行下一时刻的采样,保证采样的随机性和可靠性。基于失配校准系统,失配校准方法利用数模转换模块确定每一次采样产生的电压信号,进而通过采样控制模块对每一次采样产生的电压信号进行数据处理,确定初始指针,并基于初始指针,对下一次采样选取的采样电容进行更新,形成新的采样电路,保证采样的随机性和灵活性,以此遍历所有采样电容,利用多次采样达到消除误差的目的。
本发明技术方案,通过设置开关阵列,生成不同的电路组合来进行多次信号采样,并根据采样控制模块对其每一次采样生成的电压信号进行处理,生成初始指针,来选取下一次采样需要的电学元件,保证采样随机性,且利用多次采样消除误差,对硬件电路消耗很少,简单高效地达到了失配校准的目的。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种数模转换器,其特征在于,包括:相互电连接的数模转换模块和采样控制模块,其中:
所述数模转换模块,包括若干电学元件和对应的开关阵列,其中,根据不同排列的所述开关阵列,将所述电学元件中的部分组成不同的电路组合,对输入的待采样信号进行多次采样,输出对应的电压信号;
所述采样控制模块,用于根据每次采样对应的所述电压信号,生成初始指针,并根据所述初始指针,控制所述开关阵列形成不同排列进行下一时刻采样;
所述采样控制模块包括指针控制逻辑单元,所述指针控制逻辑单元包括依次电连接的检测逻辑器、指针计算器、指针确定器和桶形移位寄存器,其中:所述检测逻辑器和所述指针计算器分别与所述采样控制模块中的逐次逼近逻辑器电连接,所述桶形移位寄存器与所述数模转换模块电连接。
2.根据权利要求1所述的数模转换器,其特征在于,所述电学元件包括采样电容,所述采样电容中的部分形成所述数模转换模块中的MSB单元,其中,所述开关阵列的滚动开闭遍历选取所述MSB单元中的所述采样电容,形成不同的采样电路,进行多次采样,且根据选取的所述采样电容的上极板电压,输出对应的所述电压信号。
3.根据权利要求1所述的数模转换器,其特征在于,所述采样控制模块包括依次电连接的比较器、逐次逼近逻辑器和指针控制逻辑单元,其中,所述比较器和所述指针控制逻辑单元分别与所述数模转换模块电连接。
4.一种数模转换器的失配校准方法,其特征在于,基于权利要求1至3任一项所述的数模转换器,所述方法包括:
根据不同排列的开关阵列,将电学元件中的部分组成不同的电路组合,对输入的待采样信号进行多次采样,输出对应的电压信号;
根据每次采样对应的所述电压信号,生成初始指针,并根据所述初始指针,控制所述开关阵列形成不同排列进行下一时刻采样。
5.根据权利要求4所述的数模转换器的失配校准方法,其特征在于,所述根据每次采样对应的所述电压信号,生成初始指针,并根据所述初始指针,控制所述开关阵列形成不同排列进行下一时刻采样,包括:
根据所述电压信号,生成MSB量化结果;
根据当前时刻的MSB量化结果、上一时刻的量化结果和当前时刻存储的初始指针,确定下一时刻的初始指针。
6.根据权利要求5所述的数模转换器的失配校准方法,其特征在于,所述根据当前时刻的MSB量化结果、上一时刻的MSB量化结果和当前时刻存储的初始指针,确定下一时刻的初始指针,包括:
将接收到的所述当前时刻的MSB量化结果与所述上一时刻的MSB量化结果进行计算,得到指针步进量;
根据所述指针步进量,确定所述下一时刻的初始指针;
根据所述下一时刻的初始指针,在MSB单元中选取用于确定下一时刻的MSB量化结果的电容组合。
7.根据权利要求6所述的数模转换器的失配校准方法,其特征在于,所述将接收到的所述当前时刻的MSB量化结果与所述上一时刻的MSB量化结果进行计算,得到指针步进量,包括:
若当前时刻的MSB量化结果和上一时刻的MSB量化结果的异或值的最低位为第一数值,则指针步进量为预设的第一步进值;
若当前时刻的MSB量化结果和上一时刻的MSB量化结果的异或值的最低位为第二数值,则指针步进量为预设的第二步进值。
8.根据权利要求6所述的数模转换器的失配校准方法,其特征在于,根据所述指针步进量循环移动选取的电容组合的采样起点位置,控制所述开关阵列的循环滚动,在所述MSB单元中循环遍历采集预设数目的采样电容。
9.一种芯片,其特征在于,包括如权利要求1至3任一项所述的数模转换器,所述芯片还包括处理器,所述处理器用于对所述数模转换器执行如权利要求4至8任一项所述的数模转换器的失配校准方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210013900.4A CN114050828B (zh) | 2022-01-07 | 2022-01-07 | 一种数模转换器、数模转换器的失配校准方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210013900.4A CN114050828B (zh) | 2022-01-07 | 2022-01-07 | 一种数模转换器、数模转换器的失配校准方法及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114050828A CN114050828A (zh) | 2022-02-15 |
CN114050828B true CN114050828B (zh) | 2022-04-12 |
Family
ID=80213473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210013900.4A Active CN114050828B (zh) | 2022-01-07 | 2022-01-07 | 一种数模转换器、数模转换器的失配校准方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114050828B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5406283A (en) * | 1992-05-01 | 1995-04-11 | University Of Waterloo | Multi-bit oversampled DAC with dynamic element matching |
EP1083661A2 (en) * | 1999-09-08 | 2001-03-14 | Texas Instruments Incorporated | Noise shaping dynamic element matching in analog to digital converters |
CN105322966A (zh) * | 2015-11-12 | 2016-02-10 | 电子科技大学 | 提高逐次逼近模数转换器线性度的电容交换与平均方法 |
CN106230439A (zh) * | 2016-07-26 | 2016-12-14 | 电子科技大学 | 一种提高流水线型逐次逼近模数转换器线性度的方法 |
CN106899300A (zh) * | 2017-02-15 | 2017-06-27 | 电子科技大学 | 一种用于逐次逼近模数转换器的冗余循环平均方法 |
CN112039525A (zh) * | 2020-07-23 | 2020-12-04 | 同济大学 | 数据加权平均算法模块和模数转换电路 |
-
2022
- 2022-01-07 CN CN202210013900.4A patent/CN114050828B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5406283A (en) * | 1992-05-01 | 1995-04-11 | University Of Waterloo | Multi-bit oversampled DAC with dynamic element matching |
EP1083661A2 (en) * | 1999-09-08 | 2001-03-14 | Texas Instruments Incorporated | Noise shaping dynamic element matching in analog to digital converters |
CN105322966A (zh) * | 2015-11-12 | 2016-02-10 | 电子科技大学 | 提高逐次逼近模数转换器线性度的电容交换与平均方法 |
CN106230439A (zh) * | 2016-07-26 | 2016-12-14 | 电子科技大学 | 一种提高流水线型逐次逼近模数转换器线性度的方法 |
CN106899300A (zh) * | 2017-02-15 | 2017-06-27 | 电子科技大学 | 一种用于逐次逼近模数转换器的冗余循环平均方法 |
CN112039525A (zh) * | 2020-07-23 | 2020-12-04 | 同济大学 | 数据加权平均算法模块和模数转换电路 |
Non-Patent Citations (3)
Title |
---|
Effective method to improve linearity of high-resolution SAR ADC;HuaFan;《Microelectronics Journal》;20170331;第35-42页 * |
Leading-Subcycles Capacitor Error-Averaging Scheme for Cyclic ADCs;Chun-Hsien Kuo;《IEEE Transactions on Instrumentation and Measurement》;20101210;第776 – 783页 * |
一种速度优化的流水线模数转换电容误差平均技术;李福乐;《电子学报》;20020925;第1704-1706页 * |
Also Published As
Publication number | Publication date |
---|---|
CN114050828A (zh) | 2022-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8310388B2 (en) | Subrange analog-to-digital converter and method thereof | |
US7880650B2 (en) | Method and apparatus for testing data converter | |
CN111052612B (zh) | 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置 | |
CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
US8902092B2 (en) | Analog-digital conversion circuit and method | |
US10243577B1 (en) | Analog-to-digital converter (ADC) having calibration | |
US7876254B2 (en) | Data conversion circuitry having successive approximation circuitry and method therefor | |
JP6353267B2 (ja) | Ad変換器及びad変換方法 | |
US7868796B2 (en) | Self-calibrating data conversion circuitry and method therefor | |
KR101191054B1 (ko) | 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기 | |
CN101656539A (zh) | 模数转换器 | |
US11418209B2 (en) | Signal conversion circuit utilizing switched capacitors | |
JP6514454B2 (ja) | 逐次比較ad変換器及び逐次比較ad変換方法 | |
US9800255B2 (en) | Method and circuit for testing successive approximation ADC | |
US7868795B2 (en) | Data conversion circuitry with an extra successive approximation step and method therefor | |
CN112636757B (zh) | 逐次逼近型模数转换器及其失调补偿方法 | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
CN112803946B (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
US9509327B2 (en) | A/D converter and A/D converter calibrating method | |
CN114389613A (zh) | 一种分段式逐次逼近型adc的电容失配校准方法 | |
CN110995265A (zh) | 模数转换器失调误差自动校准方法及系统 | |
CN114614821B (zh) | 基于差分结构的sar adc失调误差校正方法及电路 | |
CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
CN114050828B (zh) | 一种数模转换器、数模转换器的失配校准方法及芯片 | |
CN113708763B (zh) | 具有偏移及位权重校正机制的模拟数字转换系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |