CN108259040B - 消除电容电压系数对全差分sar-adc性能影响的方法 - Google Patents
消除电容电压系数对全差分sar-adc性能影响的方法 Download PDFInfo
- Publication number
- CN108259040B CN108259040B CN201810153781.6A CN201810153781A CN108259040B CN 108259040 B CN108259040 B CN 108259040B CN 201810153781 A CN201810153781 A CN 201810153781A CN 108259040 B CN108259040 B CN 108259040B
- Authority
- CN
- China
- Prior art keywords
- adc
- capacitor
- fully differential
- sar
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种消除电容电压系数对全差分SAR‑ADC性能影响的方法。该方法包括以下步骤:提供一种全差分SAR‑ADC,其包括多个电容,所述多个电容包括第一电容和第二电容,且所述多个电容的电压二阶系数值包括正数和负数;将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0,所述特定条件为A1K1+A2K2=0,其中A1为第一电容的电压二阶系数,A2为第二电容的电压二阶系数,K1是第一电容的理想电容值,K2是第二电容的理想电容值。该消除电容电压系数对全差分SAR‑ADC性能影响的方法能够消除或降低电容电压系数对全差分SAR‑ADC的性能影响,降低高精度SAR‑ADC的设计瓶颈。
Description
技术领域
本发明涉及一种集成电路设计领域,特别涉及一种消除电容电压系数对全差分SAR-ADC性能影响的方法。
背景技术
模拟和数字信号之间的转换是信号处理重要的组成部分,自然界的声、光、电等模拟信号要先经过ADC(模拟数字转换器)转成数字信号才能被数字系统进一步的转换和处理。不同的系统对ADC的指标要求也不尽相同,不同的ADC指标要求都有相应的ADC结构与之相适应。随着集成电路工艺尺寸的减小和制造工艺精度的提高,SAR-ADC(逐次逼近寄存器型模拟数字转换器)应用广泛。
图1是电荷型SAR-ADC的基本结构。SAR-ADC的基本结构包含一个比较器、一个数字模拟转换器(DAC)和一个逐次逼近控制器(SAR)。数字模拟转换器采用电荷按比例缩放的结构,通过比例电容的切换实现将输入信号与基准电压VREF进行比较。对于一个N-bit分辨率的ADC,数字输出用模拟量表示为:Vout=(BN-1·2-1+BN-2·2-2+Λ+B0·2-N)‘VREF。其中,BN-1,BN-2ΛB0为N-bitADC量化后的理想情况下的数字输出结果。但是,在实际的电路设计中,电路的各个部分都会引入误差,每一部分的电路误差都会对电路的性能产生影响。因此在进行高性能SAR-ADC的电路设计时,为了满足指标要求必须细分并严格限制各个部分的误差对整体电路性能影响。影响SAR-ADC精度的因素很多,误差来源也非常广泛,包括电路噪声、器件失调、匹配误差和建立误差等。针对以上误差来源,目前有很多文献进行分析和介绍,也提出了不少相应的补偿方法和校准算法,但是电容电压系数对SAR-ADC精度的影响却很少被关注和提及,但是在高精度SAR-ADC的设计中电容电压系数的影响不能完全忽略。在SAR-ADC转换的过程中,随着开关的切换,各个电容上下极板的电压是在剧烈变化的,如果电容存在电压系数,电容之间由于上下极板电压的区别就会存在失配,进而影响电路的性能。因此在高性能SAR-ADC电路设计时必须考虑电容电压系数的影响。
图2是电容模型。其中电容值为Cu,电容的上级板为Top,下极板为Bottom。在实际情况下,电容Cu的值并不是固定的,而是与电容极板间的电压相关。假设电容上极板的电压为VTop,下极板电压为VBottom,电容理想电容值为Cu0,那么实际电容Cu计算如下:
Cu=[A·(VTop-VBottom)2+B·(VTop-VBottom)+1]·Cu0......(公式1)
其中,A为二阶电压系数,B为一阶电压系数。
令VTop-VBottom=X,Cu/Cu0=y,并将等式两边归一化后得到:y=A·x2+B·x+1......(公式2)
现有SAR-ADC均采用单一种类电容,电容电压系数对高精度SAR-ADC电路性能的影响无法避免。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种消除电容电压系数对全差分SAR-ADC性能影响的方法,从而消除或降低电容电压系数对全差分SAR-ADC的性能影响,降低了高精度SAR-ADC的设计瓶颈。
为实现上述目的,本发明提供了一种消除电容电压系数对全差分SAR-ADC性能影响的方法,包括以下步骤提供一种全差分SAR-ADC,其包括多个电容,所述多个电容包括第一电容和第二电容,且所述多个电容的电压二阶系数值包括正数和负数;将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0,所述特定条件为A1K1+A2K2=0,其中A1为第一电容的电压二阶系数,A2为第二电容的电压二阶系数,K1是第一电容的理想电容值,K2是第二电容的理想电容值。
优选地,上述技术方案中,所述A1和A2中,其中一个是正数,另一个是负数。
与现有技术相比,本发明具有如下有益效果:
根据本发明的消除电容电压系数对全差分SAR-ADC性能影响的方法能够消除或降低电容电压系数对全差分SAR-ADC的性能影响,降低高精度SAR-ADC的设计瓶颈。
附图说明
图1是电荷型SAR-ADC的基本结构。
图2是电容模型。
图3是根据本发明一实施方式的全差分SAR-ADC在采样相条件下的工作状态电路图。
图4是根据本发明一实施方式的全差分SAR-ADC在第一转换相条件下的工作状态电路图。
图5是根据本发明一实施方式的全差分SAR-ADC在第一转换相条件下的传输曲线。
图6是根据本发明一实施方式的全差分SAR-ADC在第二转换相VIP-VIN>0条件下的工作状态电路图。
图7是根据本发明一实施方式的全差分SAR-ADC在第二转换相VIP-VIN>0条件下的传输曲线。
图8是根据本发明一实施方式的全差分SAR-ADC在第二转换相VIP-VIN<0条件下的工作状态电路图。
图9是根据本发明一实施方式的全差分SAR-ADC在第二转换相VIP-VIN<0条件下的传输曲线。
图10是根据本发明一实施方式的全差分SAR-ADC在第二转换相条件下的传输曲线。
图11是根据本发明一实施方式的全差分SAR-ADC在第三转换相条件下的4种工作状态电路图。
图12是根据本发明一实施方式的全差分SAR-ADC在第三转换相条件下的传输曲线。
图13是根据本发明一实施方式的全差分SAR-ADC的二阶电压系数正负相反的两电容并联图。
图14是根据本发明一实施方式的全差分SAR-ADC的电容电压系数补偿效果图。
具体实施方式
下面结合附图,对本发明的具体实施方式进行详细描述,但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
本发明提供了一种消除电容电压系数对全差分SAR-ADC性能影响的方法,首先详细分析了电容电压系数对全差分SAR-ADC的影响,提出了一种减小和消除该影响的方法,从而消除电容电压系数对高精度全差分SAR-ADC性能的影响,降低了高精度全差分SAR-ADC的设计瓶颈。
本发明以4-bit SAR-ADC为一具体实施例分析在不同的工作过程下电容电压系数对ADC输出的影响。
图3是根据本发明一实施方式的全差分SAR-ADC在采样相条件下的工作状态电路图。此时CP点和CN点的电荷总量分别为QSH_CP和QSH_CN。理想情况下电容电荷总量如下:
在实际电路中,电容存在电压系数,将电容的电压系数代入得出实际电容电荷总量如下:
其中:
图4是根据本发明一实施方式的全差分SAR-ADC在第一转换相条件下的工作状态电路图。第一相进行第N位的转换,此时利用电荷守恒定律算出CP点和CN点的电压计算方法如下:
理想电容情况下:
当电容存在电压系数时:
其中:
根据电荷守恒原理,在理想电容情况下:
当电容存在电压系数时,根据电荷守恒原理得出:
化简后得出:
一般情况下,VCM在VIP和VIN之间,因此有
(VCM-VIP)2=(VCM-VIN)2......(公式13)
通常情况下,比较器的输入端电压在VRP和VRN之间,因此有
(VCP1-VRP)2=(VCN1-VRN)2......(公式14)
(VCP1-VRN)2=(VCN1-VRP)2......(公式15)
将公式5和公式8带入公式11后,化简得出:
对比公式9和公式16,并将两式相减得出第一次转换的误差函数为:
ε1=A(VRN-VIP)3+A(VRP-VIP)3-2A(VCM-VIP)3......(公式17)
对该误差函数求一阶导数并化简后得到:
对该误差函数求二阶导数并化简后得到:
ε1″=6·A·VRN-6·A·VIP+6·A·VRP-6·A·VIP-12·A·VCM+12·A·VIP=0......(公式19)
二阶导数为零,说明一阶导数为一固定值。
最后得出比较器输入端的总误差ε1如下:
图5是根据本发明一实施方式的全差分SAR-ADC在第一转换相条件下的传输曲线。将第一项的转换误差ε1代入ADC传输函数后得到的传输曲线。从图上可以看出,第一次转换相下电容的二阶电压系数只影响ADC的增益,最大的误差出现在正负满幅输入情况下,一阶电压系数对全差分ADC的性能没有影响。
图6是根据本发明一实施方式的全差分SAR-ADC在第二转换相VIP-VIN>0条件下的工作状态电路图。第二相进行第N-1位的转换,此时利用电荷守恒定律算出CP点和CN点的电荷QCP2和QCN2分别为:
理想电容情况下:
当电容存在电压系数时:
其中:
根据电荷守恒原理,在理想电容情况下:
当电容存在电压系数时,根据电荷守恒原理得出:
化简后得出:
一般情况下,VCM在VIP和VIN之间,因此有
(VCM-VIP)2=(VCM-VIN)2......(公式28)
通常情况下,比较器的输入端电压在VRP和VRN之间,因此有
(VCP2-VRP)2=(VCN2-VRN)......(公式29)
(VCP2-VRN)2=(VCN2-VRP)2......(公式30)
将公式26上下两式相减,并联合公式5和公式23,化简得出:
对比公式24和公式31,并将两式相减得出第一次转换的误差项为:
对该误差函数求一阶导数并化简后得到:
对该误差函数求二阶导数并化简后得到:
二阶导数为零,说明一阶导数为一固定值。
最后得出比较器输入端的总误差所示:
图7是根据本发明一实施方式的全差分SAR-ADC在第二转换相VIP-VIN>0条件下的传输曲线。该转换误差传输曲线是将第二项的转换误差代入ADC传输函数后得到的。
图8是根据本发明一实施方式的全差分SAR-ADC在第二转换相VIP-VIN<0条件下的工作状态电路图。
在与VIP-VIN>0条件下的计算过程相同,得出VIP-VIN<0的误差函数为:
将以上误差函数代入到ADC的转换曲线后得出图9所示的传输曲线。
图9是根据本发明一实施方式的全差分SAR-ADC在第二转换相VIP-VIN<0条件下的传输曲线。
将图7和图9整合到一起得出电容电压系数在第二转换相过程对ADC传输函数的影响,如图10所示。
图11是根据本发明一实施方式的全差分SAR-ADC在第三转换相条件下的4种工作状态电路图。根据输入的电压不同,第三转换相分成四种情况,每一种输入信号区间对应相应的转换电路。当只考虑电容电压系数对第三次转换引入误差时,重复第二转换相的计算过程得出第三次转换相的传输曲线,如图12所示。其中各个转换点的误差为:
ADC依次进行第四次转换,第五次转换...,随着转换位数权重的降低,电容电压系数对ADC传输曲线的影响逐渐减弱。
通过以上的分析可以看出,对于全差分SARADC来说,只有二阶电容电压系数才会对ADC的转换产生影响,而一阶电容电压系数对ADC的输出没有影响。因此,基于以上的分析,在电路设计时,如果要减小或消除电容电压系数的影响,在电容选择时可以选择二阶电压系数较小的电容或者通过补偿消除电容的二阶电压系数。
对于不同的工艺和不同的电容类型,其一阶和二阶的电压系数也不尽相同。当一种工艺有多种电容选择时,可以通过选择二阶电压系数符号相反的电容并联使用(如图13所示)以消除电容二阶电压系数的影响。
假设C1和C2的电容归一化后的模型分别为:
y1=A1·x2+B1·x+1......(公式38)
y2=A2‘X2+B2·x+1......(公式39)
为了消除二阶电压系数的影响,取
y=k1·y1+k2·y2......(公式40)
k1和k2的选取满足:
k1·A1+k2·A2=0......(公式41),其中k1或K1等于C1的单位电容个数,K1个单位电容的电容值为C1的理想电容值;k2或K2等于C2的单位电容个数,即K2个单位电容的电容值为C2的理想电容值。
补偿后电容C的归一化后的模型为:
y=(k1·B1+k2·B2)·x+(k1+k2)......(公式42)
图14是根据本发明一实施方式的全差分SAR-ADC的电容电压系数补偿效果图。通过补偿消除了二阶电容系数,进而消除了电容电压系数的对全差分SAR-ADC性能的影响。
综上所述,所述消除电容电压系数对全差分SAR-ADC性能影响的方法,能够消除或降低电容电压系数对全差分SAR-ADC的性能影响,并且降低了高精度SAR-ADC的设计瓶颈。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (1)
1.一种消除电容电压系数对全差分SAR-ADC性能影响的方法,其特征在于,包括以下步骤:
提供一种全差分SAR-ADC,所述全差分SAR-ADC中电容阵列有多个的单位电容Cu,其中,所述单位电容Cu包括多个电容,所述多个电容包括第一电容和第二电容,且所述多个电容的电压二阶系数值包括正数和负数;和
将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0,所述特定条件为A1K1+A2K2=0,其中A1为第一电容的电压二阶系数,A2为第二电容的电压二阶系数,K1是第一电容的理想电容值,K2是第二电容的理想电容值;
所述A1和A2中,其中一个是正数,另一个是负数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810153781.6A CN108259040B (zh) | 2018-02-22 | 2018-02-22 | 消除电容电压系数对全差分sar-adc性能影响的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810153781.6A CN108259040B (zh) | 2018-02-22 | 2018-02-22 | 消除电容电压系数对全差分sar-adc性能影响的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108259040A CN108259040A (zh) | 2018-07-06 |
CN108259040B true CN108259040B (zh) | 2021-02-05 |
Family
ID=62745164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810153781.6A Active CN108259040B (zh) | 2018-02-22 | 2018-02-22 | 消除电容电压系数对全差分sar-adc性能影响的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108259040B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3796383A4 (en) * | 2019-07-26 | 2021-03-31 | Shenzhen Goodix Technology Co., Ltd. | CAPACITIVE DEVICE AND MANUFACTURING METHOD FOR IT |
CN114326898B (zh) * | 2021-12-27 | 2023-07-18 | 苏州云芯微电子科技有限公司 | 电容电压系数的补偿方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1598981A (zh) * | 2003-09-19 | 2005-03-23 | 三星电子株式会社 | 具有至少3层高-k介电层的模拟电容器和制造它的方法 |
CN2891239Y (zh) * | 2005-07-29 | 2007-04-18 | 骆乃光 | 大容量标准电容 |
CN1992268A (zh) * | 2005-12-29 | 2007-07-04 | 台湾积体电路制造股份有限公司 | 半导体电容装置 |
CN105099451A (zh) * | 2015-07-31 | 2015-11-25 | 华为技术有限公司 | 差分放大电路及使用该差分放大电路的流水线模数转换器 |
CN106788436A (zh) * | 2016-11-09 | 2017-05-31 | 上海芯圣电子股份有限公司 | 应用于saradc中的pip电容阵列的电压系数校准方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432020B2 (en) * | 2010-06-04 | 2013-04-30 | Sematech, Inc. | Capacitors, systems, and methods |
US8901710B2 (en) * | 2013-02-27 | 2014-12-02 | International Business Machines Corporation | Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance |
-
2018
- 2018-02-22 CN CN201810153781.6A patent/CN108259040B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1598981A (zh) * | 2003-09-19 | 2005-03-23 | 三星电子株式会社 | 具有至少3层高-k介电层的模拟电容器和制造它的方法 |
CN2891239Y (zh) * | 2005-07-29 | 2007-04-18 | 骆乃光 | 大容量标准电容 |
CN1992268A (zh) * | 2005-12-29 | 2007-07-04 | 台湾积体电路制造股份有限公司 | 半导体电容装置 |
CN105099451A (zh) * | 2015-07-31 | 2015-11-25 | 华为技术有限公司 | 差分放大电路及使用该差分放大电路的流水线模数转换器 |
CN106788436A (zh) * | 2016-11-09 | 2017-05-31 | 上海芯圣电子股份有限公司 | 应用于saradc中的pip电容阵列的电压系数校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108259040A (zh) | 2018-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
CN109347477B (zh) | 一种逐次逼近型模数转换器权重校准方法 | |
US8416107B1 (en) | Charge compensation calibration for high resolution data converter | |
KR101201892B1 (ko) | 의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기 | |
CN102045067B (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
CN107346975B (zh) | 一种sar型adc的高精度校准装置 | |
CN109889199B (zh) | 一种带斩波稳定的σδ型和sar型混合型adc | |
CN108365847B (zh) | 针对电荷型sar-adc寄生电容的校准方法 | |
CN112383308A (zh) | 一种基于lms算法逐次逼近式模拟数字转换器校准方法 | |
CN104079298A (zh) | 自校准桥接电容结构的逐次逼近型模数转换器 | |
CN107994903B (zh) | 模数转换电路及流水线模数转换器 | |
CN109361392B (zh) | 逐次逼近型模数转换器及其权重校准方法 | |
CN110649924B (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
CN108259040B (zh) | 消除电容电压系数对全差分sar-adc性能影响的方法 | |
CN105811984B (zh) | 输入采样与转换电路 | |
CN112039528B (zh) | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 | |
US7098840B2 (en) | Domino asynchronous successive approximation ADC | |
CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
US10985773B2 (en) | Analog to digital converting device and capacitor adjusting method thereof | |
EP1142126B1 (en) | Capacitive flash analog to digital converter | |
CN207410329U (zh) | 一种Pipeline SAR-ADC装置 | |
CN114553226A (zh) | 模数转换器的校准方法和校准系统 | |
CN114567323B (zh) | 一种差分输入电压电荷比例缩放sar_adc | |
CN110311681B (zh) | 一种n位逐次逼近型adc及其信号输出控制方法 | |
CN114172513B (zh) | 一种逐次逼近式模数转换器分段式校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |