CN114326898B - 电容电压系数的补偿方法 - Google Patents

Abstract

本发明公开了电容电压系数的补偿方法，将变容管和PN结电容并联，根据PN结电容的一阶电压系数与其电容容值的乘积和变容管电容的一阶电压系数与其容值的乘积相互抵消的要求，基于预先获得的PN结电容的容值确定并联补偿电路中的变容管的容值或者基于预先获得的变容管电容的容值确定PN结电容的容值，其中在所补偿电压范围内的PN结电容的一阶电压系数和变容管的一阶电压系数预先确定。本发明可以实现PN节点电容电压系数的补偿，补偿后的电容较宽的电压范围内获得了较为恒定的电容使得大摆幅交流信的线性度获得提升。

Description

电容电压系数的补偿方法

技术领域

本发明涉及半导体集成电路设计技术领域，具体涉及电容电压系数的补偿方法和装置技术领域。

背景技术

越来越多的应用要求集成电路在处理更高频率信号的同时，具有高精度和低失真。高速和高精度是模拟集成电路设计中的一对矛盾，常常需要进行性能的折中，比如以牺牲精度的方式获取更高的速度，反之亦然。如何通过电路设计技巧弱化甚至化解速度于精度之间的矛盾，是集成电路设计的重要课题。

在高速信号通路中，电容或寄生电容的电压系数对于大摆幅信号的线性度有较大影响，会产生非线性电流，进而引起谐波并降低信号的动态范围。

发明内容

本发明旨在提出一种电容电压系数的补偿方法，能够抵消电容的电压系数，得到容值随偏压基本不变的补偿后电容，以抑制大摆幅信号的非线性电流，进而提高信号通路中大摆幅交流信号的线性度和动态范围。

为实现上述技术目的，本发明采用以下技术方案。

一方面，本发明提供电容电压系数的补偿方法，包括：

将变容管和PN结电容并联，根据PN结电容的一阶电压系数与其电容容值的乘积和变容管电容的一阶电压系数与其容值的乘积相互抵消的要求，根据预先获得的PN结电容的容值确定并联补偿电路中的变容管的容值或者根据预先获得的变容管电容的容值确定PN结电容的容值，其中在所补偿电压范围内的PN结电容的一阶电压系数和变容管的一阶电压系数预先确定。

进一步地，所述PN结包括MOS器件的体和源之间的PN结、MOS器件的体和漏之间的PN结、三极管器件的发射结、三极管器件的集电结、集成电路的衬底与阱之间的PN结、或外延层与阱之间的PN结、衬底和外延层之间的PN结。

再进一步地，PN结电容的一阶电压系数与其电容容值的乘积和变容管电容的一阶电压系数与其容值的乘积相互抵消，则并联后电路的总电容的电压系数为0；PN结电容或者变容管的容值由以下公式求解获得：

C_v0k′₁+C_j0k₁＝0，

其中，C_v0是在电容两端偏压为V₀时的变容管的容值，k′₁是变容管的一阶电压系数，C_j0是PN结反偏电压为V₀时结电容的容值，k₁是PN结电容的一阶电压系数，V₀是在V的变化范围内选取的一个参考偏压，V是并联电容电压可变一端的偏压。

再进一步地，一阶电压系数被补偿后的并联电路总电容表示为：C_sum(V)＝C_j0+C_v0+(C_j0k₂+C_v0k′₂)(V-V₀)²

其中，C_sum(V)为PN结电容补偿后的总电容，k₂是PN结电容的二阶电压系数，k′₂是变容管电容的二阶电压系数，在所补偿电压范围内的k₂和k′₂预先确定，V是并联电容两端偏压，V₀是在电压系数补偿的电压范围内选取的一个参考偏压。

进一步地，所述变容管为NMOS变容管或PMOS变容管。

第二方面，本发明提供电容电压系数的补偿方法，利用N个变容管组成变容管阵列对电容进行电压系数补偿，其中将各变容管的一端连接且并联在任意被补偿电容的一端；所述被补偿电容的一端连接在输入电压，被补偿电容另一端偏置在任意不变的直流电压上；各变容管的另一端分别连接到任意直流偏置电压V_b1，V_b2，V_b3，...，V_bN。

进一步地，直流偏置电压V_b1，V_b2，V_b3，...，V_bN各电压值相同或者不同。

再进一步地，变容管阵列中各变容管设置成相同或不同的容值。

再进一步地，利用N个变容管组成变容管阵列对电容进行电压系数补偿后总电容表示为：

上式中C_sum(V)为补偿后总电容，V是并联电容电压可变一端的偏压(即图6中的Vi)，V₀是在V的变化范围内选取的一个参考偏压，；C_ori0是在V＝V₀时被补偿电容的容值V_b0是被补偿电容电压不变一端的偏压；C_vm0是选取的各补偿电容(补偿电容即变容管)的容值，k_orin是在V＝V₀时被补偿电容的n阶电压系数，k_mn是在V＝V₀时第m个补偿电容的n阶电压系数，n＝1，2，3，...，∞；k_orin和k_mn分别是V_b0和V_bm的函数，由V_b0和V_bm决定，V_bm是获得的各补偿电容电压不变一端的偏压，m∈{1，2，…，N}；

若完全抵消被补偿电容的电压系数，则要求以下公式成立，获得对应的V_b1，V_b2，V_b3，...，V_bN的值；

本发明所取得的有益技术效果：本发明可以实现PN节点电容电压系数的补偿，补偿后的电容较宽的电压范围内获得了较为恒定的电容使得大摆幅交流信的线性度获得提升；

本发明提供补偿电容组合实现电容电压系数的补偿能够抵消一、二阶或一到三阶的电压系数，使交流电流随输入电压而变化的非线性部分大大降低，从而使得信号的线性度在应用此结构的电路中得到提高。

附图说明

图1为PN结反偏时寄生电容的C-V特性曲线；

图2为NMOS变容管的C-V特性曲线；

图3为具体实施例中用NMOS变容管补偿示意图；

图4为具体实施例中用PMOS变容管补偿示意图；

图5为具体实施例中PN结电容电压系数补偿仿真结果；

图6为具体实施例中任意电容的电压系数的通用补偿电路。

具体实施方式

以下结合说明书附图和具体实施方式对本发明做进一步说明。

以下分两部分给出本申请的具体实施方案。第一部分以补偿PN结电容的电压系数为例，阐述本发明的基本原理，是本申请的第一实施例；第二实施例，在第一实施例的基础上，给出更一般的、普遍适用的电容电压系数补偿方案。

实施例1：PN结电容电压系数的补偿方法

在高速信号通路中，电容或寄生电容的系数对于大摆幅信号的线性度有较大影响，会产生非线性电流，进而引起谐波并降低信号的动态范围。半导体工艺中的MOM、MIM等电容器件一般电压系数较小，但各种器件的寄生电容的电压系数常常很大，对电路性能有较大影响。很多寄生电容是PN结(二极管)电容，如MOS器件的体(body)和源、漏之间的寄生电容(Cbs，Cbd)，三极管器件的发射结、集电结(Cbe，Cbc)，集成电路工艺的衬底(substrate)和阱之间、衬底和外延层之间等都是PN结电容。在集成电路中，绝大多数PN结处于反偏状态，因此，补偿PN结反偏时寄生电容的电压系数具有非常大的实际意义。

PN结反偏时寄生电容的C-V(电容-电压)特性曲线如图1所示。

PN结寄生电容和反偏电压的关系可表示为：

其中C_j0为反偏电压为V₀时的容值，k_n为电容的n阶电压系数。

从图1的曲线形状可知，PN结电容的一、二阶系数贡献了大部分电压系数。忽略二阶以上的贡献，可得到关系式(2)：

C_j(V)＝C_j0[1+k₁(V-V₀)+k₂(V-V₀)²] (2)

其中k₁，k₂为电容的一阶、二阶电压系数。对于反偏PN结来说，图1可近似看作抛物线，可知k₁＜0，k₂＞0，V₀是在V的变化范围内选取的一个参考偏压，V是并联电容电压可变一端的偏压。

因此，可以寻找一阶电压系数为正、二阶电压系数为负的电容器件或等效电路来补偿PN结电容的电压系数。

在CMOS工艺中，利用PMOS或NMOS变容管可以产生正电压系数。MOS变容管有多种器件结构，并且可工作在MOS管的多种区域，如积累区(accumulation)，耗尽区(depletion)、反型区(inversion)等。一种NMOS变容管的C-V特性曲线图2所示，PMOS变容管将x轴的电压由VGS变为VSG也可以得到相似的曲线。

此变容管曲线大致分两段：在变容管两端偏压接近0V的一段(图2中的I段)容值随电压增大而线性增大，且斜率陡峭；在偏压较大的一端(图2中的II段)，容值随电压增大的斜率趋缓，有一定的非线性。本实施例中I段II段曲线的分界点约为0.45V，I段所适用的电压范围较窄。相比于I段曲线，II段曲线覆盖的电压范围很宽，有效范围可到工艺器件所限制的MOS管V_GS耐压的最大值，适合大摆幅信号的非线性补偿。与式(2)相似，将变容管取前两阶电压系数可表示为：

C_v(V)＝C_v0[1+k′₁(V-V₀)+k′₂(V-V₀)²] (3)

从图2的II段特性曲线可知，k′₁＞0，k′₂＜0，正好和PN结电容的电压系数k₁，k₂极性相反，可相互补偿。V₀是在V的变化范围内选取的一个参考偏压，V是并联电容电压可变一端的偏压(即图3、图4中的Vi)。因此，本发明实施例中分别采用图3和图4所示的结构进行电容电压系数的补偿。

如图3和图4所示，将NMOS变容管或PMOS变容管和PN结(二极管)并联，并选取合适的C_v0值，使得两路电容的一阶系数相互抵消，即C_v0k′₁+C_j0k₁＝0，在所补偿电压范围内的k′₁和k₁预先确定；则一阶电压系数补偿后的总电容为(2)，(3)相加：

C_sum(V)＝C_j0+C_v0+(C_j0k₂+C_v0k′₂)(V-V₀)² (4)

在所补偿电压范围内的k₂和k′₂预先确定。由于k₂与k′₂极性相反，从电压可变的一端的偏压Vi看进去的补偿后的总电容C_sum不仅完全抵消了一阶电压系数，还补偿了一部分二阶电压系数。这样从Vi看进去的交流电流随Vi变化的非线性部分大大降低，从而使得信号的线性度在应用此结构的电路中得到提高。

图5显示了应用上述电路进行电压系数补偿的仿真结果。可以看到，变容管C_v有效抵消了PN结电容C_j的电压系数，补偿后的电容C_sum在II段区域较宽的电压范围内获得了较为恒定的电容，使得大摆幅交流信的线性度在经过节点Vi时获得提升。

实施例2：基于实施例1的思想，本实施例提供了任意电容电压系数的补偿方法，将实施例1的方法延伸为对任意电容的电压系数补偿方法。

为更灵活地对抵消电容的电压系数，可以将图3中的PN结电容变成一端偏置在任意直流电压V_b0上的任意电容；为方便说明，选取并联电路电压可变一端的偏压V＝V₀作为参考电压。同时将单个变容管替换成由N个变容管组成的阵列，且各变容管的一端连接到任意直流偏置电压V_b1，V_b2，V_b3，...，V_bN上，共N个变容管，如图6所示。V_b1，V_b2，V_b3，...，V_bN以及V_b0的值可以相同也可以不同。

图6示出的方法可以使用相同或不同的变容管器件类型，把每一个变容管设置成相同或不同的容值，通过偏压调节到C-V曲线上相同或不同的区域，进行组合使用，使得补偿后的总电容不限于式(4)，而是能够在关心的电压范围内进行高阶电压系数补偿，使得补偿后电容C_sum残留的电压系数最小化。运用此方法，可以非常灵活地补偿具有任意电压系数组合的电容。

因为各直流电压偏置可看作交流地，被补偿电容C_ori和补偿电容C_v1，C_v2，C_v3，...，C_vn依然是并联关系。由此可得随着电容偏压V(图6中的Vi)的变化，补偿后总电容为：

上式中C_sum(V)为补偿后总电容，V是并联电容电压可变一端的偏压(即图6中的Vi)，V₀是在V的变化范围内选取的一个参考偏压；C_ori0是在V＝V₀时被补偿电容的容值，V_b0是被补偿电容电压不变一端的偏压；C_vm0是选取的各补偿电容(补偿电容即变容管)的容值，k_orin是在V＝V₀时被补偿电容的n阶电压系数，k_mn是在V＝V₀时第m个补偿电容的n阶电压系数，n＝1，2，3，...，∞；k_orin和k_mn分别是V_b0和V_bm的函数，由V_b0和V_bm决定，V_bm是获得的各补偿电容电压不变一端的偏压，m∈{1，2，…，N}；

若完全抵消被补偿电容的电压系数，则要求以下公式成立，获得对应的V_b1，V_b2，V_b3，...，V_bN的值；

从式(5)可知，第一个括号内的电容为补偿后的常数电容项，中括号内的电容为用于各阶电压系数相互补偿的电容项。

选择合适的补偿电容个数N，调整每个电容的器件类型、偏压以及容值大小，使变容管阵列的各阶电压系数与变容管容值的乘积的和等于被补偿电容的各阶电压系数与其容值的乘积，并且方向相反，即式(5)中括号内的部分为0，可以完全抵消被补偿电容的电压系数，此时补偿后的电容为恒值电容与电容的电压可变的一端的偏压Vi无关。

在实际操作中，当不方便找到抵消所有各阶电压系数的补偿电容阵列时，可以用相对简单的补偿电容组合只抵消一、二阶或一到三阶的电压系数。由于一般情况下，被补偿电容的一到三阶电压系数贡献了电容随偏压变化量的绝大部分，此时补偿的效果和电压系数完全抵消非常接近。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (6)

1.电容电压系数的补偿方法，其特征在于，包括：

将变容管和PN结电容并联，根据PN结电容的一阶电压系数与其电容容值的乘积和变容管电容的一阶电压系数与其容值的乘积相互抵消的要求，基于预先获得的PN结电容的容值确定并联补偿电路中的变容管的容值或者基于预先获得的变容管电容的容值确定PN结电容的容值，其中在所补偿电压范围内的PN结电容的一阶电压系数和变容管的一阶电压系数预先确定；

PN结电容的一阶电压系数与其电容容值的乘积和变容管电容的一阶电压系数与其容值的乘积相互抵消，则并联后电路的总电容的电压系数为0；PN结电容或者变容管的容值由以下公式求解获得：

C_v0k′₁+C_j0k₁＝0

其中，C_v0是电容两端偏压为V0时的变容管的容值，k'₁是变容管的一阶电压系数，C_j0是PN结反偏电压为V0时结电容的容值，k₁是PN结电容的一阶电压系数，V₀是在V的变化范围内选取的一个参考偏压，V是并联电容电压可变一端的偏压；

一阶电压系数被补偿后的并联电路总电容表示为：

C_sum(V)＝C_j0+C_v0+(C_j0k₂+C_v0k'₂)(V-V₀)²

其中，C_sum(V)为PN结电容补偿后的总电容，k₂是PN结电容的二阶电压系数，k'₂是变容管电容的二阶电压系数，在所补偿电压范围内的k₂和k'₂预先确定。

2.根据权利要求1所述的电容电压系数的补偿方法，其特征在于，所述PN结包括MOS器件的体和源之间的PN结、MOS器件的体和漏之间的PN结、三极管器件的发射结、三极管器件的集电结、集成电路的衬底与阱之间的PN结、或外延层与阱之间的PN结、衬底和外延层之间的PN结。

3.根据权利要求1所述的电容电压系数的补偿方法，其特征在于，所述变容管为NMOS变容管或PMOS变容管。

4.电容电压系数的补偿方法，其特征在于，利用N个变容管组成变容管阵列对电容进行电压系数补偿，其中将各变容管的一端连接且并联在任意被补偿电容的一端，所述被补偿电容的一端连接在输入电压，被补偿电容另一端偏置在任意不变的直流电压上；各变容管的另一端分别连接到任意直流偏置电压V_b1,V_b2,V_b3,…,V_bN；

利用N个变容管组成变容管阵列对电容进行电压系数补偿后的总电容表示为：

上式中C_sum(V)为补偿后总电容，V是并联电容电压可变一端的偏压，V₀是在V的变化范围内选取的一个参考偏压；C_ori0是在V＝V₀时被补偿电容的容值，V_b0是被补偿电容电压不变一端的偏压；C_vm0是选取的各补偿电容的容值，k_orin是在V＝V₀时被补偿电容的n阶电压系数,k_mn是在V＝V₀时第m个补偿电容的n阶电压系数，n＝1,2,3,…,∞；k_orin和k_mn分别是V_b0和V_bm的函数，由V_b0和V_bm决定，V_bm是获得的各补偿电容电压不变一端的偏压，m∈{1,2,…,N}；

若完全抵消被补偿电容的电压系数，则要求以下公式成立，获得对应的V_b1,V_b2,V_b3,…,V_bN的值；

5.据权利要求4所述的电容电压系数的补偿方法，其特征在于，直流偏置电压V_b1,V_b2,V_b3,…,V_bN各电压值相同或者不同。

6.根据权利要求4所述的电容电压系数的补偿方法，其特征在于，变容管阵列中各变容管设置成相同或不同的容值。