CN1352823A - 模/数转换器中的静态误差的校正 - Google Patents
模/数转换器中的静态误差的校正 Download PDFInfo
- Publication number
- CN1352823A CN1352823A CN00808129A CN00808129A CN1352823A CN 1352823 A CN1352823 A CN 1352823A CN 00808129 A CN00808129 A CN 00808129A CN 00808129 A CN00808129 A CN 00808129A CN 1352823 A CN1352823 A CN 1352823A
- Authority
- CN
- China
- Prior art keywords
- value
- reference value
- counting
- occurrence rate
- meticulous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Abstract
一种模-数转换器(ADC)具有基于静态误差校正的直方图。在转换器的控制和计算单元(23)中,将未校正数字输出码的计数存储在一个存储器(51)中。在计算单元中根据存储的计数确定一种模型分布,例如是估算出预期的高斯分布。将这一模型分布与测得的计数相比较,计算出计数的相对误差,该相对误差代表粗略参考电平中的误差。用这种误差计算出存储在一个校正表(47)中的校正项L(A)。输出计算单元(43’)用这种校正项计算出更精确的输出码。对于具有若干单元的并行ADC装置,单元内的直方图可以用来校正增益和偏移误差。另外,直方图还可以用于内置的自身测试。在并行ADC中,一个参考电平发生器只有一部分对各单元是公用的,用来提供没有交扰的精确粗略电平。
Description
技术领域
本发明涉及到采用连续近似程序来校正模-数转换器中的静态误差,并且涉及到模数转换器,特别涉及到具有内置纠错的模数转换器。
现有技术的背景和状态
在无线通信设备中,通常必须将输入信号转换成数字形式。另外,准备由设备发送的数字信号往往又要转换成模拟形式。图1表示在这样的通信中采用的一种典型简化电路的示意图。一个模-数转换器(ADC)1被连接到输入线5上,并且将数字数据提供给一个信号处理器9,后者又将信息送给图中没有表示的用户电路。在实际的实施例中,ADC所具有的传递函数都包括误差。这种误差会导致信噪比(SNR)和无寄生动态范围(SFDR)的性能恶化。在典型的应用中,输入线5被连接到从一个天线10接收信号的某种射频接收设备8上。
存在于ADC转换操作中的这一类误差被称为静态误差,并且被定义为与ADC的实际输入信号无关的那些误差。这些误差在时间上大致是稳定的,或者是变化很慢,因此在下文中假设其在时间上是不变或恒定的。典型的例子包括匹配特性。
本文所述的ADC采用一种连续近似程序,并且称其为SA-ADC。另外还采用了二进制搜索和子区域化,并且在子区域化步骤中采用了冗余码,参见Jan-Erik Eklund,“A/D conversion for sensorsystems”,和Thesis,Linkopings Universitet,1998,Jiren Yuan,Christer Svensson,“A 10-bit 5-MS/s Successive ApproximationADC Cell Used in a 70-MS/s ADC Array in 1.2μm CMOS”,IEEE Journalof Solid State Circuits,Vol.29,No.8,pp.866-872,Aug.1994以及“SPT7860,10-BIT,40MSPS,175mW A/D CONVERTER”,Data sheet,7/24/96,Signal Processing Technology,Inc.,4755 Forge Road,Colorado Springs,Colorado 80907,USA。
发明概述
本发明的一个目的是采用无需特别修整的信号为ADC特别是并行ADC提供一种有效的数字纠错。
本发明的另一个目的是提供一种用于校正ADC中的静态失配的方法和装置。
本发明在数字域中提供了一种用于校正模拟域中的静态,特别是匹配误差的方法。该方法可以执行以下的步骤:
1. 测量ADC输出的未校正数字值的实际直方图。
2. 根据测量直方图估计预期直方图。
3. 根据预期直方图计算测量直方图的偏差。
4. 根据计算的偏差计算出一个校正表。
5. 用来自校正表的值校正输出数据,对未校正数据进行校正,也就是将该值加入未校正数字值。
还可以校正并行ADC中ADC单元的增益和偏移误差。提供了一种具有参考电平发生器的ADC,它产生的粗略参考电平具有良好的稳定性,但是仍然不需要过多的部件来提供精细参考电平。
附图简介
以下要参照附图用非限制性实施例来解释本发明,在附图中:
图1是无线电信号接收装置的一个示意图;
图2是ADC的电路图;
图3a,3b是子区域化的示意图;
图4a,4b是冗余子区域化的示意图;
图5a,5b是冗余子区域化的示意图,分别用于粗略参考电平之间过大和过小的步幅;
图6的曲线表示用于一种输入正弦信号的输出码的分布;
图7a,7b是冗余子区域化的示意图,分别用于两个粗略参考电平与分别比两个粗略参考电平中较高的一个稍低和稍高的输入信号之间过大的步幅;
图8是用于具有静态误差的一种ADC的输出码的一个模拟直方图;
图9是用于具有不同静态误差的一种ADC的输出码的一个模拟直方图;
图10的示意图表示一个13-位ADC的子区域化级;
图11的示意图表示用图10的子区域化级进行输出编码的计算;
图12的示意图表示为粗略参考电平的误差计算出的误差;
图13a,13b分别用曲线表示了为粗略参考电平的静态误差和动态转换误差计算出的误差;
图14用曲线表示了粗略参考电平具有静态匹配误差的一种ADC的模拟直方图;
图15用曲线表示了根据图14的直方图估算出的预期的高斯分布;
图16用曲线表示了用于具有匹配误差的一个ADC的模拟和预期的直方图;
图17用曲线表示了具有误差的粗略参考电平的预期直方图;
图18用曲线表示了类似于图14的粗略参考电平具有静态匹配误差的一种ADC的模拟直方图;
图19用曲线表示了对图18的直方图进行低通滤波后获得的一个直方图;
图20是按照现有技术的ADC中的控制和计算单位的一个方框图;
图21是在具有静态纠错的ADC中的控制和计算单位的一个方框图;
图22是由图21的控制和计算单位中的计算单位所执行的步骤流程图;
图23是一种并行ADC器件的方框图;
图24的示意图表示在一个并行ADC器件中各单元的转换时间;
图25的方框图表示各单元具有增益和偏移误差的一种并行ADC的一部分;
图26是由用于执行增益和偏移校正的并行ADC的各单元内的控制和计算单位中的计算单位所执行的附加步骤流程图;
图27是在用于执行增益和偏移校正的并行ADC的各单元内的控制和计算单位中的计算单位的方框图;
图28是用于并行ADC的一种公用参考电平发生器的电路图;
图29是用于并行ADC的一种仅仅部分公用的参考电平发生器的电路图;
图30是单独用于并行ADC中各单元的参考电平发生器的电路图,以及
图31的电路图表示具有单个计算单位的一种并行ADC,用于计算一种估算或滤波的模型分布。
最佳实施例的说明
采用连续近似的模-数转换器(SA-ADC)可以使用一种二进制搜索方法。然后将一个输入信号的采样值Vs和一个序列的已知参考值相比较。从具有多个输出信号或参考电平的一个参考源中选择参考值。在比较中对数字码x采用的输出参考信号是VR(x),它是一个幅度为(x·Vunit)[V]的电压,其中的Vunit是单位电压。在搜索输出码时采用的参考信号序列是由二进制搜索算法来确定的。首先将采样值Vs与搜索范围中间的参考值VR(middle)相比较。这一比较的结果就是搜索到的数字输出字的最高有效位(MSB),它就是与采样值Vs偏离了最小可能量的一个参考信号VR(x)相对应的数字码x。根据第一比较的结果选择一个新的参考值。如果Vs<VR(middle),结果就是MSB=0,而准备与Vs比较的下一个参考值就低于VR(middle)。如果Vs≥VR(middle),结果就是MSB=1,而准备与Vs比较的下一个参考值就高于VR(middle)。然后对搜索到的输出字中的剩下的位重复同样的比较。
对于n-位的分辨率,所需的参考电平或数值的数量大致是2n,它可能是一个很大的数。这时就可以采用一种子区域化技术,参见M.P.V.Kolluri,“A 12-bit 500ns Subranging ADC”,IEEE Journalof Solid State Circuits,Vol.24,No.6,Dec.1989.用参考电平VRC(y)和VRF(z)的粗略部分VRC和精细部分VRF序列中所包括的参考电平来划分需要转换的信号Vs的总范围,将一个粗略参考电平和一个精细参考电平相加而提供一个“合成”参考电平,然后将其与采样信号Vs相比较,y和z都是参考电平的序号。对于“均等的”划分,粗略和细微部分各自有2n/2个参考值,因此,ADC就有2n/2+1个参考值。其算法就是:找出最小的整数y,z|Vs-(VRC(y)+VRF(z)| (1)
或者是有可能:找出有差别的y,zVs-(VRC(y)+VRF(z)) (1’)
取可能的最小正值
y和z各自被选择为对应着包括n/2位的二进制字的整数,并且都处在[0,2n/2-1]的范围内。而对应的数字码就是x=y·2n/2+z,这样就有2n个可能的结果。为了完成这一任务,必须准确地选择参考值VRC和VRF。为了分析实际的效果可以采用一种硬件定向表示法:找出最小的整数y,z|VS·CC-y·VCunit·CC-z·VFunit·CF| (2)
可以用图2所示的电路来实现。由参考发生器11,13分别通过开关15,17向电容CC和CF提供输出参考电压y·VCunit和z·VFunit。采样值Vs通过从连接到参考发生器11的电极上连接到电容CC的一个开关19。没有连接到各个参考发生器1l,13上的电容CC,CF的电极在一个节点N上彼此连接后通过一个开关Ss接地,并且连接到比较器2l的一个输入,对比较器的另一个输入提供某一小的参考电压。比较器2l的输出被连接到一个控制电路23,它控制参考发生器11,13和开关15,17,19,Ss,并且提供搜索到的数字输出字x。
在图2的电路中按以下方式执行公式(2):用电容CC,CF对模拟值Vs采样,在节点N上得到电荷(Vs·CC+O·CF)。通过对电容CC,CF施加参考电压而减少电荷。如果某一参考电压所产生的电荷近似等于节点N上的采样电荷,就找到了正确的参考电平。有效参考电荷是(y·VCunit·CC)和(z·VFunit·CF)。在图3a,3b中表示了子区域化方法的例子。
另外,在SA-ADC中可以有益地采用冗余输出码,参见所引用的M.P.V.Kolluri的论文。所谓冗余码的意思是输入采样信号值Vs的至少某些电平有可能存在若干输出码。引入冗余的初衷是为了在转换MSB的过程中处理动态误差。然而如下文所述,冗余码也可以用来校正静态误差。冗余是通过让精细参考具有比所需更高的电压电平而获得的,这样就能比一个粗略电压单位覆盖更大的范围,参见图4a,4b。分辨率也就是最精细参考源的两个电平之间的最小距离和没有采用冗余的ADC中是一样的,但是输出字被缩短了,也就是位数比较少。在图3b,4a和4b中表示了对Vs的同一个输入电平进行转换的结果。其结果应该是相同的(=8)。在图4a和4b中表示了获得这一结果的两种途径。
在计算两个MSB时允许有错误,仍然可以为采样值Vs找到正确值。在图4a中读出的MSB应该是y=10BIN,但找到的却是y=01BIN。对于y,数码01BIN和10BIN之间的精细参考值的序列被延长到了01BIN和11BIN之间的范围,这样就能找到正确的电平。在图4b中可以找到正确的MSB,并且能够直接采用y-值01BIN和11BIN之间的精细参考电平。
如上所述将MSB作为y,而LSB作为z。然后用它们组合成一个数字输出码x:x=4·y+(z-2)=100BIN·y+(z-10BIN) (3)
数值4代表精细标度上与粗略标度上的一个电平相等的4个电平。数值2是因为精细标度上的两个码有负重叠。
参考电平的产生依赖于匹配无源成分。首先,电容CC和CF必须匹配,这一般都不成问题,因为在集成电路中制作高精度电容是很容易的。然而,要足够好地匹配电压电平VRC(y)=y·VCunit和VRF(z)=z·VFunit是不容易的。产生大量电压电平的一种简单和惯用的途径是通过包括许多电阻的电阻阶梯来分压,所有电阻值都应该相同,但是实际的电阻与上述相同的电阻值总会有小的偏差。因此,用于码y的各个粗略电压单位VCunit(y)=VRC(y+1)-VRC(y)就也会有小的误差,并且原来应该等于y·VCunit的电平VRC(y)是
其中的VΔ(y)是码y的等于电平中的误差。在图5a中,电平10高于预期值,而在图5b中则低。用实际电平VRC(y)转换一个输入信号,但是ADC的数字输出x代表预期电平。
用于码y的一个参考电平的大小或间距也就是数量VCunit(y)=VCunit+VΔ(y)=VRC(y+1)-VRC(y)会影响到在转换一个或多或少具有随机形状的输入信号时出现在电平中的码的数量,从而提供大量的转换值。这样就能用统计方法测量其大小或间距。可以根据测量计算出一个粗略参考电平大小偏差的一种测量方法被称为DifferentialNon-Linearity(DNL)。在测量时施加一个测试信号作为ADC的输入信号,并且测量输出码的直方图。对于具有对应着转换范围的摆动的一种标准正弦波的输入信号,其直方图就象一个浴缸,参见图6。对于理想的ADC,这一直方图是一条平滑曲线。然而,由于上述电阻值的偏差等造成的静态匹配误差,任何ADC的输出码的直方图都会与理想曲线有偏差。用DNL值为每一个码i来量化这种偏差或误差,量化结果如下:DNL(i)=(#Measured(i)-#Theoretical(i))/#Theoretical(i) (5)
对于图5a所示的参考电平,假设对所有位的转换都是准确完成的,就不会获得象图4a所示的情况。粗略参考电平中的电平10存在匹配误差。根据Vs,精细参考电平VRF(z)被映射到01和10之间,参见图7a,或者是映射在10和11之间,参见图7b。理想的情况是,输出码的精细参考部分应该包含码z=010BIN,011BIN,100BIN或101BIN。然而,在图7a中,精细部分只有几个输出值的码z=110BIN。码110BIN的密度就是粗略电平y=10BIN中测得的误差。用类似的方式,精细码z=101BIN的码密度在图7b中太小了,说明对应着码y=10BIN和y=11BIN的粗略电平之间的距离过短。
模-数转换可以提供一种数字码。用数字码代表由于匹配误差而不确定的真实参考电平。可以用测得的DNL信息找出输出码的译码,并且将输出码映射到更方便的线性标度上。研究图7a和7b可以发现,码y=10BIN很可能是10.001BIN。这种信息可以用来调节所有的码与其实际电平的匹配。
在测量具有两个子区域级的ADC时,可以给出具有48个唯一电平的6位输出。3个MSB和3个LSB各自给出8个电平。8个精细电平中的6个等于一个粗略电平。可以将其与4个精细电平等于一个粗略电平的图4a,4b相比较。从下式中得到数字输出码x:
x=6·y+z (6)
粗略参考值的范围是[000BIN,111BIN],而精细参考值在范围[001BIN,110BIN]内具有唯一的电平。码y=010BIN和z=111BIN给出的同一输出码是y=011BIN和z=001BIN,也就是19。
然后将精细参考电压的间距从1.8V改成1.6V,以便更清楚地观察到失配。典型的失配结果如图7a中所示。因为精细参考值的序列有所压缩,码z=111BIN在此时代表唯一的模拟值。然而,由公式(6)给出的数字解码器不能达到这一要求。结果就是某些码的密度过高,就象图8的直方图中的码19,25,31和37那样。
如果将精细参考电平的序列改成按照下式映射成粗略参考电平的序列
x=7·y+z (7)
也就是精细标度上的7个电平对应1个粗略电平,所得的直方图如图9所示。有几个码变得过于稀疏,例如是码21,28,35和42。
从图8和9可见,DNL测量能显示出有失配。尽管在这种情况下的失配是由外部强加的,仍然可以用DNL测量找到内部失配。在测得的情况下,所有粗略电平相对于精细参考电平都具有相同的误差。在真实情况下,粗略参考电平序列中的所有电平与精细参考电平都具有各自的关系。为了校正可以对每一个粗略参考电平采用一个列出校正值的表。
在下文所要讨论的一个更加复杂但是更加实际的实施例中,ADC具有分别有4,4和5位的三个子区域级。这些码是冗余的,并且按照图8所示来分段。设想的码块A,B和C对应着分别用来分离由四,四和五位构成的二进制字的子区域级。这些块必须经过加权组合成单个数字字。设计的加权函数是:
D=(A·12+B)·12·2+C (8)
其中来自各级的实际码也被称为A,B和C,而准备从ADC送出的码是D。A和B处在[0,15]的范围,而C的范围是[0,31]。输出码D的范围是[0,4619],也就是稍稍大于12位。码A,B和C有若干种组合能够提供同样的结果D,还有一些不应该出现的组合。C的24个中间码对应着B的单位码间隔,而B的12个中间码对应着A的单位码间隔。
实际输出字D应有的偏移如下
D=(A·12+(B-Boffs))·12·2+(C-Coffs) (8’)
在此处用Coffs和Boffs表示子区域级各自的偏移,它们的理想值分别等于4和2。这样的总偏移就等于52。然而,在以下的说明中不考虑这一总偏移,因为它仅仅是减去了一个常数。
在这种情况下的无冗余输出码是
D=(A·16+B)·16·2+C (9)
因为12小于16,最高有效位在冗余输出码中具有较小的权重。
A,B和C各值是由某种物理元件产生的,如上所述会具有匹配误差。以后将物理电平命名为要素VA(x),其中的x就是码。没有变量的VA一般代表关于A的一组物理电平。这样,VA(3)就是对应着数字输出码A=3(MSBs=011RIN)的物理电平。
利用一种设计极为精密的物理元件可以获得误差约为0.1%的匹配。然而如下文所述,这一误差对于由10位以上构成的总输出字还是太大了。然而,元件值的误差及其匹配是静态的,可以通过本例所述的针对子区域级的统计学测量来解决:
首先按照公式(8)用作为ADC输出信号一部分的9个LSB(B和C级)形成一个字P:
P=B·24+C (10)
而输出字就是(不考虑数字偏移)
D=A·288+P (11)
P的范围是[0,391](15·24+31=391)。P的中间288(=12·24)个码对应着位于VA的各步幅之内的那些参考电平,即在VA(x)和VA(x+1)之间,这些码对A的各个值是唯一的,参见图11。这样,A中的每一步幅就和码P中的288个步幅具有相同的权重。
由于冗余,A,B和C的若干组合会给出相同的输出码D例如是:
{A,B,C}={1,13,28}=>{A,P}={1,340}=>D=628
{A,B,C}={2,2,4}=>{A,P}={2,52}=>D=628
VP的典型精度必须比1LSB好。因此,对VP的匹配要求就是Matching_Error<1/288<0.35%,这可以通过上文所述的精密设计来实现。这样就不能考虑VC(x)和VB(x)中的误差。对VA的精度好于1LSB的情况,对VP的匹配要求就是Matching_Error<1/4608<0.022%,,这是不容易实现的。显而易见,对VA的要求必须比对VP的要求高,因为VA覆盖的信号范围比VP大。
在校正静态误差时,可以用P或VP构成的范围测量VA中每一步幅的大小,也就是步幅或间隔ΔA(x)=VA(x+1)-VA(x)。在实际使用ADC时执行校正,然后将某一模拟信号送到ADC进行转换,给出多个输出数字值。对于用公式(11)计算的需要由ADC提供的每一个输出值D都有一个用于A的值和一个用于P的值。将用于A的每一个值的码P归入一组。用于A=3的P值用PA=3表示,依此类推。这样就能获得16个不同的直方图,每个直方图用于各组PA=x之一,x=0,1,...,15。如果步幅高度ΔA(x)对所有x都是相同的,为了适当选择输入模拟信号,直方图就能表示出使用了288个不同的PA码,因为理想的ΔA(x)=288·ΔP,其中的ΔP是P中的单位步幅。如果步幅大小ΔA(x)对一个码x是错的,就使用不同数量的PA码。用测量的结果产生一个查询表,在表中列出用于A码的真实值。对于查询表L(A),ADC的输出构成是
Dcorrected=L(A)+B·24+C=L(A)+P (12)
其中的A在查询表L中被用做一个记录的地址。
假设对应着ΔA=2的步幅太宽了,并且在总范围内具有0.28%的误差。这相当于一个0.28%·16·288 LSB=13LSB的误差。在这种情况下,只要不存在动态误差,就可以采用PA=2中的(288+13)个码。对应着物理步幅ΔA=2的校正数字范围就是ΔL(2)=L(3)-L(2)=304。这样形成的校正表就是:
L(0)=0
L(1)=ΔL(0)
L(2)=ΔL(0)+ΔL(1)
L(3)=ΔL(0)+ΔL(1)+304
由于输入信号的形状与提取采样的形状不同,从采样值获得的码普遍存在不均匀分布,参见图6的浴缸状曲线。有些输入信号电平Vs可能更常见,也就使某些输出码更常见。要解决这一问题就要测量来自ADC的输出值的直方图hm,并且将其与输入信号的直方图也就是真实的直方图相比较。其偏差就是测得的误差,如上所述将其称为(DNL)Differential Non-Linearity。然而,真实直方图是未知的。也就是说,必须用预期输入信号的存在信息作为依据来估算预期的直方图he,
he=f(hm,θ) (13)其中的hm是测得的直方图,而θ是用某种形式描述预期直方图特征的一个量值。在量值θ中例如可以包括按以下定义的参数
,N。这样就能大致计算出各个未校正输出数字值的相对误差
e=(hm-he)/he (14)
对于正确的密度,e=0。对于过多的码,e>0。对于过少的码,e<0。这样就能如下所述用误差e产生一个校正表。
在图12中表示了在步幅A上的相对误差e。图中表示了A=6和P=340左右的输出码的误差,与图11相比对应着D=2068,A=7和P=52,并且表示出相对误差大约等于零,唯独对于大约20个码也就是高达2088时在这一步幅以上的一个区域中等于一。这意味着参考电平VA(7)过高,而准确电平处在第一个步幅的电平上,对应着20个精细电平,也就是在VC以上的电平,而输出数据必须要相应地校正。
在类似于图12但是缩小了标度的图13a,13b中,第一个图表示的情况与图12相同,其电平的位置过高。在图13b中表示了用于动态转换的情况。在这种情况下,在粗略变量A的一个轴的两侧有偏离零的误差。轴的一侧的误差等于+1,而相反一侧的误差等于-1。然而,总误差是相互平衡的,因此,如果在变量轴的整个范围R内对这一误差积分或求和,就能获得等于零的结果,这是一种典型的动态误差。在实际情况下可能是图13a,13b所示情况的组合。通过在轴的一定范围内求和总是能消除这种动态误差。如果误差的和为正,就说明对应的参考电平过高,如果和是负的,就是参考电平过低。和的绝对值给出了在对应数目的LSB中的参考电平的误差。
以下要说明如何估算一个预期的直方图或者是一般确定一个预期的直方图。在某些应用中,输出码的具体分布是可以预料的。例如对于DMT-系统(Discrete Multi Tone),高斯分布是预料之中的。如果将预期码密度的形状假设为高斯分布,就能从未校正数据的序列估算出这种分布的参数(
,N),D(i):
对于X=[0,4711],可以从下式中找出估算的预期分布 对于x=[0,4711]。
图14表示用于适当选择的输入模拟信号的一个模拟的直方图。假设的电平误差如图12所示,并且由对应着电平轴的高计数可以观察到这一误差。在图15中绘制了由模拟的直方图估算出的高斯分布。
可以按类似于上述的方式用公知的统计学方法估算出输出码分布的其它预期形状例如是矩形。对于某些应用,分布的预期形状可能是未知的,通用ADC就是这种情况。在这种情况下可以如下文所述通过对测得的直方图低通滤波而确定其预期的直方图。在滤波过程中能够消除或者至少是削减通常具有高频特性的那些失配误差。
可以把一个完整的直方图换成图16所示的局部直方图,它是对可供使用的A各个值而确定的,因而可以计算出PA。在图16中假设输入模拟信号在转换范围的中心会产生平均值为
的采样,并且可以按适当的标准偏差
在转换范围分边界处产生接近零的频率。平滑曲线表示能够为理想输入信号给出完美高斯分布的采样值并且是用于一种理想ADC的理想直方图。具有噪声或波纹的曲线表示用于典型输入信号的模拟直方图,并且是用于A-转换电路中的某些步幅误差的。在图16中可以看出用于中间八个A-值的主要直方图,因为A-值[0,1]和[10,11]在这一范围的上、下边界处的直方图很小。如上文参照图11所述,预期不会使用用于P的码[0,51]和[340,391]。如果在实际转换过程中仍然要用它们来测量,就会清晰地显出步幅误差,或者有可能是由冗余特征来校正的动态转换误差,可以参见转换块A=3。
例如是校正范围ΔA=3,只要实际直方图和预期直方图是确定的。从预期直方图中找到一个间隔的边界范围内出现的采样的预期值He(A=3),在上边界处的范围例如是包括64个连续电平:
He(A=3)=∑he([(52+4·288-32),(52+4·288+32-1)])
在(对应着范围R以上)这一幅度规定的范围内的和全都取整数值。测得的直方图值就是相同或对应范围内的计数值之和:
Hm(A=3)=∑hm([PA=3=[391-52-32,391-52+32]&PA=4=[0,32-1+52]])这一准确的项就是
corr(A=3)=(Hm(A=3)-He(A=3))/He(A=3)
这样就是仅仅对A=3的预期高度以上的32个码和以下的32个码计数,也就是在电平VA(4)上。这样,在粗略参考电平VA(x),x=0,1,...,15中的最大允许误差就是对应着+/-32LSB的电压。
因此,假设在例如+/-32LSB范围之内允许A有误差。将预期的重叠码的计数加到一起。存储器就可以仅仅包含A中每一个步幅周围的2·32+2·32个值的计数,并且根据这些计数来确定一个估算的高斯分布。位于P的低边界和高边界处的这些存储器地址的编号是0-63。如果A的步幅过大,存储位置32-63中出现的计数就会比图12有所增加。如果A的步幅过小,存储位置0-31中出现的计数就会减少。在确定高斯分布时,可以假设在各间隔的上边界处的这些值之间的直方图是直线,例如图15中各间隔端部的直线,但是也可以用标准的统计学方法直接估算高斯分布。
用另一种方式也可以找到预期的直方图he:
假设在按位测量的A中的误差err(A)是有限的,则
|err(A)-288|/288<0.25 (18)
因此,在范围P=[123,267]内的码的数量始终是正确的。可以用这些间隔内的计数来估算预期直方图,例如是一种估算的高斯分布。或者是可以这样来计算A-值在这一范围内可能的总计数:
He(A)=Δhm(PA[123,267]) (19)
这样能在一条曲线上给出16个点。通过内插可以找到中间值。这些中间值可直接用于与A中的步幅上适当数量的计数值相比较。或者用整个曲线或16个点来估算一种合适的分布例如是高斯分布。
对于图18所示类似于图14的模拟的计数分布来说,可以用未校正的输出码作为对应着时间的变量来执行滤波处理,并且其计数对应着信号滤波时的瞬时信号值。用一个低通滤波器消除“高频”振荡或波纹,所得的滤波信号如图19所示。在这一计算机程序Matlab中使用的程序代码如下:
c1=-0.96875;
c2=0.03125;
hny=filtfilt(c2,[1 c1],h_meas);
h_filt=filtfilt(c2,[1 c1],hny);
滤波的直方图可以象上述的预期直方图一样用来为各个未校正的数字值计算相对误差,然后找到准确的项。
如上所述,在ADC中如图2所示的用于二进制搜索和输出字计算的逻辑控制电路23可以不用任何校正,如图21所示,它包含一个用于二进制搜索控制的单元41。该单元向参考发生器发出产生参考值VC,VB,VA的信号,响应一个时钟信号而起动。按照从比较器21接收的信号来改变发出的信号。在来自比较器的信号指示出已经达到了参考电平的组合与采样输入值的最佳匹配之后,将找到的A,B,C的二进制值输出到比较单元43,同时向计算单元提供一个指示这一新值有效的信号。计算单元会接收这一信号,按照公式(8)计算输出字D,并且将其作为转换器的输出信号来提交。
图21表示用于二进制搜索并采用校正来计算输出字的逻辑控制电路23的框图。该控制电路包含参照图13所述用于二进制搜索控制工作的一个单元41。为A,B,C找到的二进制值被输出到估算单元45。为B,C找到的二进制值还直接输出到计算单元43’,但是找到的二进制A被提供给单元或存储器47保存一个校正表L(A)。如果接收到新的二进制值A,校正单元47就将存储的校正表L(A)提供给计算单元。接收到校正表值L(A)的计算单元43’按照公式(12)计算出输出字Dcorrected并且将其作为转换器的输出信号。
估算单元45中的存储控制单元49接收新找到的值A,B,C。提供首先计算出量值P并将其与预定的边界值相比较来进行估算。如果判定由找到的A,B,C的组合代表的数字值应该计数,就可以利用A和P作为阵列中的行和列地址对计数存储器51中的一个存储单元寻址,并且将该单元中的计数增一。当计数存储器51中有了足够的计数时,例如是在一个存储器单元的计数增量发生溢出时,就停止存储控制的操作,不再对找到的A,B,C的新的组合计数,并且向用于计算校正表L(A)的单元53发出一个信号。单元53就按照上述的一种方法开始计数。当计数完成时,将新的校正表值L(A)存储在表单元47中,将计数存储器51复位并且向存储控制单元49发送一个信号重新开始计数存储器51中的增量计数。每当起动ADC之后可以将校正表存储器47复位,它最好是一种在重新起动ADC时可以使用的非易失性存储器。
如上所述,该单元在存储器51的计数达到足够数量的转换采样之后会具有新的数据L(A),可用于校正计算单元53产生的输出值D。除了存储器单元计数的溢出状态,也可以这样来计算,即仅仅在ADC起动时或复位之后或者是周期性地计算。图22表示了计算步骤的流程图。
在第一框61中通过估算存储在计数存储器51内的阵列中的计数值来确定估算的直方图he。例如可以用以下的一种方法来完成:
1. 用所有组合(A,B,C)或(A,P)的计数值估算出预期的分布例如是高斯分布。
2. 在每个A-电平的范围内仅仅用组合(A,P)的计数值估算出预期的分布例如是高斯分布。
3. 在A-电平以上的A-间隔内部范围内用组合(A,P)的计数值估算出预期的分布例如是高斯分布。
4. 计算A的每个步幅的中间间隔之内的总计数,并且通过内插得到总计数的一条平滑曲线。
5. 对作为未校正输出码的函数的计数进行低通滤波。
在下一个框63中计算每一个A-电平范围的总计数,然后在框65中根据估算的直方图计算出相应的估算的总计数。接着在框67中根据总计数计算出校正系数corr(A),最后在框69中按照下式产生例如是用于相对校正系数的校正表L(A):ΔL(A)=(1+corr(A))·spanA
其中的spanA是对应着一个A-电平的精细电平也就是P-电平的数量。在所述的实施例中,spanA=288。
或者是可以根据ΔL(A)=∑e产生校正表,其中的和是在从A-1到A的轴上未经校正的数字值的范围内提取的。
单个模-数转换器的速度不能满足某些应用。因而要布置多个单独或独立的ADC构成所谓的ADC单元或ADC通道,按照一种循环程序来转换连续采样值,每个单元的转换与其它单元的转换在时间上都是并行或多路复用地执行的,转换程序按照连续的时间起动,可用于连续采样的模拟值。这种合成器件被称为并行ADC器件(PSA-ADC),可参见Christer M.Svensson等人的美国专利U.S.5,585,796。在图23中示意性地表示了这样一种具有m个并行通道的并行ADC器件。在来自一个时间控制单元115的时钟信号的控制下,通过连续闭合对应着各个ADC单元1131,1132,...,113m的一个采样和保持电路1111,1112,...,111m中的开关19的开关对输入模拟信号Vs采样,将Vs的瞬时值保持或存储在各自的采样和保持电路中。连接到采样和保持电路的ADC单元将保持的值与参考值相比较。ADC单元在输出线上为一个多路转换器117提供输出字,从而获得一串数字字作为整个器件的输出。
图24表示转换程序的时序图。从图中可以看出每个ADC有一个长度为tc的用来转换采样值的时间周期,然后是一个用19表示的短的中间时间周期。每个通道按照相同和固定的频率重复这一转换程序,在图24中用斜线表示各ADC单元的时间偏移。
在所述的用于静态误差的校正程序中,由于并行ADC中的各ADC单元中的往返误差可能会出现一种误差累积。用量化的标度P来测量步幅ΔA。P的预期精度是1LSB。这一误差累积可能会变得很明显,最终可能有16LSB的增益误差,也就是16/4096=0.4%。这样就需要对各ADC通道的增益进行校正或平衡。
另外,设计的ADC单元具有相同的参考电平,采用图2所示电路的参考发生器11,13。实际上,也可能因这些参考电平有所不同而存在误差。这种误差一般来说包括所有参考电平的特定误差或平均误差,可以称其为偏移误差,而需要转换的整个转换范围也就是输入信号范围内的误差可以称其为增益误差。增益是按照参考发生器和用于A的校正表中的码的物理电平的范围之间比例的原理来确定的,特别是粗略电平。
所述的每个ADC单元可以具有校正静态误差的特征。在校正过程中计算一个直方图,从而获得未校正输出值的一种测定的分布。可以用某种测量方式产生分布的宽度和分布的中心。例如可以计算出各单元计数的标准偏差σk和平均值μk:
这些计算值对于估算高斯分布中对应的参数(σk,μk)特别有效。
也可用于其它宽度测量方式来代替标准偏差,例如是按下式计算的各输出码的偏差的绝对值的平均值Gk=1/N·∑|D-μk| (19’)
然后按照这些测量结果调节各对应的偏移和增益。只要所有通道的数字值的数量N是相同的,就能用下式给出整个ADC器件的输出信号的估算平均值, 同样可以由下式给出由ADC器件提供的所有值的估算的标准偏差 根据下式来计算各ADC单元的偏移offsk(0)=[-(μk-μ^)]+const. (23)
其中的常数是为了使Lk(0)不会获得负值而使用的。在指定ADC的校正表中将这一偏移加到所有Lk(A)-值上。然后按照下式获得各步幅的新校正值Δ’Lk(A),将其加到已经为各个ADC产生的校正值Lk(A)上。
其中的spanA象上文一样是精细电平即P-电平的数量,对应着一个A-电平。这样就能用这一最终校正值来校正各单元增益有可能出现的偏差。
必须为图23所示的并行ADC提供一个如图25的框图中所示的中心校正单元119。从每个ADC单元将中心和宽度测量值μk和σk提供给中心校正单元用来计算一个总中心测量值
和一个总宽度测量值
。随后将这些值送到各ADC单元的估算单元45,用其中用于计算校正表的单元53制作精细校正表。在图26的框图中表示了由单元53执行的其它步骤。在框71中计算中心和宽度测量值μk和σk,并且在下一个框73中提供给中心校正单元。在框75中等待接收总中心和宽度值
和
接收到之后就在框77中计算偏移量,并最终计算出增益调节量,用来产生最终的校正表,在由ADC发送转换值时使用。
上述用于校正偏移和增益的方法也可以用于这样一种并行ADC,其中的各单元不采用基于静态误差校正的直方图。在图21所示的这种ADC单元中,原始或初始L(A)是用完全相同的步骤产生的,它也是制作直方图的基本方法。然而可以简化估算单元45特别是不需要很大的计数存储器。在这种情况下使用的估算单元45’的框图如图27所示。当接收到一个模拟值的比较结果时,在第一计算单元201中计算未校正的数字输出码,例如是按照上述例子根据D=A·288+B·24+C来计算。将这个码相加求和后存储在第一寄存器203中。还要将码的平方相加求和后将平方值存储在第二寄存器205中。在对预定足够数量的未校正码及其平方求和之后,停止求和并且起动第二计算单元207。它根据存储的和计算出平均μk标准偏差σk,并且将计算值发送给中心计算单元119。第三计算单元209接收计算的总平均值和标准偏差
和,并且以此为依据计算出新的偏移和新的校正项Δ’L(A)。将校正项加到有效的原始L(A)-值上使步幅高度相等,产生的新L(A)-值最终存储在表47中。然后将寄存器复位并重新开始求和程序。
如果能够预料到计数值的分布与时间无关,也可以采用用于单个ADC单元的上述方法来调节并行ADC中各单元的增益。此时的宽度测量仅能显示出由于循环或类似现象而累积的误差。可以根据直方图方法由大量的计数来确定有效宽度测量值,这些计数对应着为各个新确定的校正表L(A)制作的多个计数。
在并行ADC中可以为各个ADC单元单独地产生参考电平,或者是采用在引用的Christer M.Svensson等人的美国专利中所述的一个公用参考发生器。图28表示用于具有2+2位的ADC的一种公用参考发生器的电路结构图。分别为电阻R1和R2的阶梯提供两个参考电压VR1,VR2,每个电阻阶梯有一个参考电压。从具有电阻Rp的阶梯线中的各个连接点上延伸到各个单元,并且通过开关连接到在图2中用相加点N表示的相加点ref上。这样,VCunit就是VR1/4,而VFunit等于VR2/4。各单元中的开关对用来与输入信号相比较的参考电平进行选择。单元3中的切换会在单元2和单元1中形成环路。这对于用于最高有效位的参考发生器是一个大问题。然而对低有效位的分辨率要求可以接地,因而需要有失调。在线路中分布着交扰。
采用公用参考发生器的优点是显而易见的,可以使不同单元的增益匹配或相等。其缺点是如上所述在不同单元间会通过参考线形成耦合。这种耦合取决于码(信号),对负载最高并且相对要求最高的MSB最为严重。
在每个单元各有一个分开独立的参考发生器的并行ADC中,没有单元间耦合的问题。这种结构的缺点在于电路可能很大并且可能有上述的增益误差。图29表示在并行ADC中与图28类似的独立参考发生器的电路图。
因为在各单元中采用了子区域,仅有参考发生器的最高有效部分即用来查找A的那一部分也能为各单元单独制作。从参考发生器的公用部分中查找用于A的校正项,并且按照对A的独立电平一样的方法来调节增益。图30表示在并行ADC中仅仅为最高有效位设有单独的参考发生器的一种电路结构,它与图28和29类似。分别为电阻R1和R2的阶梯提供两个参考电压VR1,VR2。每个单元设有电阻R1的一个电阻阶梯,但是用于MSB的电阻R2的阶梯是所有单元公用的。在单独用于各单元的电阻阶梯中没有采用并联电阻Rp。
这样就能减少单元间的连接或耦合。参考电压的电源线仍然是所有电源公用的,但是可以采用低阻抗线路。
在一个并行ADC中,可以用来自整个ADC的计数估算出预期的直方图he,然后单独校正各个单元。图31表示这种结构的框图。参见图21,用来存储未校正输出数据的计数的存储器51的内容全都被公用计算单元119’用于查找预期直方图。这样就能在单元119’内而不是各个ADC单元内完成图22中框61所执行的操作。
本文所述的纠错也可以用于BIST(Built In Self Test)。这是数字电路中的一种标准程序,但是难以在模拟电路中实现。纠错程序可以按上述方法找出ADC中的某些误差。通过对测得的直方图进行分析就能对ADC作出推断。
例1.如果这种方法对精细参考(码B和/或C)无效,也就是它仅能提供一或几个参考电平,在直方图测量中就会丢失成组的码。
假设一种无冗余(例如D=A·16·32+B·32+C)码:如果C仅仅提供其预期的32个码中的4个,就会丢失所有码的(32-4)/32=7/8。
对于一种冗余(例如D=A·24·12+B·12+C)码:如果C仅仅提供其预期的24个唯一码中的4个,丢失的码数就取决于有用的4个码,而差错率在(24-4)/24=5/6和23/24之间。
用直方图逻辑中的零计数器很容易检测到这些情况。然而,如果ADC没有工作,即没有接收到任何输入码,就无法预测数值或计数。因此,仅有现有的码中最小和最大之间的零计数可以用于检测。
这时可以执行以下的程序。根据纠错的需要测量直方图,然后对适当间隔内的零计数。如果检测到有误差,就设置一个表示误差的误差标志或某种类似的指示器。
例2.如果粗略参考(码A)失效,码就会丢失,或是与预期值有很大的偏差,表L(A)中的校正值就会大大偏离预期的电平。通过减法和比较(阈值电路)就能检测到这种误差。
例3.如果模拟电路即比较器太慢,就会出现丢失码的一种特殊图形。按说动态纠错能对付这一类误差,但是如果由于比较器太慢或是某种原因而使误差过大,动态纠错就会发生溢出。
这种图形是可以检测的。该图形具有典型的形状,但是精确的形状是由具体情况而决定的。从理论上说,丢失的码是在某些参考电平的一侧成组出现的。这种组比较大,更可能出现在对应着高有效位的电平上。
为了确定这一图形,可以从ADC电路的输出中提取某些采样,并且检查具体设计上的问题所在。然后对所有其它电路加载一个程序,提供可供查询的图形。
另一种方式是假设动态纠错过分了。这时能检测到动态纠错的溢出,例如在本例中对同一个采样是在B=15和C=31以上。对同一个采样检测到的下溢是B=0和C=0。如果溢出/下溢很频繁,电路就失效了。
在说明书中,基于纠错方法的直方图仅仅是校正粗略参考电平即A-值。显而易见,也能用某种校正方法利用冗余的C-值来校正粗略参考电平后面的B-值,一直校正到最后的参考电平。在不同情况下不一定要采用相同的校正方法。
上文所述的基于匹配校准的直方图允许放松静态匹配要求。这种校准技术完全是数字的。额外取数时间很短,因为它能够根据查询表实时校正。这种校准最初需要有一些时间来获取用于校准的足够数据,该时间相当于107个采样量级的转换时间。
Claims (30)
1.一种根据从模拟信号连续采样的模拟值确定数字值的方法,该方法包括以下步骤:
提供一个参考值序列,每个参考值有一个序号,
将每个采样的模拟值与参考值相比较,确定与采样值最相配的一个参考值,
根据确定的参考值的序号来确定代表这一采样模拟值的一个未校正的数字值,
其特征在于还有以下步骤:
在一个预定时间周期中或者是对预定数量的采样模拟值中出现的至少一些未校正的数字值计数,
根据计数出现率计算未校正数字值的出现率的一个模型分布,提供数字值的模型出现率,
比较计数出现率和模型出现率,
在确定未校正数字值的步骤中,除了确定的参考值的序号之外还采用计数和模型出现率的比较结果来确定一个校正的数字值,以确定和未校正数字值相同或更高的精度来代表采样的模拟值。
2.按照权利要求1的方法,其特征是,在计算模型分布的步骤中,对作为未校正数字值的函数的计数出现率进行估算,提供一个可用做模型分布的预期分布。
3.按照权利要求1的方法,其特征是,在计算模型分布的步骤中,对作为未校正数字值的函数的计数出现率执行低通滤波,以提供一个模型分布。
4.按照权利要求1的方法,其特征是,在计算模型分布的步骤中对预定的计数出现率求和,提供一个相加的出现率,根据它通过内插计算出一个模型分布。
5.按照权利要求1-4之一的方法,其特征在于:
在提供参考值序列的步骤中,提供第一子序列的粗略参考值和第二子序列的精细参考值,
在确定未校正数字值的步骤中,将一个粗略参考值和一个精细参考值彼此相加,确定地给出与采样模拟值具有最小偏差或是与其最佳相配的一个值,
在根据确定的参考值的序号确定一个未校正数字值的步骤中,将分别放置在第一和第二序列中的确定的粗略参考值和精细参考值的序号相互组合或相加,给出代表模拟信号的数字值。
6.一种在模-数转换器中校正静态误差的方法,其特征在于以下步骤:
在一个预定时间周期中,对出现的至少一些从转换器输出的并且代表从输入信号采样的模拟值的未校正的数字值计数,
根据计数出现率计算一个模型,特别是未校正数字值出现率的一个预期的,经过滤波或内插的模型,从而提供数字值的一个模型出现率,
比较计数出现率和模型出现率,
在这一时间周期之后用比较结果来提供校正数字值,所提供的校正数字值以一个比未校正数字值更高的精度来代表其模拟值。
7.按照权利要求6的方法,其特征是在计算模型分布的步骤中计算一个预期分布,将其作为一族类似分布当中的一个,族中的每一个成员由至少一个参数来限定,并且根据计数出现率来确定上述至少一个参数。
8.按照权利要求6-7之一的方法,其特征在于对出现率计数的步骤仅仅对预定间隔内的未校正数字值的出现率计数,该预定间隔位于未校正数字值范围内的断点附近。
9.一种根据从模拟信号连续采样的模拟值确定数字值的方法,该方法包括以下步骤:
提供第一序列的粗略参考值和第二序列的精细参考值,
将一个采样值与第一序列的粗略参考值和第二序列的精细参考值相比较,
确定一个粗略参考值和一个精细参考值,将它们彼此相加给出一个与采样值具有最小偏差的值,
将分别位于第一和第二序列中的确定的粗略参考值和精细参考值的序号相互组合或相加,给出一个代表模拟信号的数字值,
其特征在于
对于许多连续的模拟值存储其确定的粗略参考值和精细参考值的序号的出现次数,为每一对粗略参考值的序号和精细参考值的序号给出计数,
根据存储的计数确定一个模型,特别是估算,滤波或内插的计数分布,
将成对的第一粗略参考电平和精细参考电平序列上部边界处的精细参考电平的计数与成对的位于紧接着第一参考电平之上的第二粗略参考电平和精细参考电平序列下部边界处的精细参考电平相比较,对根据模型分布算出的相同的对计数,
根据比较结果确定一个校正项,在确定了一个模拟值的序号之后与其组合或相加,由确定的粗略参考值和确定的精细参考值的序号之和给出代表该模拟信号的数字值,从而确定它的值。
10.按照权利要求9的方法,其特征在于校正项是这样确定的,对各计数求和,找出存储的计数之和与估算的计数之和的相对偏差,并且用精细参考电平序列中的电平数乘以这一相对偏差。
11.按照权利要求9-10的方法,其特征在于,如果确定了一个粗略参考值和一个精细参考值彼此相加给出的值与采样值具有最小偏差,就加上一个负偏移,从而至少给最低细微参考值加上一个粗略参考值,获得一个比上述粗略参考值要低的偏移的和。
12.按照权利要求9-11的方法,其特征在于,在提供第一和第二序列时提供具有冗余的序列,因此,当至少为最高的精细参考值加上一个粗略参考值时,所得的值要大于或等于比上述一个粗略参考值略高的那一粗略参考值。
13.按照权利要求1-12的方法,其特征在于存储的计数出现率被用于转换器件的自身测试。
14.按照权利要求13的方法,其特征在于至少执行以下一种自身测试:
对计数出现率当中的零计数,
检测过大的控制信号,
检测一种预定的图形,
测量与模型分布的相关度,
训练系统用特别加载的程序来检测一种特殊图形,并且在一种动态误差校正程序中检测溢出/下溢。
15.一种根据从模拟信号连续采样的模拟值来确定数字值的转换器,该转换器包括:
用来提供一个参考值序列的参考电平发生器,每个参考值有一个序号,
一个比较器,将每个采样值与由参考电平发生器获得的参考值相比较,确定与采样值最相配的一个参考值,
第一计算装置,根据确定的参考值的序号来确定代表这一采样值的一个未校正的数字值,
其特征在于
连接成用来存储至少一些未校正数字值的出现率计数的存储装置,
连接到计算装置上的装置,用于在接收到在存储装置中为其存储了一个计数的一个未校正数字值时将未校正数字值的出现率的存储计数增值,
连接到存储装置的第二计算装置,根据对一个模型分布计数的出现率计算出未校正数字值的出现率,提供该数字值的模型出现率,
连接到存储装置和第二计算装置的比较装置,用于比较计数出现率和模型出现率,
连接到比较装置的第一计算装置,并且也采用计数和模型出现率的比较结果来确定校正的数字值,它能比未校正数字值更精确地代表采样值。
16.按照权利要求15的装置,其特征在于第二计算装置被用来估算作为未校正数字值的函数的计数出现率,提供一个可作为模型分布的预期分布。
17.按照权利要求15的装置,其特征在于第二计算装置被用来对作为未校正数字值的函数的计数出现率执行低通滤波,提供一个模型分布。
18.按照权利要求15的装置,其特征在于第二计算装置被用来对预定的计数出现率求和,提供相加的出现率,并且根据相加的出现率对模型分布执行内插。
19.一种在模-数转换器中用于校正静态误差的装置,其特征在于:
存储装置,用来存储至少一些未校正数字值的出现率的计数,数字值是从转换器输出的,并且代表从一个输入信号采样的模拟值,
连接到存储装置和转换器的一个输出上的装置,在一个时间周期内,当转换器输出一个在存储装置中为其存储了一个计数的未校正数字值时,就将未校正数字值的计数增值,
计算装置,用来根据计数的出现率计算出未校正数字值的出现率的一个预期分布,为特别是估算,滤波或内插的计数分布提供一个模型,
连接到存储装置和计算装置的比较装置,用于比较计数出现率和模型出现率,
连接到比较装置的一个校正单元,在上述时间周期之后,从转换器输出与正确的未校正数字值比较的结果,所提供的校正的数字值比未校正的数字值更精确地代表所述模拟值。
20.按照权利要求19的装置,其特征在于计算装置被用来估算一族类似分布的预期分布,族中的每一个成员由至少一个参数来限定,并且根据存储的计数出现率来确定上述至少一个参数。
21.按照权利要求19-20之一的装置,其特征在于存储装置仅仅对预定间隔内的未校正数字值的出现率计数,该预定间隔位于未校正数字值范围内的断点附近。
22.按照权利要求15-21之一的装置,其特征在于
参考发生器被用来产生第一序列粗略参考值和第二序列精细参考值,
一个比较器,用于将各采样值与参考电平发生器提供的参考值相比较,确定与采样值最相配的一个参考值,根据所确定的参考值的序号来确定代表采样值的一个未校正数字值,
在确定最相配的参考值时,比较器被用来确定在彼此相加时能够给出与采样值具有最小偏差的一个值的一个粗略参考值和一个精细参考值,
在根据确定的参考值的序号确定一个未校正的数字值时,第一计算装置被用于组合或相加分别放置在第一和第二序列中的确定的粗略参考值和精细参考值的序号,给出代表模拟信号的数字值。
23.一种根据从模拟信号连续采样的模拟值来确定数字值的装置,该装置包括:
用来提供第一序列粗略参考值和第二序列精细参考值的参考电平发生器,
一个比较器,将一个采样值与第一序列的粗略参考值和第二序列的精细参考值相比较,
用来确定在彼此相加时能够给出与采样值具有最小偏差的一个值的一个粗略参考值和一个精细参考值,
计算装置,用于组合或相加分别放置在第一和第二序列中的确定的粗略参考值和精细参考值的序号,给出代表该模拟信号的一个数字值,
其特征在于
存储和计算装置,用来为许多连续的模拟值存储其确定的粗略参考值和精细参考值的序号的出现次数,为每一对粗略参考值的序号和精细参考值的序号给出计数,
根据存储的计数来确定一个模型的装置,特别是估算,滤波或内插的计数分布,
比较装置,将成对的第一粗略参考电平和精细参考电平序列上部边界处的精细参考电平的计数与成对的位于紧接着第一参考电平之上的第二粗略参考电平和精细参考电平序列下部边界处的精细参考电平相比较,对根据模型分布算出的相同的对计数,
连接到比较装置上的一个装置,根据比较结果确定一个校正项,在确定了一个模拟值的序号之后与其组合或相加,由确定的粗略参考值和确定的精细参考值的序号之和给出代表该模拟信号的数字值,从而确定它的值。
24.按照权利要求23的装置,其特征在于用来确定校正项的装置是这样确定校正项的,对各计数求和,找出存储的计数之和与估算的计数之和的相对偏差,并且用精细参考电平序列中的电平数乘以这一相对偏差。
25.按照权利要求23-24之一的装置,其特征在于比较器如果确定了一个粗略参考值和一个精细参考值彼此相加给出的值与采样值具有最小偏差,就加上一个负偏移,从而至少给最低精细参考值加上一个粗略参考值,获得一个比上述粗略参考值要低的偏移的和。
26.按照权利要求23-25之一的装置,其特征在于比较器在提供第一和第二序列时提供具有冗余的序列,因此,当比较器至少为最高的精细参考值加上一个粗略参考值时,所得的值要大于或等于比上述一个粗略参考值略高的那一粗略参考值。
27.由按照权利要求15-26之一的并行工作的根据从模拟信号连续采样的模拟值来确定数字值的多个元器件构成的一种并行转换器装置,其特征在于第二计算装置是所有元器件公用的,并且连接到所要元器件的存储装置,用来根据在所有存储装置中计数的出现率计算出模型分布。
28.一种由并行工作的根据从模拟信号连续采样的模拟值来确定数字值的多个转换器元器件构成的并行转换器装置,由各元器件提供代表采样模拟值的未校正数字值,其特征在于
连接的第一计算装置,用来接收未校正数字值,并且用来为每个元器件和所有未校正数字值来计算未校正数字值分布的一个中心测量值和一个宽度测量值,以及
在每个元器件中:
-连接到第一计算装置的比较装置,用于将中心和宽度测量值与所有值的中心和宽度测量值相比较,
-用来存储校正值的校正表,
-连接到比较装置和校正表的第二计算装置,根据比较的结果特别是测量值的差计算存储在校正表中的校正值,
-连接到校正表的校正装置,它接收未校正数字值,根据未校正数字值和校正值来确定校正的数字值,校正的数字值比未校正数字值更精确地代表采样的模拟值。
29.按照权利要求28的并行转换器装置,其特征在于第二计算装置在计算校正值时要确定元器件增益和/或偏移的校正值。
30.一种由并行工作的根据从模拟信号连续采样的模拟值来确定数字值的多个转换器元器件构成的并行转换器装置,各元器件所包括的一个比较器将采样模拟值与参考值的序列相比较,所述参考值是由参考电平发生器产生的一个子序列的粗略参考值和一个子序列的精细参考电平获得的,其特征在于粗略参考电平的子序列是由各元器件中独立的参考电平发生器的各部分产生的,而精细参考电平的子序列是由对所有元器件公用的单件参考电平发生器产生的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE99020000 | 1999-05-28 | ||
SE9902000A SE516157C2 (sv) | 1999-05-28 | 1999-05-28 | Rättning av statiska fel i en AD-omvandlare |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1352823A true CN1352823A (zh) | 2002-06-05 |
CN1183680C CN1183680C (zh) | 2005-01-05 |
Family
ID=20415829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB008081298A Expired - Fee Related CN1183680C (zh) | 1999-05-28 | 2000-05-29 | 模/数转换器中的静态误差的校正 |
Country Status (12)
Country | Link |
---|---|
US (1) | US6229467B1 (zh) |
EP (1) | EP1181777B1 (zh) |
JP (1) | JP2003501856A (zh) |
KR (1) | KR20020008198A (zh) |
CN (1) | CN1183680C (zh) |
AU (1) | AU5720500A (zh) |
CA (1) | CA2374843A1 (zh) |
DE (1) | DE60029584T2 (zh) |
HK (1) | HK1047198A1 (zh) |
SE (1) | SE516157C2 (zh) |
TW (1) | TW499796B (zh) |
WO (1) | WO2000074242A1 (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101222230B (zh) * | 2008-01-24 | 2010-04-21 | 上海萌芯电子科技有限公司 | 可校准电容失配和有限增益误差的流水线型模数转换器 |
CN103346793A (zh) * | 2013-07-19 | 2013-10-09 | 深圳创维-Rgb电子有限公司 | 一种adc自动校正的方法及装置 |
CN104330096A (zh) * | 2014-10-30 | 2015-02-04 | 北京堀场汇博隆精密仪器有限公司 | 一种测量信号的校正补偿和自动标定的方法及装置 |
CN104969473A (zh) * | 2013-01-31 | 2015-10-07 | 株式会社电装 | 传感器信号处理装置及传感器装置 |
CN107271762A (zh) * | 2017-06-14 | 2017-10-20 | 广东美的暖通设备有限公司 | 采样电路的补偿电路、补偿方法、空调器 |
CN110161835A (zh) * | 2018-02-12 | 2019-08-23 | 罗伯特·博世有限公司 | 用于计算安全关键的系统中的数据模型的方法和装置 |
CN111654286A (zh) * | 2020-06-19 | 2020-09-11 | 沈阳嘉联志诚科技有限公司 | 提升模拟数字转换器无杂散动态范围的非线性矫正方法 |
CN114448435A (zh) * | 2022-01-29 | 2022-05-06 | 中国科学院微电子研究所 | 一种比较器阈值误差校准方法、装置、设备及介质 |
CN116185119A (zh) * | 2023-04-23 | 2023-05-30 | 深圳市九天睿芯科技有限公司 | 基于cim的电压调节电路、芯片及电子设备 |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6606048B1 (en) | 2000-11-16 | 2003-08-12 | Marvell International, Ltd. | Method and apparatus for equalizing the digital performance of multiple ADC's |
KR100772840B1 (ko) * | 2001-04-30 | 2007-11-02 | 삼성전자주식회사 | 아날로그/디지털 변환기의 선형특성 테스트장치 및 그 방법 |
EP1450490B1 (en) * | 2003-02-18 | 2006-08-02 | STMicroelectronics S.r.l. | An analog-to-digital converter with correction of offset errors |
DE60307232D1 (de) * | 2003-03-20 | 2006-09-14 | Acacia Semiconductor Lda | Techniken zur Selbstkalibrierung im Digitalbereich und für den eingebauten Selbsttest von integrierten Hochgeschwindigkeits-A/D-Wandlern mit Hilfe von weissen Gauss-Geräuschen |
DE10323012B4 (de) * | 2003-05-21 | 2005-06-02 | Austriamicrosystems Ag | Programmierbare, integrierte Schaltungsanordnung und Verfahren zur Programmierung einer integrierten Schaltungsanordnung |
US7061422B1 (en) * | 2005-08-24 | 2006-06-13 | Faraday Technology Corp. | Analog-to-digital converting device |
US8359522B2 (en) | 2007-05-01 | 2013-01-22 | Texas A&M University System | Low density parity check decoder for regular LDPC codes |
US7876862B2 (en) * | 2007-07-16 | 2011-01-25 | Agere Systems Inc. | Conditionally input saturated Viterbi detector |
US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
US8410960B2 (en) * | 2008-07-28 | 2013-04-02 | Nxp B.V. | Method to linearize the output from an ADC |
US7825837B1 (en) * | 2008-09-05 | 2010-11-02 | National Semiconductor Corporation | Background calibration method for analog-to-digital converters |
CN102037513A (zh) * | 2008-11-20 | 2011-04-27 | Lsi公司 | 用于噪声降低的数据检测的系统和方法 |
US8266505B2 (en) | 2009-08-12 | 2012-09-11 | Lsi Corporation | Systems and methods for retimed virtual data processing |
US8743936B2 (en) * | 2010-01-05 | 2014-06-03 | Lsi Corporation | Systems and methods for determining noise components in a signal set |
JP5527832B2 (ja) * | 2010-03-16 | 2014-06-25 | 日本電気株式会社 | デジタル受信機及びそれを用いた光通信システム |
US8161351B2 (en) | 2010-03-30 | 2012-04-17 | Lsi Corporation | Systems and methods for efficient data storage |
US9343082B2 (en) | 2010-03-30 | 2016-05-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for detecting head contact |
US8418019B2 (en) | 2010-04-19 | 2013-04-09 | Lsi Corporation | Systems and methods for dynamic scaling in a data decoding system |
US8527831B2 (en) | 2010-04-26 | 2013-09-03 | Lsi Corporation | Systems and methods for low density parity check data decoding |
US8443249B2 (en) | 2010-04-26 | 2013-05-14 | Lsi Corporation | Systems and methods for low density parity check data encoding |
JP5799531B2 (ja) * | 2010-04-30 | 2015-10-28 | ソニー株式会社 | A/d変換器、a/d変換方法、固体撮像素子およびカメラシステム |
US8381074B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for utilizing a centralized queue based data processing circuit |
US8381071B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for decoder sharing between data sets |
US8208213B2 (en) | 2010-06-02 | 2012-06-26 | Lsi Corporation | Systems and methods for hybrid algorithm gain adaptation |
US8681439B2 (en) | 2010-09-13 | 2014-03-25 | Lsi Corporation | Systems and methods for handling sector gaps in inter-track interference compensation |
US9219469B2 (en) | 2010-09-21 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for filter constraint estimation |
US8295001B2 (en) | 2010-09-21 | 2012-10-23 | Lsi Corporation | Systems and methods for low latency noise cancellation |
US8443250B2 (en) | 2010-10-11 | 2013-05-14 | Lsi Corporation | Systems and methods for error correction using irregular low density parity check codes |
US8385014B2 (en) | 2010-10-11 | 2013-02-26 | Lsi Corporation | Systems and methods for identifying potential media failure |
US8661071B2 (en) | 2010-10-11 | 2014-02-25 | Lsi Corporation | Systems and methods for partially conditioned noise predictive equalization |
US8560930B2 (en) | 2010-10-11 | 2013-10-15 | Lsi Corporation | Systems and methods for multi-level quasi-cyclic low density parity check codes |
US8750447B2 (en) | 2010-11-02 | 2014-06-10 | Lsi Corporation | Systems and methods for variable thresholding in a pattern detector |
US8566379B2 (en) | 2010-11-17 | 2013-10-22 | Lsi Corporation | Systems and methods for self tuning target adaptation |
US8667039B2 (en) | 2010-11-17 | 2014-03-04 | Lsi Corporation | Systems and methods for variance dependent normalization for branch metric calculation |
US8810940B2 (en) | 2011-02-07 | 2014-08-19 | Lsi Corporation | Systems and methods for off track error recovery |
US8699167B2 (en) | 2011-02-16 | 2014-04-15 | Lsi Corporation | Systems and methods for data detection using distance based tuning |
US8446683B2 (en) | 2011-02-22 | 2013-05-21 | Lsi Corporation | Systems and methods for data pre-coding calibration |
US8854753B2 (en) | 2011-03-17 | 2014-10-07 | Lsi Corporation | Systems and methods for auto scaling in a data processing system |
US8693120B2 (en) | 2011-03-17 | 2014-04-08 | Lsi Corporation | Systems and methods for sample averaging in data processing |
US8611033B2 (en) | 2011-04-15 | 2013-12-17 | Lsi Corporation | Systems and methods for selective decoder input data processing |
US8887034B2 (en) | 2011-04-15 | 2014-11-11 | Lsi Corporation | Systems and methods for short media defect detection |
US8670955B2 (en) | 2011-04-15 | 2014-03-11 | Lsi Corporation | Systems and methods for reliability assisted noise predictive filtering |
US8566665B2 (en) | 2011-06-24 | 2013-10-22 | Lsi Corporation | Systems and methods for error correction using low density parity check codes using multiple layer check equations |
US8560929B2 (en) | 2011-06-24 | 2013-10-15 | Lsi Corporation | Systems and methods for non-binary decoding |
US8499231B2 (en) | 2011-06-24 | 2013-07-30 | Lsi Corporation | Systems and methods for reduced format non-binary decoding |
US8819527B2 (en) | 2011-07-19 | 2014-08-26 | Lsi Corporation | Systems and methods for mitigating stubborn errors in a data processing system |
US8830613B2 (en) | 2011-07-19 | 2014-09-09 | Lsi Corporation | Storage media inter-track interference cancellation |
US8879182B2 (en) | 2011-07-19 | 2014-11-04 | Lsi Corporation | Storage media inter-track interference cancellation |
US8854754B2 (en) | 2011-08-19 | 2014-10-07 | Lsi Corporation | Systems and methods for local iteration adjustment |
US8539328B2 (en) | 2011-08-19 | 2013-09-17 | Lsi Corporation | Systems and methods for noise injection driven parameter selection |
US9026572B2 (en) | 2011-08-29 | 2015-05-05 | Lsi Corporation | Systems and methods for anti-causal noise predictive filtering in a data channel |
US8681441B2 (en) | 2011-09-08 | 2014-03-25 | Lsi Corporation | Systems and methods for generating predictable degradation bias |
US8661324B2 (en) | 2011-09-08 | 2014-02-25 | Lsi Corporation | Systems and methods for non-binary decoding biasing control |
US8850276B2 (en) | 2011-09-22 | 2014-09-30 | Lsi Corporation | Systems and methods for efficient data shuffling in a data processing system |
US8767333B2 (en) | 2011-09-22 | 2014-07-01 | Lsi Corporation | Systems and methods for pattern dependent target adaptation |
US8578241B2 (en) | 2011-10-10 | 2013-11-05 | Lsi Corporation | Systems and methods for parity sharing data processing |
US8689062B2 (en) | 2011-10-03 | 2014-04-01 | Lsi Corporation | Systems and methods for parameter selection using reliability information |
US8479086B2 (en) | 2011-10-03 | 2013-07-02 | Lsi Corporation | Systems and methods for efficient parameter modification |
US8862960B2 (en) | 2011-10-10 | 2014-10-14 | Lsi Corporation | Systems and methods for parity shared data encoding |
US8683309B2 (en) | 2011-10-28 | 2014-03-25 | Lsi Corporation | Systems and methods for ambiguity based decode algorithm modification |
US8527858B2 (en) | 2011-10-28 | 2013-09-03 | Lsi Corporation | Systems and methods for selective decode algorithm modification |
US8443271B1 (en) | 2011-10-28 | 2013-05-14 | Lsi Corporation | Systems and methods for dual process data decoding |
US8751913B2 (en) | 2011-11-14 | 2014-06-10 | Lsi Corporation | Systems and methods for reduced power multi-layer data decoding |
US8531320B2 (en) | 2011-11-14 | 2013-09-10 | Lsi Corporation | Systems and methods for memory efficient data decoding |
JP6139187B2 (ja) * | 2012-03-29 | 2017-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN103888140B (zh) * | 2013-03-01 | 2017-04-26 | 上海富欣智能交通控制有限公司 | 模数转换误差自校正的装置及方法 |
DE102013021599B3 (de) | 2013-12-19 | 2014-12-31 | Wolfgang Klippel | Anordnung und Verfahren zur Verminderung der nichtlinearen Verzerrung eines AD-Wandlers |
US10557894B2 (en) * | 2017-08-07 | 2020-02-11 | Linear Technology Holding Llc | Reference signal correction circuit |
TWI678889B (zh) * | 2018-07-10 | 2019-12-01 | 緯創資通股份有限公司 | 使用投票法的訊號處理方法及相關類比至數位轉換系統 |
TWI673956B (zh) * | 2018-10-17 | 2019-10-01 | 創意電子股份有限公司 | 校準方法和校準系統 |
CN112865792B (zh) * | 2021-01-08 | 2021-11-19 | 胜达克半导体科技(上海)有限公司 | 一种低成本测试模拟数字转换器线性度的方法 |
CA3232757A1 (en) | 2021-09-20 | 2023-03-23 | Vutility, Inc. | Relative adaptive encoding |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628340B2 (ja) * | 1985-12-24 | 1994-04-13 | ソニ−・テクトロニクス株式会社 | アナログ・デジタル変換装置用校正方法 |
US5126742A (en) * | 1990-11-06 | 1992-06-30 | Signal Processing Technologies, Inc. | Analog to digital converter with double folding interpolation circuitry |
US5309157A (en) * | 1992-11-06 | 1994-05-03 | National Semiconductor Corporation | Analog to digital converter using folder reference circuits |
US5568149A (en) * | 1995-08-24 | 1996-10-22 | Motorola, Inc. | A/D converter subsystem with half linear buffer amplifier |
US5777569A (en) * | 1995-11-30 | 1998-07-07 | Victor Company Of Japan, Ltd. | Analog-to-digital conversion apparatus and method related thereto |
-
1999
- 1999-05-28 SE SE9902000A patent/SE516157C2/sv not_active IP Right Cessation
-
2000
- 2000-03-04 TW TW089103879A patent/TW499796B/zh not_active IP Right Cessation
- 2000-05-29 JP JP2001500437A patent/JP2003501856A/ja not_active Withdrawn
- 2000-05-29 DE DE60029584T patent/DE60029584T2/de not_active Expired - Fee Related
- 2000-05-29 AU AU57205/00A patent/AU5720500A/en not_active Abandoned
- 2000-05-29 EP EP00942605A patent/EP1181777B1/en not_active Expired - Lifetime
- 2000-05-29 KR KR1020017015210A patent/KR20020008198A/ko not_active Application Discontinuation
- 2000-05-29 CA CA002374843A patent/CA2374843A1/en not_active Abandoned
- 2000-05-29 WO PCT/SE2000/001107 patent/WO2000074242A1/en active IP Right Grant
- 2000-05-29 CN CNB008081298A patent/CN1183680C/zh not_active Expired - Fee Related
- 2000-05-30 US US09/579,139 patent/US6229467B1/en not_active Expired - Fee Related
-
2002
- 2002-11-29 HK HK02108702.0A patent/HK1047198A1/zh unknown
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101222230B (zh) * | 2008-01-24 | 2010-04-21 | 上海萌芯电子科技有限公司 | 可校准电容失配和有限增益误差的流水线型模数转换器 |
CN104969473B (zh) * | 2013-01-31 | 2017-12-05 | 株式会社电装 | 传感器信号处理装置及传感器装置 |
CN104969473A (zh) * | 2013-01-31 | 2015-10-07 | 株式会社电装 | 传感器信号处理装置及传感器装置 |
CN103346793A (zh) * | 2013-07-19 | 2013-10-09 | 深圳创维-Rgb电子有限公司 | 一种adc自动校正的方法及装置 |
CN104330096A (zh) * | 2014-10-30 | 2015-02-04 | 北京堀场汇博隆精密仪器有限公司 | 一种测量信号的校正补偿和自动标定的方法及装置 |
CN104330096B (zh) * | 2014-10-30 | 2017-06-20 | 北京堀场汇博隆精密仪器有限公司 | 一种测量信号的校正补偿和自动标定的方法及装置 |
CN107271762A (zh) * | 2017-06-14 | 2017-10-20 | 广东美的暖通设备有限公司 | 采样电路的补偿电路、补偿方法、空调器 |
CN110161835A (zh) * | 2018-02-12 | 2019-08-23 | 罗伯特·博世有限公司 | 用于计算安全关键的系统中的数据模型的方法和装置 |
CN111654286A (zh) * | 2020-06-19 | 2020-09-11 | 沈阳嘉联志诚科技有限公司 | 提升模拟数字转换器无杂散动态范围的非线性矫正方法 |
CN111654286B (zh) * | 2020-06-19 | 2021-01-22 | 沈阳嘉联志诚科技有限公司 | 提升模拟数字转换器无杂散动态范围的非线性矫正方法 |
CN114448435A (zh) * | 2022-01-29 | 2022-05-06 | 中国科学院微电子研究所 | 一种比较器阈值误差校准方法、装置、设备及介质 |
CN116185119A (zh) * | 2023-04-23 | 2023-05-30 | 深圳市九天睿芯科技有限公司 | 基于cim的电压调节电路、芯片及电子设备 |
CN116185119B (zh) * | 2023-04-23 | 2023-07-21 | 深圳市九天睿芯科技有限公司 | 基于cim的电压调节电路、芯片及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
DE60029584D1 (de) | 2006-09-07 |
DE60029584T2 (de) | 2007-06-28 |
SE516157C2 (sv) | 2001-11-26 |
EP1181777B1 (en) | 2006-07-26 |
EP1181777A1 (en) | 2002-02-27 |
HK1047198A1 (zh) | 2003-02-07 |
SE9902000L (sv) | 2001-01-29 |
CA2374843A1 (en) | 2000-12-07 |
CN1183680C (zh) | 2005-01-05 |
AU5720500A (en) | 2000-12-18 |
JP2003501856A (ja) | 2003-01-14 |
US6229467B1 (en) | 2001-05-08 |
SE9902000D0 (sv) | 1999-05-28 |
KR20020008198A (ko) | 2002-01-29 |
TW499796B (en) | 2002-08-21 |
WO2000074242A1 (en) | 2000-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1183680C (zh) | 模/数转换器中的静态误差的校正 | |
US7705765B1 (en) | Systems and methods for characterizing component ratios and generating a digital representation of same | |
US9608655B1 (en) | ADC background calibration with dual conversions | |
US8842027B2 (en) | Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof | |
US6424276B1 (en) | Successive approximation algorithm-based architectures and systems | |
CN110460334A (zh) | 自校准混合信号转换器、模数转换器及基数误差校准器 | |
CN102177657A (zh) | 具有减小的功率损失的流水线转换器的基于相关度背景校准 | |
CN1625840A (zh) | 用于校准数模转换器的方法和数模转换器 | |
CN107994903B (zh) | 模数转换电路及流水线模数转换器 | |
US6417794B1 (en) | System and apparatus for digitally calibrating capacitors in an analog-to-digital converter using successive approximation | |
US11424757B2 (en) | Successive approximation register analog-to-digital converter with calibration function and calibration method thereof | |
TW201320617A (zh) | 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器 | |
CN102299715B (zh) | 流水线a/d转换器及其带溢出标识位的数字校正方法 | |
CN110086468A (zh) | 一种非二进制逐次逼近型模数转换器的权重校准方法 | |
CN110649924B (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
CN114465622B (zh) | 一种流水线模数转换器误差提取方法、装置、设备及介质 | |
CN1411629A (zh) | 改进的电流控制数/模变换 | |
CN109462399B (zh) | 一种适用于逐次逼近模数转换器的后台电容失配校准方法 | |
US9819353B2 (en) | Apparatus and method for testing an analog-to-digital converter | |
CN1677869A (zh) | 可进行背景校正的流水线式模数转换器 | |
CN115940947A (zh) | 一种数模转换器电容阵列容值权重校准方法 | |
KR101586407B1 (ko) | Sar adc에서 캐패시터의 미스매치를 보정하는 방법 | |
JPWO2014038198A1 (ja) | 逐次比較型ad変換器 | |
CN106301366B (zh) | 模拟至数字转换装置及相关的校准方法与校准模块 | |
CN112600557A (zh) | 一种流水线adc数字域增益校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1047198 Country of ref document: HK |