KR970705873A - 아날로그-디지탈 변환기 보정 시스템(system for calibrating analog-to digital converter) - Google Patents

아날로그-디지탈 변환기 보정 시스템(system for calibrating analog-to digital converter)

Info

Publication number
KR970705873A
KR970705873A KR1019970701584A KR19970701584A KR970705873A KR 970705873 A KR970705873 A KR 970705873A KR 1019970701584 A KR1019970701584 A KR 1019970701584A KR 19970701584 A KR19970701584 A KR 19970701584A KR 970705873 A KR970705873 A KR 970705873A
Authority
KR
South Korea
Prior art keywords
charge
integrator
accumulator
time period
current
Prior art date
Application number
KR1019970701584A
Other languages
English (en)
Inventor
이. 괴칭거 찰스
이. 테츠래프 데이빗
Original Assignee
스티븐 엠. 퀴스트
로즈마운트 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스티븐 엠. 퀴스트, 로즈마운트 인코오포레이티드 filed Critical 스티븐 엠. 퀴스트
Publication of KR970705873A publication Critical patent/KR970705873A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

보정 시스템은 적분기(20)와 제1 및 제2기준 전류원(IL,IS)를 갖는 아날로그-디지탈 변환기를 보정한다. 전하량이 적분기(20)에 누적된다. 전하량은 누적된 전하가 임계 레벨에 도달할 때까지 제1 및 제2시간 기간동안 적분기(20)에 제1 및 제2기준 전류(IL,IS)를 인가함으로써 적분기(20)로부터 제거된다. 전하량은 적분기(20)에 재누적되고, 제3 및 제4시간 기간동안 제1 및 제2기준 전류(IL,IS)를 인가함으로써 다시 제거되는데, 여기에서 제1 및 제2시간 기간은 제3 및 제4시간 시간과 상이하다. 제1 및 제2기준 전류(IL,IS)의 상대적인 크기는 제1, 제2, 제3 및 제4시간 기간에 기초하여 결정된다.

Description

아날로그-디지탈 변환기 보정 시스템(SYSTEM FOR CALBRATING ANALOGTO DIGTAL CONVERTER)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따르는 A/D변환기의 블록도이다, 제2A도는 제1도에 도시되어 있는 A/D 변환기를 사용한 정상 A/D 변화의 흐름도이다.

Claims (18)

  1. 전하 누적기와 제1 및 제2기준 전하를 각각 제공하는 제1 및 제2기준 전하 전송 회로를 구비하는 아날로그-디지탈 변환기를 보정하는 방법에 있어서 : 제1누적 시간 기간 중에 누적기에 제1전하량을 누적하는 단계와; 상기 누적된 전하가 임계 레벨에 도달할 때까지 각각 제1 및 제2시간 기간에 제1 및 제2기준 전하 전송 회로를 상기 누적기에 인가함으로써 누적기로부터누적된 전하를 제거하는 단계와; 제2누적 시간 기간 중에 상기 누적기에 제2전하량을 누적하는 단계와; 상기 누적된 전하가 임계 레벨에 도달할 때까지 각각 제3 및 제4시간 시간에 제1 및 제2기준 전하 전송 호로를 상기 누적기에 인가함으로써 누적기로부터 누적된 전하를 제거하는 단계와; 제1 및 제2전하량의 상대적인 크기와 제1, 제2, 제3 및 제4시간 기간 중에 제1 및 제2기준 전하 전송 회로의 인가에 기초하여 상기 제1 및 제2기준 전하 전송 회로의 상대적인 크기를 계산하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  2. 제1항에 있어서, 상기 전하 누적기는 적분기를 포함하고, 상기 제1 및 제2전하 전송 회로는 제1 및 제2기준 전류를 각각 공급하는 제1 및 제2기준 전류 회로를 포함하며, 전하량을 누적하는 단계는 : 충전 시간 기간동안 적분기에 충전 전류를 인가하는 단계를 포함하고; 상기 제1시간 기간 동안 상기 제1기준 전류를 인가하는 단계는 상기 충전 시간 기간 중의 복수 시간 간격 중에 상기 제1기준 전류를 인가하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  3. 제1항에 있어서, 상기 제3시간 기간은 실질적으로 0인 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  4. 제1항에 있어서, 상기 제2시간 기간은 실질적으로 0인 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  5. 제1항에 있어서, 상기 결정된 상대 크기에 기초하여 아날로그-디지탈 변환을 실행하는 단계를 추가로 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  6. 제1항에 있어서, 복수의 시간을 누적 및 제거하는 단계를 실행하는 단게와; 상기 제1 및 제2기준 전류가 평균 시간 기간을 얻도록 인가되는 중에 각 시간 기간을 평균하는 단계와; 상기 평균 시간 기간에 기초하여 상기 상대적인 크기를 결정하는 단계를 추가로 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  7. 제1항에 있어서, 상기 시간 기간은 적분기에 제공되는 전하 패킷의 다수의 카운트에 기초하여 결정되는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  8. 제1항에 있어서, 상기 제1 및 제2전하량을 실질적으로 동일하며, 제1 및 제3시간 기간이 동일하지 않고; 제2 및 제4시간 기간이 동일하지 않다는 것중 적어도 하나가 참인 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  9. 제1항에 있어서, 제1, 제2, 제3, 제4, 제1누적 및 제2누적 시간 기간중에 적어도 2개의 적어도 일부가 동시에 발생하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  10. 제1항에 있어서, 상기 제1, 제2, 제3, 제4, 제1누적 및 제2누적 시간 기간 중 적어도 하나가 동시이지 않고, 복수의 시간 기준으로 이루어지는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  11. 적분기와 제1 및 제2기준 전류를 각각 제공하는 제1 및 제2기준 전류회로를 구비하는 아날로구-디지탈 변환기를 보정하는 방법에 있어서 : 충전 전류에 기초하여 적분기내에 전하를 누적하도록 충전 시간 기간동안 상기 적분기에 제1기준 전류를 인가하는 단계와; 상기 적분기로부터 전하를 제거하도록 제1시간 기간동안 상기 적분기에 제1기준 전류를 인가하는 단계와; 상기 적분기로부터 전하를 제거하도록 제2시간 기간동안 상기 적분기에 제2기준 전류를 인가하는 단계를 포함하는데, 전하는 상기 적분기내에 누적된 전하가 임계 레벨에 도달할 때까지 상기 제1 및 제2기준 전류중 하나의 인가에 의해 상기 적분기로부터 제거되고; 상기 충전 시간 기간중에 상기 적분기에 상기 충전 전류를 재인가하는 단계와; 상기 제2시간 기간과 상이한 제3시간 기간동안 상기 제2기준 전류를 임가함으로써 상기 적분기로부터 전하를 제거하는 단계와; 상기 제2기준 전류의 크기와 비교하여 상기 제1기준 전류의 크기를 결정하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  12. 제1시간 간격중에 전류를 적분함으로써 적분기에 전하를 누적하는 단계와; 상기 적분기에 누적된 전하가 제1임계 레벨에 도달할 때까지 제1크기를 갖는 제1수의 제1전하 패킷과 제2크기를 갖는 제1수의 제2전하 패킷을 사용하여 상기 적분기로부터 전하를 제거하는 단계와: 제1시간 간격 중에 상기 전류를 적분함으로써 상기 적분기에 전하를 누적하는 단계와; 상기 제1수의 제1전하 패킷과 제2수의 제2전하 패킷과 상이한 제2수의 제1전하 패킷을 사용하여 상기 적분기로부터 전하를 제거하는 단계와; 상기 사용된 제1 및 제2수의 전하 패킷에 기초하여 상기 제1 및 제2전하 패킷의 크기 사이의 관계를 결정하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  13. 제12항에 있어서, 상기 결정된 관계에 기초하여 아날로그-디지탈 변환기를 실행하는 단계를 추가로 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  14. 전하 누적기와; 제1극성을 갖는 제1기준 전하를 상기 전하 누적기에 제공하는 제1기준 전하 제공 수단과; 상기 제1극성을 갖는 제2기준 전하를 상기 전하 누적기에 제공하는 제2기준 전하 제공수단과; 제2극성을 갖는 제3전하를 상기 전하 누적기에 제공하는 제3전하 제공수단과; 상기 제1 및 제2기준 전하 제공 수단과 제3전하 제공 수단을 상기 전하 누적기에 효율적으로 결합시키는 스위치 수단과; 상기 스위치 수단에 결합되어 제1전하량을 상기 전하 누적기에 누적시키도록 상기 전하 누적기에 상기 제3전하 제공 수단을 선택적으로 결합시키기 위해 상기 스위치 수단을 동작시키고, 상기 제1전하량을 제거하도록 상기 전하 누적기에 상기 제1 및 제2기준 전하 제공 수단을 선택적으로 결합시키는 제어기와; 상기 제어기에 결합되어 상기 전하 누적기에 상기 전하 제공 수단을 선택적으로 결합시키는 상기 제어기에 기초하여 출력을 제공하는 보정기를 포함하는데, 상기 출력은 상기 제1 및 제2기준 전하 제공수단 사이의 관계를 나타내고, 상기 제어기는 아날로그-디지탈 변환이 상기 관계에 기초하여 실행하도록 사익 보정기를 제어하는 것을 특징으로 하는 아날로그-디지탈 변환기 보정 방법.
  15. 제14항에 있어서, 상기 제1 및 제2기준 전하 제공수단은 : 제1 및 제2기준 전류를 각각 제공하는 제1 및 제2전류원을 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기 구비한 송신기.
  16. 제15항에 있어서, 상기 관계는 상기 제1 및 제2기준 전류와 상기 제1 및 제2기준 보정 방법 전류중 다른 하나의 비를 포함하고, 상기 보정기는 상기 비를 나타내는 출력을 제공하며, 상기 제어기는 클록 펄스를 갖는 클록 신호를 제공하는 클록을 포함하고, 상기 제3전하 제공수단은 제2전류원을 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기.
  17. 제16항에 있어서, 상기 전하 누적기는 적분기를 포함하고, 상기 제어기는 상기 제1전하량을 누적하기 위해 상기 적분기에 상기 제3전류원을 접속시키도록 상기 스위치 수단을 제어하고, 상기 제1전하량을 제거하기 위해 각각 제1 및 제2수의 클록 펄스(n1 및 n2)에 대하여 상기 적분기에 상기 제1 및 제2전류원을 접속시키도록 상기 스위치를 제어하며; 상기 제어기는 상기 제1전하량으로 상기 적분기를 재충전시키도록 상기 제3전류원을 재접속하는 상기 스위치 수단을 제어하고, 상기 제1충전량을 제거하기 위해 각각 제3 및 제4수의 클록 펄스(n3 및 n4)에 대하여 상기 적분기에 상기 제1 및 제2전류원을 재접속시키는 상기 스위치를 제어하며; n1은 n2와 상이하고, n3은 n4와 상이한 것을 특징으로 하는 아날로그-디지탈 변환를 구비한 송신기.
  18. 제17항에 있어서, 상기 보정기는 : 상기 제1, 제1, 제3 및 제4수의 클록 펄스(n1,n2,n3 및 n4)를 나타내는 출력을 제공하는 카운터를 포함하고; 상기 보정기는 상기 수 n1, n2, n3 및 n4에 기초하여 상기 비를 나타내는 출력을 제공하는 것을 특징으로 하는 아날로그-디지탈 변환를 구비한 송신기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970701584A 1994-09-29 1995-09-11 아날로그-디지탈 변환기 보정 시스템(system for calibrating analog-to digital converter) KR970705873A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/315,102 1994-09-29
US08/315,102 US5621406A (en) 1994-09-29 1994-09-29 System for calibrating analog-to-digital converter
PCT/US1995/011533 WO1996010297A1 (en) 1994-09-29 1995-09-11 System for calibrating analog-to-digital converter

Publications (1)

Publication Number Publication Date
KR970705873A true KR970705873A (ko) 1997-10-09

Family

ID=23222899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970701584A KR970705873A (ko) 1994-09-29 1995-09-11 아날로그-디지탈 변환기 보정 시스템(system for calibrating analog-to digital converter)

Country Status (8)

Country Link
US (1) US5621406A (ko)
EP (1) EP0783800A1 (ko)
JP (1) JP3699724B2 (ko)
KR (1) KR970705873A (ko)
CN (1) CN1159868A (ko)
BR (1) BR9509044A (ko)
CA (1) CA2201138A1 (ko)
WO (1) WO1996010297A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003449A (ko) * 1998-06-29 2000-01-15 김영환 아날로그-디지털 변환 장치 및 그 변환 방법
US6690311B2 (en) * 1998-11-20 2004-02-10 Telefonaktiebolaget Lm Ericsson (Publ) Adaptively calibrating analog-to-digital conversion with correction table indexing
ES2356520T3 (es) * 2000-09-15 2011-04-08 Radian Research, Inc. Procedimientos y aparatos para la conversión analógico-digital.
US6388449B1 (en) 2001-03-27 2002-05-14 Motorola, Inc. Circuit and method for auto-calibration of an active load
US6384760B1 (en) 2001-05-30 2002-05-07 Agilent Technologies, Inc. Analog-to-digital converter
US6433713B1 (en) 2001-05-31 2002-08-13 Agilent Technologies, Inc. Calibration of analog-to-digital converters
JP2003133954A (ja) * 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブａ／ｄ変換器の校正方法
US6727839B2 (en) * 2002-08-23 2004-04-27 Broadcom Corporation High speed, low power comparator
US6907374B1 (en) 2003-03-19 2005-06-14 Zilog, Inc. Self-calibrating sigma-delta analog-to-digital converter
EP1989781B1 (en) * 2006-02-27 2009-06-24 STMicroelectronics S.r.l. Multistage analog/digital converter and method for calibrating said converter
DE102006032905A1 (de) * 2006-04-28 2007-10-31 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Verfahren zum Kalibrieren und/oder Justieren eines Sensors, insbesodere eines elektrochemischen, elektrophysikalischen oder optischen Sensors, sowie zugehöriger Sensor
US8159286B2 (en) * 2007-10-08 2012-04-17 General Electric Company System and method for time-to-voltage conversion with lock-out logic
US7746257B2 (en) * 2008-05-07 2010-06-29 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter circuit having reduced sampled reference noise
US8009077B1 (en) 2009-06-08 2011-08-30 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference
US8378872B2 (en) 2011-03-31 2013-02-19 Rosemount Inc. Dynamically adjusted A/D resolution
CN103795413B (zh) * 2014-01-27 2017-04-12 无锡艾立德智能科技有限公司 一种红外焦平面阵列读出电路
KR102242034B1 (ko) * 2015-02-04 2021-04-21 삼성디스플레이 주식회사 전류 센싱 회로 및 이를 포함한 유기전계발광 표시장치
US9692440B1 (en) * 2016-05-20 2017-06-27 Semiconductor Components Industries, Llc Circuit for generating a reference current proportional to square of clock frequency
US9843338B1 (en) 2017-03-20 2017-12-12 Silanna Asia Pte Ltd Resistor-based configuration system
WO2018182402A1 (en) 2017-03-31 2018-10-04 Teledyne Dalsa B.V. Analog-to-digital converter using charge packets
WO2023229566A1 (en) * 2022-05-26 2023-11-30 Aselsan Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇ Current ratio equalizer circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023160A (en) * 1975-10-16 1977-05-10 Rca Corporation Analog to digital converter
JPS5442969A (en) * 1977-09-09 1979-04-05 Nec Corp Analog-digital converter
US4121461A (en) * 1977-11-17 1978-10-24 General Electric Company Electronic temperature sensor
US4357600A (en) * 1980-11-10 1982-11-02 Hewlett-Packard Company Multislope converter and conversion technique
US4364045A (en) * 1981-03-03 1982-12-14 Northrop Corporation Digitized displacement transducer
JPS5897919A (ja) * 1981-12-05 1983-06-10 Advantest Corp 多重スロ−プ積分形ａｄ変換器の校正方法
US4709225A (en) * 1985-12-16 1987-11-24 Crystal Semiconductor Corporation Self-calibration method for capacitors in a monolithic integrated circuit
US4839651A (en) * 1987-07-24 1989-06-13 Hewlett-Packard Company Apparatus for measuring the dynamic characteristics of an analog-digital converter
US4896155A (en) * 1988-06-22 1990-01-23 Rockwell International Corporation Method and apparatus for self-calibration of subranging A/D converter
US4908621A (en) * 1988-07-06 1990-03-13 Tektronix, Inc. Autocalibrated multistage A/D converter
US5119033A (en) * 1989-09-29 1992-06-02 Rosemount Inc. Vernier voltage-to-digital converter with a storage capacitance selectable in magnitude
US5172115A (en) * 1991-02-15 1992-12-15 Crystal Semiconductor Corporation Ratiometric A/D converter with non-rationometric error offset
US5294926A (en) * 1992-10-09 1994-03-15 Hewlett-Packard Company Timing and amplitude error estimation for time-interleaved analog-to-digital converters

Also Published As

Publication number Publication date
JPH10507043A (ja) 1998-07-07
BR9509044A (pt) 1997-12-30
JP3699724B2 (ja) 2005-09-28
CA2201138A1 (en) 1996-04-04
EP0783800A1 (en) 1997-07-16
CN1159868A (zh) 1997-09-17
WO1996010297A1 (en) 1996-04-04
US5621406A (en) 1997-04-15

Similar Documents

Publication Publication Date Title
KR970705873A (ko) 아날로그-디지탈 변환기 보정 시스템(system for calibrating analog-to digital converter)
EP2026468A3 (en) High precision analog to digital converter
JP2002033664A5 (ko)
JPS6468022A (en) Differential analog/digital converter and method of analog/digital conversion
WO1995022117A1 (en) Auto-zero switched-capacitor integrator
TW231387B (en) Improved multiple slope analog-to-digital converter
TW374973B (en) Strobe compatible digital image sensor with low device count per pixel analog-to-digital conversion
JPS5614721A (en) Analog-digital converter
EP1437832A3 (en) D/A converting device with offset compensation function and offset compensation method of D/A converting device
EP0758182A3 (en) Solid-state image sensing device
JPH0786513B2 (ja) データ受信装置
CA2422504A1 (en) Methods and apparatus for analog-to-digital conversion
EP1100171A3 (en) Device and method for determining state of charge
JP2005077207A (ja) 組電池の電圧検出装置
JP2001223586A (ja) 多チャンネルａ／ｄ変換方法及び装置
RU97103516A (ru) Устройство для калибровки аналого-цифрового преобразователя
JPS5892114A (ja) チャ−ジ・アンプ
JP3046327B2 (ja) 二重積分形ａ／ｄ変換器の制御方法
JPH0566250A (ja) 電気量積算装置
JPH09275343A (ja) 重量検査装置用ａ／ｄ変換器
JPH0677830A (ja) 比較器およびそれを用いたａ／ｄ変換器
JPS5455155A (en) Analog-to-digital converter
JPS6366082B2 (ko)
JPH0745774Y2 (ja) 直流電源供給回路
JPS6349409B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid