KR20000003449A - 아날로그-디지털 변환 장치 및 그 변환 방법 - Google Patents

아날로그-디지털 변환 장치 및 그 변환 방법 Download PDF

Info

Publication number
KR20000003449A
KR20000003449A KR1019980024691A KR19980024691A KR20000003449A KR 20000003449 A KR20000003449 A KR 20000003449A KR 1019980024691 A KR1019980024691 A KR 1019980024691A KR 19980024691 A KR19980024691 A KR 19980024691A KR 20000003449 A KR20000003449 A KR 20000003449A
Authority
KR
South Korea
Prior art keywords
analog
digital
reference signal
signal
comparison
Prior art date
Application number
KR1019980024691A
Other languages
English (en)
Inventor
배종홍
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980024691A priority Critical patent/KR20000003449A/ko
Publication of KR20000003449A publication Critical patent/KR20000003449A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 신호를 디지털 신호로 변환할 때 요구되는 변환 시간을 1 사이클로 단축하여 빠른 시간 내 효율적인 변환이 가능한 아날로그-디지털 변환 장치 및 변환 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 디지털 기준 신호를 저장하는 저장수단; 상기 디지털 기준 신호를 아날로그 신호로 변환하여 아날로그 기준 신호로 출력하는 디지털-아날로그 변환 수단; 상기 디지털-아날로그 변환 수단으로부터 입력되는 상기 아날로그 기준 신호와 변환하고자 입력되는 아날로그 입력 신호를 비교하여 비교 결과 신호를 출력하는 비교 수단; 및 상기 비교 수단으로부터 출력되는 비교 결과 신호에 응답하여 상기 저장수단에 저장되어 있는 상기 디지털 기준 신호를 감소 또는 증가시키는 제어 수단을 포함한다.

Description

아날로그-디지털 변환 장치 및 그 변환 방법
본 발명은 아날로그-디지털 변환 장치 및 변환 방법에 관한 것이다.
먼저 아날로그-디지털 변환 원리를 간단히 살펴보면, 아날로그-디지털 변환 장치는 아날로그 형태의 입력 신호를 내부의 세분화된 기준 전압과 비교하여 이를 디지털 값으로 변환시킨다.
도 1은 종래의 가장 간단하고, 가장 빠른 플래시 타입의 아날로그-디지털 변환기를 도시한 것으로서, 다수개의 기준 전압을 생성하는 전압 생성부(10) 및 아날로그 입력 신호와 전압 생성부(10)로부터 입력되는 각 기준 전압을 비교하는 비교부(12)로 구성된다. 전압 생성부(10)는 전원 전압과 접지 전원 사이에 직렬로 연결된 다수개의 저항 소자를 포함하고, 각 저항 소자 사이의 노드에 인가되는 전압을 기준 전압으로 하여 비교부(12)로 출력한다. 비교부(12)는 전압 생성부(10)로부터 출력되는 각 기준 전압을 음의 단자(-)에, 아날로그 입력 신호를 양의 단자(+)에 입력받아 비교한 후 입력 전압(아날로그 입력 신호)이 기준 전압보다 큰 경우에 "1"의 신호를, 작은 경우에 "0"의 신호를 출력하는 다수개의 비교기(COM)를 포함한다.
플래시 타입의 N비트 아날로그-디지털 변환기의 경우에 2N개의 저항을 이용하여 기준 전압을 생성하고, 또한 (2N-1)개의 비교기를 이용하여 각각의 기준 전압과 아날로그 입력 신호를 비교한 결과 신호를 출력한다. 이 출력신호를 우선 디코딩(priority decoding)하여 입력 아날로그 신호에 해당하는 최종 디지털 신호를 얻게 된다.
전술한 플래시 타입의 아날로그-디지털 변환기의 경우 한 번에 아날로그-디지털 변환이 가능하다는 장점이 있지만, 하드웨어 부담이 커 문제가 된다.
이러한 하드웨어적인 부담을 덜기 위한 방법으로 SAR(Successive Approximation Register) 방식이 제안되었는데, 도 2는 SAR 기법의 아날로그-디지털 변환기 구조이다. SAR 기법의 아날로그-디지털 변환기 구조는 비교기(COM, 20), 디지털-아날로그 변환기(D/A, 21) 및 특수 레지스터(SAR, 24)와 이를 제어하는 컨트롤러(23)를 포함하는 변환 제어부(22)로 이루어진다. 도 3은 SAR 기법의 아날로그-디지털 변환기의 전체 변환 알고리듬을 보여주는 것으로서, 먼저 1단계(30)에서 SAR 레지스터(24)의 비트를 카운팅하기 위한 변수 I를 "1"로 세팅하고, SAR[1:N]을 "0"으로 초기화한 후, 2단계(32)에서 SAR 레지스터(24)의 I비트에 "1"을 할당하고(SAR = 1000…000), 3단계(34)에서 SAR 레지스터(24)의 값을 디지털-아날로그 변환(21)한 후 아날로그 입력 신호와 비교(20)하고, 아날로그 입력 신호가 SAR 레지스터 값보다 작으면 4단계(36)에서 SAR 레지스터의 I비트를 "0"으로 클리어한다(SAR = 0000…000). 만약 3단계(34)에서 아날로그 신호가 SAR 레지스터 값보다 크거나 같은 경우에는 SAR 레지스터의 값을 그대로 유지한 채 바로 5단계(38)로 넘어 간다. 5단계(38)에서 변수 I가 SAR 레지스터(24)의 크기를 나타내는 N과 비교하여 변수 I가 크거나 같으면 1단계(30)로 피드백하여 다시 시작하고, 작으면 다시 2단계(32)로 피드백한다. 여기서, 비교기(COM,20)는 아날로그 입력 신호가 SAR 레지스터(24) 값보다 크거나 같을 경우에 "1"을, 작을 경우에 "0"의 값을 출력한다. 이러한 과정을 N번째 비트까지 N사이클 반복 수행한 후의 SAR 레지스터(24)에 최종 저장된 값이 아날로그 입력 신호와 등가인 변환된 디지털 신호가 된다.
도 4는 6비트 SAR 아날로그-디지털 변환기 동작의 일실시예를 보여주는 것으로서, 아날로그 입력 신호가 110011인 경우에 있어서의 변환 사이클에 따른 SAR 레지스터의 값 변화와 아날로그 입력 신호에 대응하는 변환된 디지털 신호를 구하는 과정을 그래프로 나타낸 것이다. 제1 사이클부터 제6 사이클까지의 비교기(COM, 20)의 출력 신호는 "1" → "1" → "0" → "0" → "1" → "1"로 변하고, SAR 레지스터(24)의 값은 "100000" → "110000" → "110000" → "110000" → "110010" → "110011"로 변한다. 이러한 변화 과정을 도 3 및 도 4를 참조하여 구체적으로 살펴보면, 알고리듬의 1단계(30)에서 I를 "1"로 세팅하고, SAR 레지스터(24)를 초기화한 후 2단계(32)에서 SAR 레지스터(24)에 "100000"값이 할당되고, 3단계(34)에서 아날로그 입력 신호 "110011"이 SAR 레지스터 값보다 크기 때문에 SAR 레지스터는 그 값 "100000"을 유지하고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 "1"이고, N값은 "6"이므로, I에 "1"을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 "1"이 할당되어 "110000"(I의 값이 "2"이므로)이 할당되고, 3단계(34)에서 아날로그 입력 신호 "110011"이 SAR 레지스터 값보다 여전히 크기 때문에 SAR 레지스터는 그 값 "110000"을 유지하고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 "2"이고, N값은 "6"이므로, I에 "1"을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 "1"이 할당되어 "111000"(I의 값이 "3"이므로)이 되고, 3단계(34)에서 아날로그 입력 신호 "110011"이 SAR 레지스터 값보다 작기 때문에 SAR 레지스터[3]이 클리어 되어 SAR 레지스터의 값은 "110000"이 되고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 "3"이고, N값은 "6"이므로, I에 "1"을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 "1"이 할당되어 "110100"(I의 값이 "4"이므로)이 되고, 3단계(34)에서 아날로그 입력 신호 "110011"이 SAR 레지스터 값보다 작기 때문에 SAR 레지스터[4]가 클리어 되어 SAR 레지스터의 값은 "110000"이 되고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 "4"이고, N값은 "6"이므로, I에 "1"을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 "1"이 할당되어 "110010"(I의 값이 "5"이므로)이 되고, 3단계(34)에서 아날로그 입력 신호 "110011"이 SAR 레지스터 값보다 크기 때문에 SAR 레지스터는 그 값 "110010"을 유지하고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 "5"이고, N값은 "6"이므로, I에 "1"을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 "1"이 할당되어 "110011"(I의 값이 "6"이므로)이 되고, 3단계(34)에서 아날로그 입력 신호 "110011"이 SAR 레지스터 값과 같기 때문에 SAR 레지스터는 그 값 "110011"을 유지하고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 "6"이고, N값은 "6"이므로, 변환이 종료된다.
상기 종래의 SAR 방식의 아날로그-디지털 변환에 있어서의 문제점은 1개의 비교기를 이용하기 때문에 N비트 아날로그-디지털 변환 시 N 사이클의 변환 시간이 요구되어진다는 것이다.
도 5는 트래킹(tracking) 기법의 아날로그-디지털 변환기 구조이다. 트래킹 기법의 아날로그-디지털 변환기 구조는 비교기(COM, 50), 디지털-아날로그 변환기(D/A, 51) 및 업-다운 카운터(CNT, 54)와 이를 제어하는 컨트롤러(53)를 포함하는 변환 제어부(52)로 이루어진다.
도 6은 트래킹 기법의 아날로그-디지털 변환기의 전체 변환 알고리듬을 보여주는 것으로서, 먼저 1단계(60)에서 업다운 카운터 CNT[1:N]을 "0"으로 초기화한 후, 2단계(62)에서 업다운 카운터 CNT[1:N](52)의 값을 디지털-아날로그 변환(51)한 후 아날로그 입력 신호와 비교(50)하고, 아날로그 입력 신호가 CNT[1:N] 값보다 크거나 같을 경우 "1", 작을 경우 "0"을 출력한다. 비교 결과가 "1"인 경우 CNT[1:N]을 증가시키고, 비교 결과가 "0"인 경우 CNT[1:N]을 감소시켜 아날로그 입력 신호를 디지털화한 값으로 추적(tracking)하게 된다. 상기와 같은 트래킹 방식은 아날로그-디지털 변환은, 1개의 비교기와 DAC 쌍을 이용해서 1 사이클 만에 아날로그-디지털 변환을 수행할 수 있는 장점이 있으나, 아날로그 입력 신호와 최초 기준전압(초기 CNT[1:N]값) 간의 차가 큰 경우 트래킹에 필요한 사이클이 많아지게 되어 최악의 경우 N 비트 아날로그-디지털 변환 시 2N사이클의 변환 시간이 요구되어진다. 따라서, 상기와 같은 트래킹 방식의 아날로그-디지털 변환은 최초 기준전압을 결정하는 초기화 과정이 중요하다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 아날로그 신호를 디지털 신호로 변환할 때 요구되는 변환 시간을 1 사이클로 단축하여 빠른 시간 내 효율적인 변환이 가능한 아날로그-디지털 변환 장치 및 변환 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 아날로그-디지털 변환기 블록도.
도 2는 종래의 SAR 기법 아날로그-디지털 변환기 블록도.
도 3은 종래의 SAR 기법 아날로그-디지털 변환기의 전체 변환 알고리듬도.
도 4는 종래의 SAR 기법 아날로그-디지털 변환기 동작의 일실시예를 도시한 그래프도.
도 5는 종래의 트래킹(tracking) 기법 아날로그-디지털 변환기 블록도.
도 6은 종래의 트래킹 기법 아날로그-디지털 변환기의 전체 변환 알고리듬도.
도 7은 아날로그 입력 신호를 디지털 신호로 변환하는 본 발명의 일실시예 블록도.
도 8은 본 발명의 일실시예에 따른 상기 도 7의 아날로그-디지털 변환기의 전체 변환 알고리듬도.
* 도면의 주요 부분에 대한 설명
74 : SAR/CNT 레지스터 73 : 컨트롤러
72 : 변환 제어부 71 : 디지털-아날로그 변환기
70 : 비교기
상기 목적을 달성하기 위한 본 발명의 아날로그-디지털 변환 장치는, 디지털 기준 신호를 저장하는 저장수단; 상기 디지털 기준 신호를 아날로그 신호로 변환하여 아날로그 기준 신호로 출력하는 디지털-아날로그 변환 수단; 상기 디지털-아날로그 변환 수단으로부터 입력되는 상기 아날로그 기준 신호 및 변환하고자 입력되는 아날로그 입력 신호를 서로 비교하여 비교 결과 신호를 출력하는 비교 수단; 및 상기 비교 수단으로부터 출력되는 비교 결과 신호에 응답하여 상기 저장수단에 저장되어 있는 상기 디지털 기준 신호를 감소 또는 증가시키는 제어 수단을 포함하여 이루어진다.
또한, 본 발명의 아날로그-디지털 변환 방법은, 디지털 기준 신호의 비트를 카운팅하기 위한 제1 변수를 "1"로 세팅하고, 상기 디지털 기준 신호를 초기화하는 제1 단계; 상기 제1 변수 값에 해당하는 상기 디지털 기준 신호의 비트에 "1"을 할당하는 제2 단계; 상기 제2 단계로부터 출력되는 디지털 기준 신호를 제1 아날로그 기준 신호로 변환한 후 상기 제1 아날로그 기준 신호와 변환하고자 외부로부터 입력되는 제1 아날로그 입력 신호를 비교하는 제3 단계; 상기 제3 단계의 비교 결과, 상기 제1 아날로그 기준 신호가 상기 제1 아날로그 입력 신호보다 큰 경우 상기 제1 변수 값에 해당하는 상기 디지털 기준 신호의 비트에 "0"을 할당하는 제4 단계; 상기 제3 단계의 비교 결과, 상기 제1 아날로그 기준 신호가 상기 제1 아날로그 입력 신호보다 작거나 같은 경우와 상기 제4 단계 수행 후 상기 제1 변수와 상기 디지털 기준 신호의 비트수를 비교하는 제5 단계; 상기 제5 단계의 비교 결과, 상기 제1 변수가 상기 디지털 기준 신호의 비트수보다 작은 경우 상기 제1 변수에 "1"을 가산한 후에 상기 제2 단계부터 반복수행하는 제6 단계; 상기 제5 단계의 비교 결과, 상기 제1 변수가 상기 디지털 기준 신호의 비트수보다 크거나 같은 경우 상기 디지털 기준 신호를 제2 아날로그 기준 신호로 변환한 후 상기 제2 아날로그 기준 신호와 변환하고자 외부로부터 입력되는 제2 아날로그 입력 신호를 비교하는 제7 단계; 상기 제7 단계의 비교 결과, 상기 제2 아날로그 입력 신호가 상기 제2 아날로그 기준 신호보다 크거나 같은 경우 상기 디지털 기준 신호를 소정 크기 증가시켜 상기 제2 아날로그 입력 신호의 변환된 디지털 신호로 출력하는 제8 단계; 및 상기 제7 단계의 비교 결과, 상기 제2 아날로그 입력 신호가 상기 제2 아날로그 기준 신호보다 작은 경우 상기 디지털 기준 신호를 소정 크기 감소시켜 상기 제2 아날로그 입력 신호의 변환된 디지털 신호로 출력하는 제9 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
도 7은 아날로그 입력 신호를 디지털 신호로 변환하는 본 발명의 일실시예 블록도로서, 종래 기술의 SAR 레지스터와 업다운 카운터 CNT의 기능이 합쳐진 특수 레지스터(SAR/CNT, 74)와 이를 제어하는 컨트롤러(73)를 포함하는 변환 제어부(72), SAR/CNT 레지스터(74)의 값을 아날로그 신호로 디지털-아날로그 변환하는 디지털-아날로그 변환기(D/A, 71) 및 변환된 신호와 아날로그 입력 신호를 비교하는 비교기(COM, 70)로 이루어진다.
도 8은 본 발명의 일실시예에 따른 상기 도 7의 아날로그-디지털 변환기의 전체 변환 알고리듬을 보여주는 것으로서, 먼저 1단계(80)에서 SAR/CNT 레지스터(74)의 비트를 카운팅하기 위한 변수 I를 "1"로 세팅하고, SAR/CNT[1:N]을 "0"으로 초기화한 후, 2단계(82)에서 SAR/CNT 레지스터(24)의 I비트에 "1"을 할당하고(SAR/CNT = 1000…000), 3단계(84)에서 SAR/CNT 레지스터(74)의 값을 디지털-아날로그 변환(71)한 후 아날로그 입력 신호와 비교(70)하고, 아날로그 입력 신호가 SAR/CNT 레지스터 값보다 작으면 4단계(86)에서 SAR/CNT 레지스터(74)의 I비트를 "0"으로 클리어한다(SAR/CNT = 0000…000). 만약 3단계(84)에서 아날로그 신호가 SAR/CNT 레지스터 값보다 크거나 같은 경우에는 SAR/CNT 레지스터의 값을 그대로 유지한 채 바로 5단계(88)로 넘어 간다. 5단계(88)에서 변수 I가 SAR/CNT 레지스터(74)의 크기를 나타내는 N과 비교하여 변수 I가 작으면 변수 I를 1 증가한 후 다시 2단계(82)로 피드백하여 반복 수행한다. 여기서, 비교기(COM, 70)는 아날로그 입력 신호가 SAR/CNT 레지스터(74) 값보다 크거나 같을 경우에 "1"을, 작을 경우에 "0"의 값을 출력한다. 이러한 과정을 N번째 비트까지 N사이클 반복 수행한 후의 SAR/CNT 레지스터(74)에 최종 저장된 값이 아날로그 입력 신호와 등가인 디지털 신호이다. 그리고, 이 디지털 신호가 트래킹 방식의 아날로그-디지털 변환에서 아날로그 입력 신호와 비교될 초기 기준 전압 CNT[1:N]이 된다. 이러한 초기화 과정 이후 매 사이클마다 트래킹 방식의 아날로그-디지털 변환 동작으로 SAR/CNT[1:N](74)의 값을 디지털-아날로그 변환(71)한 후 아날로그 입력 신호와 비교(70)하고, 아날로그 입력 신호가 SAR/CNT[1:N] 값보다 크거나 같을 경우 "1", 작을 경우 "0"을 출력한다. 비교 결과가 "1"인 경우 컨트롤러(73)에 의해 SAR/CNT[1:N]을 증가시키고, 비교 결과가 "0"인 경우 컨트롤러(73)에 의해 SAR/CNT[1:N]을 감소시킴으로써 아날로그 입력 신호를 디지털화한 값으로 추적(tracking)하게 된다.
따라서, 본 발명은 종래 트래킹 방식의 아날로그-디지털 변환에서 문제가 되었던 초기값 설정을 SAR 방식을 통해 결정하고, 그 이후 트래킹 방식을 통해 매 사이클마다 정확한 아날로그-디지털 변환을 수행할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 1쌍의 비교기와 DAC를 이용하여 SAR 방식의 아날로그-디지털 변환을 통해 최초 기준 전압(초기값)을 설정한 후 트래킹 방식으로 아날로그-디지털 변환 동작을 수행함으로써, 트래킹 방식의 아날로그-디지털 변환기의 변환 지연 문제를 해결하고, 초기화 후에는 트래킹 방식으로 매 사이클에 한 번씩 아날로그-디지털 변환이 가능하다.

Claims (9)

  1. 디지털 기준 신호를 저장하는 저장수단;
    상기 디지털 기준 신호를 아날로그 신호로 변환하여 아날로그 기준 신호로 출력하는 디지털-아날로그 변환 수단;
    상기 디지털-아날로그 변환 수단으로부터 입력되는 상기 아날로그 기준 신호 및 변환하고자 입력되는 아날로그 입력 신호를 서로 비교하여 비교 결과 신호를 출력하는 비교 수단; 및
    상기 비교 수단으로부터 출력되는 비교 결과 신호에 응답하여 상기 저장수단에 저장되어 있는 상기 디지털 기준 신호를 감소 또는 증가시키는 제어 수단
    을 포함하여 이루어지는 아날로그-디지털 변환 장치.
  2. 제 1 항에 있어서,
    상기 비교 수단은,
    상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 크거나 같은 경우에 상기 비교 결과 신호를 "1"로 출력하는 아날로그-디지털 변환 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 비교 수단은,
    상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 작은 경우에 상기 비교 결과 신호를 "0"으로 출력하는 아날로그-디지털 변환 장치.
  4. 제 3 항에 있어서,
    상기 디지털 기준 신호의 초기값은,
    N비트의 상기 아날로그 입력 신호에 대해 SAR(Successive Approximation Register) 방식의 아날로그-디지털 변환 수행 후 출력되는 디지털 값인 것을 특징으로 하는 아날로그-디지털 변환 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 수단은,
    상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 크거나 같은 경우에 상기 저장수단에 저장되어 있는 상기 디지털 기준 신호를 소정 크기만큼 증가시키는 것을 특징으로 하는 아날로그-디지털 변환 장치.
  6. 제 5 항에 있어서,
    상기 소정 크기는
    "1"인 것을 특징으로 하는 아날로그-디지털 변환 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 수단은,
    상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 작은 경우에 상기 저장수단에 저장되어 있는 상기 디지털 기준 신호를 소정 크기만큼 감소시키는 것을 특징으로 하는 아날로그-디지털 변환 장치.
  8. 제 7 항에 있어서,
    상기 소정 크기는
    "1"인 것을 특징으로 하는 아날로그-디지털 변환 장치.
  9. 디지털 기준 신호의 비트를 카운팅하기 위한 제1 변수를 "1"로 세팅하고, 상기 디지털 기준 신호를 초기화하는 제1 단계;
    상기 제1 변수 값에 해당하는 상기 디지털 기준 신호의 비트에 "1"을 할당하는 제2 단계;
    상기 제2 단계로부터 출력되는 디지털 기준 신호를 제1 아날로그 기준 신호로 변환한 후 상기 제1 아날로그 기준 신호와 변환하고자 외부로부터 입력되는 제1 아날로그 입력 신호를 비교하는 제3 단계;
    상기 제3 단계의 비교 결과, 상기 제1 아날로그 기준 신호가 상기 제1 아날로그 입력 신호보다 큰 경우 상기 제1 변수 값에 해당하는 상기 디지털 기준 신호의 비트에 "0"을 할당하는 제4 단계;
    상기 제3 단계의 비교 결과, 상기 제1 아날로그 기준 신호가 상기 제1 아날로그 입력 신호보다 작거나 같은 경우와 상기 제4 단계 수행 후 상기 제1 변수와 상기 디지털 기준 신호의 비트수를 비교하는 제5 단계;
    상기 제5 단계의 비교 결과, 상기 제1 변수가 상기 디지털 기준 신호의 비트수보다 작은 경우 상기 제1 변수에 "1"을 가산한 후에 상기 제2 단계부터 반복수행하는 제6 단계;
    상기 제5 단계의 비교 결과, 상기 제1 변수가 상기 디지털 기준 신호의 비트수보다 크거나 같은 경우 상기 디지털 기준 신호를 제2 아날로그 기준 신호로 변환한 후 상기 제2 아날로그 기준 신호와 변환하고자 외부로부터 입력되는 제2 아날로그 입력 신호를 비교하는 제7 단계;
    상기 제7 단계의 비교 결과, 상기 제2 아날로그 입력 신호가 상기 제2 아날로그 기준 신호보다 크거나 같은 경우 상기 디지털 기준 신호를 소정 크기 증가시켜 상기 제2 아날로그 입력 신호의 변환된 디지털 신호로 출력하는 제8 단계; 및
    상기 제7 단계의 비교 결과, 상기 제2 아날로그 입력 신호가 상기 제2 아날로그 기준 신호보다 작은 경우 상기 디지털 기준 신호를 소정 크기 감소시켜 상기 제2 아날로그 입력 신호의 변환된 디지털 신호로 출력하는 제9 단계
    을 포함하여 이루어지는 N비트 아날로그-디지털 변환 방법.
KR1019980024691A 1998-06-29 1998-06-29 아날로그-디지털 변환 장치 및 그 변환 방법 KR20000003449A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024691A KR20000003449A (ko) 1998-06-29 1998-06-29 아날로그-디지털 변환 장치 및 그 변환 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024691A KR20000003449A (ko) 1998-06-29 1998-06-29 아날로그-디지털 변환 장치 및 그 변환 방법

Publications (1)

Publication Number Publication Date
KR20000003449A true KR20000003449A (ko) 2000-01-15

Family

ID=19541218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024691A KR20000003449A (ko) 1998-06-29 1998-06-29 아날로그-디지털 변환 장치 및 그 변환 방법

Country Status (1)

Country Link
KR (1) KR20000003449A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731030B1 (ko) * 2000-12-21 2007-06-22 엘지.필립스 엘시디 주식회사 아날로그-디지털 변환회로 및 아날로그 신호를 디지털 신호로 변환하는 방법
KR100974346B1 (ko) * 2008-06-11 2010-08-06 한전케이디엔주식회사 디지털형 프로브 검사 장치 및 검사 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003947A (ko) * 1989-07-07 1991-02-28 프레데릭 얀 스미트 A/d 변환기
WO1996010297A1 (en) * 1994-09-29 1996-04-04 Rosemount Inc. System for calibrating analog-to-digital converter
KR960012806U (ko) * 1994-09-14 1996-04-17 엘지일렉트론주식회사 아나로그/디지탈 변환장치
KR960036339A (ko) * 1995-03-31 1996-10-28 배순훈 병렬/축차 혼합형 아날로그/디지탈 변환회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003947A (ko) * 1989-07-07 1991-02-28 프레데릭 얀 스미트 A/d 변환기
KR960012806U (ko) * 1994-09-14 1996-04-17 엘지일렉트론주식회사 아나로그/디지탈 변환장치
WO1996010297A1 (en) * 1994-09-29 1996-04-04 Rosemount Inc. System for calibrating analog-to-digital converter
KR960036339A (ko) * 1995-03-31 1996-10-28 배순훈 병렬/축차 혼합형 아날로그/디지탈 변환회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731030B1 (ko) * 2000-12-21 2007-06-22 엘지.필립스 엘시디 주식회사 아날로그-디지털 변환회로 및 아날로그 신호를 디지털 신호로 변환하는 방법
KR100974346B1 (ko) * 2008-06-11 2010-08-06 한전케이디엔주식회사 디지털형 프로브 검사 장치 및 검사 방법

Similar Documents

Publication Publication Date Title
KR100318441B1 (ko) 아날로그-디지털변환장치및그변환방법
US11070225B2 (en) Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges
US6011502A (en) Pseudo two-step current-mode analog-to-digital converter
US10727857B2 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
US10491232B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension
JPH01131918A (ja) Ａｄ変換器
US5455583A (en) Combined conventional/neural network analog to digital converter
US20230261665A1 (en) Successive-approximation analog-to-digital converters
JP2006121378A (ja) Ａ／ｄ変換装置
KR20000003449A (ko) 아날로그-디지털 변환 장치 및 그 변환 방법
KR100340062B1 (ko) 아날로그-디지털 변환 시간을 최적화한 아날로그-디지털변환 장치 및 그 변환 방법
US5424736A (en) Latched neural network A/D converter
US5479169A (en) Multiple neural network analog to digital converter for simultaneously processing multiple samples
KR100318446B1 (ko) 축차근사레지스터를이용한아날로그-디지털변환장치
JPS60102024A (ja) アナログ・デイジタル変換方式
JPH03159320A (ja) アナログ―ディジタル変換器
JPH04235418A (ja) Ａｄ変換器
KR100339542B1 (ko) 고속 아날로그/디지털 변환기
KR102242402B1 (ko) 아날로그 신호를 복수의 비트의 디지털 정보로 변환하는 방법
JPH07231256A (ja) アナログ／ディジタル変換器
JP4519475B2 (ja) Ａ／ｄコンバータ
KR20000004592A (ko) 가변 크기의 비교창을 이용한 아날로그-디지털 변환 장치
KR100189748B1 (ko) 고속 연속 근사 a/d 변환기
KR20000014801A (ko) 아날로그-디지탈 변환기 및 변환방법
KR20010064488A (ko) 아날로그/디지털 변환기

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E801 Decision on dismissal of amendment
E601 Decision to refuse application