KR100340062B1

KR100340062B1 - 아날로그-디지털 변환 시간을 최적화한 아날로그-디지털변환 장치 및 그 변환 방법

Info

Publication number: KR100340062B1
Application number: KR1019990060573A
Authority: KR
Inventors: 배종홍
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-22
Filing date: 1999-12-22
Publication date: 2002-06-12
Also published as: KR20010063488A

Abstract

본 발명은 트래킹 기법의 아날로그-디지털 변환 시 아날로그 입력 신호와 최초 기준전압 간의 차가 큰 경우의 변환 시간을 1 사이클로 단축하여 빠른 시간 내 효율적인 변환을 수행하도록 한 아날로그-디지털 변환 장치 및 그 변환 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 로 변환하여 아날로그 기준 신호로 출력하는 디지털-아날로그 변환 수단; 상기 디지털-아날로그 변환 수단으로부터 입력되는 상기 아날로그 기준 신호 및 변환하고자 입력되는 아날로그 입력 신호를 서로 비교하여, 상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 크거나 같은 경우 "1"의 비교 결과 신호를 출력하는 비교 수단; 상기 비교 수단으로부터 출력되는 비교 결과 신호를 차례대로 각각 저장하는 제1 및 제2 래치수단; 상기 제1 및 제2 래치수단에 저장된 비교 결과 신호에 대한 등가 여부를 비교하는 등가비교수단; 및 상기 등가비교수단으로부터 출력되는 등가비교결과신호에 응답하여 상기 디지털 기준 신호를 제어하는 제어수단을 포함한다.

Description

아날로그-디지털 변환 시간을 최적화한 아날로그-디지털 변환 장치 및 그 변환 방법 {Analog-to-digital converting apparatus and method for optimizing converting time}

본 발명은 아날로그-디지털 변환 장치에 관한 것이다.

먼저 아날로그-디지털 변환 원리를 간단히 살펴보면, 아날로그-디지털 변환 장치는 아날로그 형태의 입력 신호를 내부의 세분화된 기준 전압과 비교하여 이를 디지털 값으로 변환시킨다.

도 1은 종래의 가장 간단하고, 가장 빠른 플래시 타입의 아날로그-디지털 변환기를 도시한 것으로서, 다수개의 기준 전압을 생성하는 전압 생성부(10) 및 아날로그 입력 신호와 전압 생성부(10)로부터 입력되는 각 기준 전압을 비교하는 비교부(12)로 구성된다. 전압 생성부(10)는 전원 전압(VCC)과 접지 전원(GND) 사이에 직렬로 연결된 다수개의 저항 소자를 포함하고, 각 저항 소자 사이의 노드에 인가되는 전압을 기준 전압으로 하여 비교부(12)로 출력한다. 비교부(12)는 전압 생성부(10)로부터 출력되는 각 기준 전압을 양의 단자(+)에, 아날로그 입력 신호를 음의 단자(-)에 입력받아 비교한 후 입력 전압이 기준 전압보다 큰 경우에 '1'의 신호를, 작은 경우에 '0'의 신호를 출력하는 다수개의 비교기(COM)를 포함한다.

플래시 타입의 N비트 아날로그-디지털 변환기의 경우에 2^N개의 저항을 이용하여 기준 전압을 생성하고, 또한 (2^N-1)개의 비교기를 통해 각각의 기준 전압과 아날로그 입력 신호를 비교하여, 아날로그 입력 신호보다 큰 기준 전압 중에서 제일 큰 값을 선택하여 변환된 결과 신호로 출력한다.

상기한 바와 같은 플래시 타입의 아날로그-디지털 변환기는, 한 번에 아날로그-디지털 변환이 가능하다는 장점이 있지만, 하드웨어 부담이 커 문제가 된다.

이러한 하드웨어적인 부담을 덜기 위한 방법으로 SAR(Successive Approximation Register) 방식 및 트래킹(tracking) 방식이 제안되었다.

도 2는 SAR 기법의 아날로그-디지털 변환기 구조이다. SAR 기법의 아날로그-디지털 변환기 구조는 비교기(COM, 20), 디지털-아날로그 변환기(D/A, 21) 및 특수 레지스터(SAR, 24)와 이를 제어하는 디지털 제어 부분(23)을 포함하는 변환 제어부(22)로 이루어진다. 도 3은 SAR 기법의 아날로그-디지털 변환기의 전체 변환 알고리듬을 보여주는 것으로서, 먼저 1단계(30)에서 SAR 레지스터(24)의 비트를 카운팅하기 위한 변수 I를 '1'로 세팅하고, SAR[1:N]을 '0'으로 초기화한 후, 2단계(32)에서 SAR 레지스터(24)의 I비트에 '1'을 할당하고(SAR = 1000…000), 3단계(34)에서 SAR 레지스터(24)의 값을 디지털-아날로그 변환(21)한 후 아날로그 입력 신호와 비교(20)하고, 아날로그 입력 신호가 SAR 레지스터 값보다 작으면4단계(36)에서 SAR 레지스터의 I비트를 '0'으로 클리어한다(SAR = 0000…000). 만약 3단계(34)에서 아날로그 신호가 SAR 레지스터 값보다 크거나 같은 경우에는 SAR 레지스터의 값을 그대로 유지한 채 바로 5단계(38)로 넘어 간다. 5단계(38)에서 변수 I를 SAR 레지스터(24)의 크기를 나타내는 N과 비교하여 변수 I가 크거나 같으면 끝마치고, 작으면 다시 2단계(32)로 피드백한다. 여기서, 비교기(COM,20)는 아날로그 입력 신호가 SAR 레지스터(24) 값보다 크거나 같을 경우에 '1'을, 작을 경우에 '0'의 값을 출력한다. 이러한 과정을 N번째 비트까지 N사이클 반복 수행한 후의 SAR 레지스터(24)에 최종 저장된 값이 아날로그 입력 신호와 등가인 변환된 디지털 신호가 된다.

도 4는 6비트 SAR 아날로그-디지털 변환기 동작의 일실시예를 보여주는 것으로서, 아날로그 입력 신호가 110011인 경우에 있어서의 변환 사이클에 따른 SAR 레지스터의 값 변화와 아날로그 입력 신호에 대응하는 변환된 디지털 신호를 구하는 과정을 그래프로 나타낸 것이다. 제1 사이클부터 제6 사이클까지의 비교기(COM, 20)의 출력 신호는 '1' → '1' → '0' → '0' → '1' → '1'로 변하고, SAR 레지스터(24)의 값은 '100000' → '110000' → '110000' → '110000' → '110010' → '110011'로 변한다. 이러한 변화 과정을 도 3 및 도 4를 참조하여 구체적으로 살펴보면, 알고리듬의 1단계(30)에서 I를 '1'로 세팅하고, SAR 레지스터(24)를 초기화한 후 2단계(32)에서 SAR 레지스터(24)에 '100000'값이 할당되고, 3단계(34)에서 아날로그 입력 신호 '110011'이 SAR 레지스터 값보다 크기 때문에 SAR 레지스터는 그 값 '100000'을 유지하고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 '1'이고, N값은 '6'이므로, I에 '1'을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 '1'이 할당되어 '110000'(I의 값이 '2'이므로)이 할당되고, 3단계(34)에서 아날로그 입력 신호 '110011'이 SAR 레지스터 값보다 여전히 크기 때문에 SAR 레지스터는 그 값 '110000'을 유지하고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 '2'이고, N값은 '6'이므로, I에 '1'을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 '1'이 할당되어 '111000'(I의 값이 '3'이므로)이 되고, 3단계(34)에서 아날로그 입력 신호 '110011'이 SAR 레지스터 값보다 작기 때문에 SAR 레지스터[3]이 클리어 되어 SAR 레지스터의 값은 '110000'이 되고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 '3'이고, N값은 '6'이므로, I에 '1'을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 '1'이 할당되어 '110100'(I의 값이 '4'이므로)이 되고, 3단계(34)에서 아날로그 입력 신호 '110011'이 SAR 레지스터 값보다 작기 때문에 SAR 레지스터[4]가 클리어 되어 SAR 레지스터의 값은 '110000'이 되고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 '4'이고, N값은 '6'이므로, I에 '1'을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째 비트에 '1'이 할당되어 '110010'(I의 값이 '5'이므로)이 되고, 3단계(34)에서 아날로그 입력 신호 '110011'이 SAR 레지스터 값보다 크기 때문에 SAR 레지스터는 그 값 '110010'을 유지하고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 '5'이고, N값은 '6'이므로, I에 '1'을 가산한 후 다시 2단계(32)로 피드백된다. 다시 2단계(32)에서 SAR 레지스터(24)의 I번째비트에 '1'이 할당되어 '110011'(I의 값이 '6'이므로)이 되고, 3단계(34)에서 아날로그 입력 신호 '110011'이 SAR 레지스터 값과 같기 때문에 SAR 레지스터는 그 값 '110011'을 유지하고, 5단계(38) 내지 6단계에서 비교하는 데 I값은 '6'이고, N값은 '6'이므로, 변환이 종료된다.

상기 일실시예를 통해 본 종래의 SAR 방식의 아날로그-디지털 변환에 있어서의 문제점은 1개의 비교기를 이용하기 때문에 N비트 아날로그-디지털 변환 시 N 사이클의 변환 시간이 요구되어진다는 것이다.

도 5는 트래킹(tracking) 기법의 아날로그-디지털 변환기 구조이다. 트래킹 기법의 아날로그-디지털 변환기 구조는 비교기(COM, 50), 디지털-아날로그 변환기(D/A, 51) 및 업-다운 카운터(CNT, 54)와 이를 제어하는 컨트롤러(53)를 포함하는 변환 제어부(52)로 이루어진다.

도 6은 트래킹 기법의 아날로그-디지털 변환기의 전체 변환 알고리듬을 보여주는 것으로서, 먼저 1단계(60)에서 업다운 카운터 CNT[1:N]을 '0'으로 초기화한 후, 2단계(62)에서 업다운 카운터 CNT[1:N](52)의 값을 디지털-아날로그 변환(51)한 후 아날로그 입력 신호와 비교(50)하고, 아날로그 입력 신호가 CNT[1:N] 값보다 크거나 같을 경우 '1', 작을 경우 '0'을 출력한다. 비교 결과가 '1'인 경우 CNT[1:N]을 증가시키고, 비교 결과가 '0'인 경우 CNT[1:N]을 감소시켜 아날로그 입력 신호를 디지털화한 값으로 추적(tracking)하게 된다. 상기와 같은 트래킹 방식의 아날로그-디지털 변환은, 1개의 비교기와 DAC 쌍을 이용해서 1 사이클 만에 아날로그-디지털 변환을 수행할 수 있는 장점이 있으나, 아날로그 입력 신호와 최초기준전압(초기 CNT[1:N]값) 간의 차가 큰 경우 트래킹에 필요한 사이클이 많아지게 되어 최악의 경우 N 비트 아날로그-디지털 변환 시 2^N사이클의 변환 시간이 요구되어진다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 트래킹 기법의 아날로그-디지털 변환 시 아날로그 입력 신호와 최초 기준전압 간의 차가 큰 경우의 변환 시간을 1 사이클로 단축하여 빠른 시간 내 효율적인 변환을 수행하도록 한 아날로그-디지털 변환 장치 및 그 변환 방법을 제공하는데 그 목적이 있다.

도 1은 플래시 타입의 아날로그-디지털 변환기를 도시한 도면.

도 2는 SAR 기법의 아날로그-디지털 변환기에 대한 블록도.

도 3은 SAR 기법의 아날로그-디지털 변환기에 대한 전체 변환 알고리듬도.

도 4는 6비트 SAR 아날로그-디지털 변환기 동작의 일실시예를 보여주는 도면.

도 5는 트래킹(tracking) 기법의 아날로그-디지털 변환기에 대한 블록도.

도 6은 트래킹 기법의 아날로그-디지털 변환기에 대한 전체 변환 알고리듬도.

도 7은 아날로그 입력 신호를 디지털 신호로 변환하는 본 발명의 일실시예적인 블록도.

도 8은 본 발명의 일실시예에 따른 상기 도 7의 아날로그-디지털 변환기에 대한 전체 변환 알고리듬도.

* 도면의 주요 부분에 대한 설명

70 : 비교기 71 : 디지털-아날로그 변환기

72 : 변환제어부 73 : 컨트롤러

74 : SAR/CNT 레지스터 75, 76 : 래치

77 : 등가비교기

상기 목적을 달성하기 위한 본 발명은, 디지털 기준 신호를 저장하는 저장수단; 상기 디지털 기준 신호를 아날로그 신호로 변환하여 아날로그 기준 신호로 출력하는 디지털-아날로그 변환 수단; 상기 디지털-아날로그 변환 수단으로부터 입력되는 상기 아날로그 기준 신호 및 변환하고자 입력되는 아날로그 입력 신호를 서로 비교하여, 상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 크거나 같은 경우 "1"의 비교 결과 신호를 출력하는 비교 수단; 상기 비교 수단으로부터 출력되는 비교 결과 신호를 차례대로 각각 저장하는 제1 및 제2 래치수단; 상기 제1 및 제2 래치수단에 저장된 비교 결과 신호에 대한 등가 여부를 비교하는 등가비교수단; 및 상기 등가비교수단으로부터 출력되는 등가비교결과신호에 응답하여 상기 디지털 기준 신호를 제어하는 제어수단을 포함한다.

또한, 본 발명은 상기와 같이 구성된 아날로그-디지털 변환 장치를 위한 아날로그-디지털 변환 방법에 있어서, 상기 등가비교수단으로부터 출력되는 등가비교결과신호의 인에이블 여부를 체크하는 제1 단계; 상기 제1 단계의 체크 결과, 상기 등가비교결과신호가 인에이블되었을 경우에 상기 디지털 기준 신호의 비트를 카운팅하기 위한 제1 변수를 "1"로 세팅하고, 상기 디지털 기준 신호를 초기화하는 제2 단계; 상기 제1 변수 값에 해당하는 상기 디지털 기준 신호의 비트에 "1"을 할당하는 제3 단계; 상기 제3 단계로부터 출력되는 디지털 기준 신호를 제1 아날로그 기준 신호로 변환한 후 상기 제1 아날로그 기준 신호와 변환하고자 외부로부터 입력되는 제1 아날로그 입력 신호를 비교하는 제4 단계; 상기 제4 단계의 비교 결과, 상기 제1 아날로그 기준 신호가 상기 제1 아날로그 입력 신호보다 큰 경우 상기 제1 변수 값에 해당하는 상기 디지털 기준 신호의 비트에 "0"을 할당하며, 상기 제1 아날로그 기준 신호가 상기 제1 아날로그 입력 신호보다 작거나 같은 경우 상기 디지탈 기준 신호의 비트에 "1"을 할당하는 제5 단계; 상기 제5 단계 수행 후 상기 제1 변수와 상기 디지털 기준 신호의 비트수를 비교하는 제6 단계; 상기 제6 단계의 비교 결과, 상기 제1 변수가 상기 디지털 기준 신호의 비트수보다 작은 경우 상기 제1 변수에 "1"을 가산한 후에 상기 제3 단계부터 반복수행하고, 상기 제1 변수가 상기 디지털 기준 신호의 비트수보다 크거나 같은 경우 상기 제1 단계로 피드백하여 반복수행하는 제7 단계; 상기 제1 단계의 체크 결과, 상기 등가비교결과신호가 디스에이블되었을 경우 상기 디지털 기준 신호를 제2 아날로그 기준 신호로 변환한 후 상기 제2 아날로그 기준 신호와 변환하고자 외부로부터 입력되는 제2 아날로그 입력 신호를 비교하는 제8 단계; 상기 제8 단계의 비교 결과, 상기 제2 아날로그 입력 신호가 상기 제2 아날로그 기준 신호보다 크거나 같은 경우 상기 디지털 기준 신호를 소정 크기 증가시켜 상기 제2 아날로그 입력 신호의 변환된 디지털 신호로 출력하고, 상기 제1 단계로 피드백하는 제9 단계; 및 상기 제8 단계의 비교 결과, 상기 제2 아날로그 입력 신호가 상기 제2 아날로그 기준 신호보다 작은 경우 상기 디지털 기준 신호를 소정 크기 감소시켜 상기 제2 아날로그 입력 신호의 변환된 디지털 신호로 출력하고, 상기 제1 단계로 피드백하는 제10 단계를 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 7은 아날로그 입력 신호를 디지털 신호로 변환하는 본 발명의 일실시예적인 블록도로서, 변환된 기준 신호와 아날로그 입력 신호를 비교하는 비교기(COM, 70)와, 상기 비교기(70)의 비교 결과를 차례대로 래치하는 2개의 래치(75, 76), 상기 2개의 래치(75, 76)에 저장된 비교 결과들에 대한 등가 여부를 비교하는 등가비교기(77), 종래 기술의 SAR 레지스터와 업다운 카운터 CNT의 기능이 합쳐진 특수 레지스터(SAR/CNT, 74) 및 상기 등가비교기(77)로부터 출력되는 등가비교결과신호(FC)에 응답하여 상기 특수 레지스터(74)를 제어하는 컨트롤러(73)를 포함하는 변환 제어부(72), SAR/CNT 레지스터(74)의 값을 아날로그 신호로 변환하여 상기 비교기(70)의 변환된 기준 신호로 입력하는 디지털-아날로그 변환기(D/A, 71)로 이루어진다.

상기 도 7과 같이 구성된 본 발명의 아날로그-디지털 변환기는, 비교기(70)에서 변환된 기준 신호와 아날로그 입력 신호를 비교하여 그 결과를 래치(75)에 저장하고, 그 다음번 변환된 새로운 기준 신호와 아날로그 입력 신호를 비교하여 그 결과를 다시 래치(75)에 저장하되, 이때 래치(75)에 저장된 이전의 비교 결과를 그 다음 래치(76)에 저장한다. 그리고, 등가비교기(77)에서 래치(75, 76)에 저장된 비교 결과를 비교하여 두 값이 서로 일치할 경우 등가비교결과신호(FC)를 '1'로 인에이블시켜 출력한다. 즉, 디지털-아날로그 변환기(710)를 거쳐 아날로그 신호로 변환된 특수 레지스터(SAR/CNT)의 값이 비교기(70)를 통해 아날로그 입력 신호와 비교되어, 아날로그 입력 신호보다 2번 연속으로 크거나 작을 경우에 래치(75, 76)에 저장된 비교 결과가 서로 동일하게 되며, 이때 등가비교기(77)에서 '1'로 인에이블된 등가비교결과신호(FC)를 출력하게 된다.

도 8은 본 발명의 일실시예에 따른 상기 도 7의 아날로그-디지털 변환기의 전체 변환 알고리듬을 보여주는 것으로서, 먼저 1단계(80)에서 등가비교기(77)로부터 출력되는 등가비교결과신호(FC)의 인에이블 여부를 체크한다. 상기 1단계의 체크 결과, 등가비교결과신호(FC)가 '1'로 인에이블되어 있는 경우에 종래의 SAR 기법을 사용한 아날로그-디지털 변환 알고리듬과 유사하게 변환 동작한다. 구체적으로, 2단계(82)에서 SAR/CNT 레지스터(74)의 비트를 카운팅하기 위한 변수 I를 '1'로 세팅하고, SAR/CNT[1:N]을 '0'으로 초기화한 후, 3단계(84)에서 SAR/CNT 레지스터(74)의 I비트에 '1'을 할당하고(SAR/CNT = 1000…000), 4단계(86)에서 SAR/CNT 레지스터(74)의 값을 디지털-아날로그 변환한 후 아날로그 입력 신호와 비교하고,아날로그 입력 신호가 SAR/CNT 레지스터 값보다 작으면 5단계(88)에서 SAR/CNT 레지스터(74)의 I비트를 '0'으로 클리어한다(SAR/CNT = 0000…000). 만약 4단계(86)에서 아날로그 신호가 SAR/CNT 레지스터 값보다 크거나 같은 경우에는 SAR/CNT 레지스터의 값을 그대로 유지한 채 바로 6단계(90)로 넘어 간다. 여기서, 비교기(70)의 비교결과신호(COM)는 아날로그 신호가 변환된 SAR/CNT 레지스터의 값보다 크거나 같을 경우에 '1', 작을 경우에 '0'을 각각 출력한다.

계속해서, 6단계(90)에서 변수 I를 SAR/CNT 레지스터(74)의 크기를 나타내는 N과 비교하여, 비교 결과 변수 I가 작으면 7단계(92)에서 변수 I를 1 증가한 후 다시 3단계(84)로 피드백하여 반복 수행한다. 이러한 과정을 N번째 비트까지 N사이클 반복 수행한 후의 SAR/CNT 레지스터(74)에 최종 저장된 값이 아날로그 입력 신호와 등가인 디지털 신호이다.

상기 1단계의 체크 결과, 등가비교결과신호(FC)가 '0'으로 디스에이블되어 있는 경우에는 상기 도 6의 트래킹 기법을 사용한 아날로그-디지털 변환 알고리듬과 동일하게 수행된다(단계 94, 96 및 98).

따라서, 본 발명은 종래 트래킹 방식의 아날로그-디지털 변환에서 문제가 되었던 아날로그 입력 신호와 최초 기준전압 간의 차이가 큰 경우의 변환 지연을 SAR 방식을 통해 1사이클로 단축하여 아날로그-디지털 변환을 수행할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 트래킹 기법의 아날로그-디지털 변환 시 아날로그 입력 신호와 최초 기준전압 간의 차가 큰 경우의 변환 시간을 1 사이클로 단축하여 빠른 시간 내 효율적인 변환을 수행할 수 있는 효과가 있다.

Claims

삭제
디지털 기준 신호를 저장하는 저장수단;

상기 디지털 기준 신호를 아날로그 신호로 변환하여 아날로그 기준 신호로 출력하는 디지털-아날로그 변환 수단;

상기 디지털-아날로그 변환 수단으로부터 입력되는 상기 아날로그 기준 신호 및 변환하고자 입력되는 아날로그 입력 신호를 서로 비교하여, 상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 크거나 같은 경우 "1"의 비교 결과 신호를 출력하는 비교 수단;

상기 비교 수단으로부터 출력되는 비교 결과 신호를 차례대로 각각 저장하는 제1 및 제2 래치수단;

상기 제1 및 제2 래치수단에 저장된 비교 결과 신호에 대한 등가 여부를 비교하는 등가비교수단; 및

상기 등가비교수단으로부터 출력되는 등가비교결과신호에 응답하여 상기 디지털 기준 신호를 제어하는 제어수단

을 포함하는 아날로그-디지털 변환 장치.
제 2 항에 있어서,

상기 비교 수단은,

상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 작은 경우에 상기 비교 결과 신호를 "0"으로 출력하는 아날로그-디지털 변환 장치.
제 2 항에 있어서,

상기 등가비교수단은,

상기 아날로그 입력 신호가 상기 아날로그 기준 신호보다 2번 연속으로 크거나 작을 때 상기 등가비교결과신호를 인에이블시켜 출력하는 것을 특징으로 하는 아날로그-디지털 변환 장치.
제 4 항에 있어서,

상기 제어 수단은,

상기 등가비교결과신호가 인에이블된 경우에 N비트의 상기 아날로그 입력 신호에 대해 SAR(Successive Approximation Register) 방식으로 아날로그-디지털 변환하도록 상기 저장 수단을 제어하는 것을 특징으로 하는 아날로그-디지털 변환 장치.
제 4 항에 있어서,

상기 제어 수단은,

상기 등가비교결과신호가 디스에이블된 경우에 N비트의 상기 아날로그 입력 신호에 대해 트래킹(tracking) 방식으로 아날로그-디지털 변환하도록 상기 저장 수단을 제어하는 것을 특징으로 하는 아날로그-디지털 변환 장치.
상기 제 2 항의 아날로그-디지털 변환 장치를 위한 아날로그-디지털 변환 방법에 있어서,

상기 등가비교수단으로부터 출력되는 등가비교결과신호의 인에이블 여부를 체크하는 제1 단계;

상기 제1 단계의 체크 결과, 상기 등가비교결과신호가 인에이블되었을 경우에 상기 디지털 기준 신호의 비트를 카운팅하기 위한 제1 변수를 "1"로 세팅하고, 상기 디지털 기준 신호를 초기화하는 제2 단계;

상기 제1 변수 값에 해당하는 상기 디지털 기준 신호의 비트에 "1"을 할당하는 제3 단계;

상기 제3 단계로부터 출력되는 디지털 기준 신호를 제1 아날로그 기준 신호로 변환한 후 상기 제1 아날로그 기준 신호와 변환하고자 외부로부터 입력되는 제1 아날로그 입력 신호를 비교하는 제4 단계;

상기 제4 단계의 비교 결과, 상기 제1 아날로그 기준 신호가 상기 제1 아날로그 입력 신호보다 큰 경우 상기 제1 변수 값에 해당하는 상기 디지털 기준 신호의 비트에 "0"을 할당하며, 상기 제1 아날로그 기준 신호가 상기 제1 아날로그 입력 신호보다 작거나 같은 경우 상기 디지탈 기준 신호의 비트에 "1"을 할당하는 제5 단계;

상기 제5 단계 수행 후 상기 제1 변수와 상기 디지털 기준 신호의 비트수를 비교하는 제6 단계;

상기 제6 단계의 비교 결과, 상기 제1 변수가 상기 디지털 기준 신호의 비트수보다 작은 경우 상기 제1 변수에 "1"을 가산한 후에 상기 제3 단계부터 반복수행하고, 상기 제1 변수가 상기 디지털 기준 신호의 비트수보다 크거나 같은 경우 상기 제1 단계로 피드백하여 반복수행하는 제7 단계;

상기 제1 단계의 체크 결과, 상기 등가비교결과신호가 디스에이블되었을 경우 상기 디지털 기준 신호를 제2 아날로그 기준 신호로 변환한 후 상기 제2 아날로그 기준 신호와 변환하고자 외부로부터 입력되는 제2 아날로그 입력 신호를 비교하는 제8 단계;

상기 제8 단계의 비교 결과, 상기 제2 아날로그 입력 신호가 상기 제2 아날로그 기준 신호보다 크거나 같은 경우 상기 디지털 기준 신호를 소정 크기 증가시켜 상기 제2 아날로그 입력 신호의 변환된 디지털 신호로 출력하고, 상기 제1 단계로 피드백하는 제9 단계; 및

상기 제8 단계의 비교 결과, 상기 제2 아날로그 입력 신호가 상기 제2 아날로그 기준 신호보다 작은 경우 상기 디지털 기준 신호를 소정 크기 감소시켜 상기 제2 아날로그 입력 신호의 변환된 디지털 신호로 출력하고, 상기 제1 단계로 피드백하는 제10 단계

를 포함하여 이루어지는 N비트 아날로그-디지털 변환 방법.