KR100447235B1 - 아날로그-디지털 변환장치 - Google Patents

아날로그-디지털 변환장치 Download PDF

Info

Publication number
KR100447235B1
KR100447235B1 KR10-2001-0087244A KR20010087244A KR100447235B1 KR 100447235 B1 KR100447235 B1 KR 100447235B1 KR 20010087244 A KR20010087244 A KR 20010087244A KR 100447235 B1 KR100447235 B1 KR 100447235B1
Authority
KR
South Korea
Prior art keywords
output
signal
analog
channel
unit
Prior art date
Application number
KR10-2001-0087244A
Other languages
English (en)
Other versions
KR20030056903A (ko
Inventor
이중호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0087244A priority Critical patent/KR100447235B1/ko
Publication of KR20030056903A publication Critical patent/KR20030056903A/ko
Application granted granted Critical
Publication of KR100447235B1 publication Critical patent/KR100447235B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Abstract

본 발명은 전압의 불안정으로 인한 오동작을 방지하여 아날로그 신호를 정확하게 샘플링할 수 있는 아날로그-디지털 변환장치에 관한 것으로, 채널 선택신호에 의해 아날로그 입력신호의 채널을 선택하는 입력단과, 샘플링 제어신호에 의해 상기 입력단의 출력을 샘플링하는 샘플링부와, 아날로그 입력신호를 디지털 신호로 변화시키기 위한 기준값이 되는 디지털 신호를 아날로그 신호로 변환하는 DAC와, 기준전압 제어신호에 의해 상기 DAC로부터 출력되는 기준 아날로그 신호를 제어하는 기준전압 제어부와, 상기 샘플링부와 상기 기준전압 제어부의 출력을 비교하는 비교기와, 연속 근사 레지스터(SAR)를 포함하여 상기 비교기의 출력에 따라 기준값이 되는 디지털 신호를 제어하는 SAR 회로부와, 채널 전환에 의해 하이 펄스를 출력하는 제 1 펄스 발생부와, 샘플링 제어신호에 의해 로우 펄스를 출력하는 제 2 펄스 발생부와, 상기 제 1, 2 펄스 발생부의 출력을 래치시키는 래치부와, 상기 래치부의 출력에 의해 상기 입력단의 출력을 상기 비교기에 인가하는 스위칭부를 포함하여 구성된다.

Description

아날로그-디지털 변환장치{ANALOG TO DIGITAL CONVERTER}
본 발명은 아날로그-디지털 변환장치에 관한 것으로, 특히 전압의 불안정으로 인한 오동작을 방지하는 데 적당한 아날로그-디지털 변환장치에 관한 것이다.
일반적으로 아날로그-디지털 변환장치(Analog to Digital Converter ; ADC)는 아날로그 형태의 입력신호를 디지털 형태의 출력신호로 바꾸는 것으로, 통신회로, DSP(Digital Signal Processor), MCU(Micro Controller Unit) 등의 주변장치나 오디오 또는 비디오 기기와 같은 아날로그 신호와 디지털 신호의 인터페이스를 요구하는 모든 장치에 광범위하게 사용된다.
이러한 아날로그-디지털 변환장치의 종류에는 트래킹(tracking) 방법을 이용한 ADC, 플래시 타입의 ADC, 연속 근사 레지스터(Successive Approzimation Register ; SAR) 회로를 포함하는 SAR 방식의 ADC 등이 있으며, 이중에서 SAR 방식의 ADC가 많이 사용되고 있는 추세이다.
이하, 첨부된 도면을 참고하여 종래 기술의 아날로그-디지털 변환장치에 관하여 설명하면 다음과 같다.
도 1은 종래 SAR 방식의 아날로그-디지털 변환장치를 나타낸 블록도이고, 도 2는 종래 SAR 방식의 아날로그-디지털 변환장치의 동작을 설명하기 위한 파형도이다.
도 1에 도시한 바와 같이, 종래 SAR 방식의 아날로그-디지털 변환장치는 채널 선택신호(CS1,CS2)에 의해 외부로부터 입력되는 아날로그 입력신호의 채널을 선택하는 입력단(1)과, 샘플링 제어신호에 의해 상기 입력단(1)으로부터 출력되는 아날로그 입력신호를 샘플링하는 샘플링부(2)와, 아날로그 입력신호를 디지털 신호로 변화시키기 위한 기준값이 되는 디지털 신호를 아날로그 신호로 변환하는 DAC(Digital to Analog Converter)(5)와, 기준전압 제어신호에 의해 상기 DAC(5)로부터 출력되는 기준 아날로그 신호를 제어하는 기준전압 제어부(3)와, 상기 샘플링부(2)로부터 출력되는 샘플링된 아날로그 입력신호와 상기 기준전압 제어부(3)로부터 출력되는 기준 아날로그 신호를 비교하는 비교기(4)와, 연속 근사 레지스터(SAR)를 포함하여 상기 비교기(4)로부터 출력되는 값에 따라 기준값이 되는 디지털 신호를 제어하는 SAR 회로부(6)를 포함하여 구성된다.
상기와 같은 구성을 갖는 종래 SAR 방식의 아날로그-디지털 변환장치의 동작을 설명하면 다음과 같다.
도 2에 도시한 바와 같이, 외부로부터 여러 채널을 통해 아날로그 입력신호가 입력단(1)에 입력되는데, 제 1 채널 선택신호(CS1) 또는 제 2 채널 선택신호(CS2)에 의해 채널이 선택된다.
그리고, 비교기(4)에는 샘플링 제어신호(sample)에 의해 샘플링된 상기 아날로그 입력신호의 샘플링 값과 기준전압 제어신호(ref)에 의해 입력되는 DAC(5)의 출력이 각각 입력된다.
이때, 상기 DAC(5)의 출력 초기값은 SAR 회로부(6)에 의하여 상기 DAC에 공급되는 기준전압(Vref)의 1/2이 된다.
또한, 상기 비교기(4)는 샘플링된 입력값과 상기 DAC(5)로부터의 값을 비교하여 상기 SAR 회로부(6)의 최상위 비트를 결정한다.
즉, 기준전압(Vref)이 5V이고, 제 1 채널(Ch1)의 샘플링된 입력값이 3V라고 가정하면 상기 샘플링된 입력값이 상기 DAC(5)로부터 공급되는 값인 기준전압의 1/2인 2.5V보다 크므로, 상기 비교기(4)의 출력은 '하이'가 되고, 이 값은 상기 SAR 회로부(6)로 입력된다.
상기 SAR 회로부(6)의 출력은 다시 상기 DAC(5)에 의하여 아날로그 전압값으로 변환되며, 그 값은 약 3.65V가 된다. 이 값은 다시 상기 비교기(4)로 입력되어 상기 샘플링된 입력값과 비교되는데, 상기 DAC(5)로부터의 값이 샘플링된 입력값보다 크므로 상기 비교기(4)의 출력은 '로우'가 된다.
8비트의 아날로그-디지털 변환장치인 경우, 상기 DAC(5)에 인가하고 비교하는 상기 과정을 8번 반복하면 상기 샘플링된 아날로그 입력값에 대한 디지털 출력이 결정된다.
그러나, 채널을 전환하는 경우, 예를 들어 제 1 채널(Ch1)에서 제 2 채널(Ch2)로 전환하는 경우에 제 1 노드(N1)와 제 2 노드(N2)에는 상기 제 1 채널(Ch1)로부터 입력된 값인 3V가 차지(charge)되어 있는데 제 2 채널(Ch2)의 입력값이 1V이면 제 2 노드(N2)에는 원하지 않는 전압값이 발생한다.
즉, 셈플링 제어신호가 '로우'로 천이되기 직전에 제 2 노드(N2)에 인가되는 전압이 1V가 아닌 다른 전압값이 차지될 수 있다.
그러나 이와 같은 종래 기술의 아날로그-디지털 변환장치는 다음과 같은 문제점이 있다.
외부로부터 입력되는 아날로그 입력신호의 채널 전환 시에 비교기의 내부에 이전 채널의 입력값이 차지되어 있으므로 전환된 채널의 입력값으로 안정되기 위해서 시간이 소요된다.
이러한 전압 안정화를 위한 소요시간이 길어서 전환된 채널 입력값으로 안정화되기 전에 샘플링하게 되면 원하지 않는 전압을 샘플링하게 된다.
본 발명은 이와 같은 종래 기술의 아날로그-디지털 변환장치의 문제를 해결하기 위한 것으로, 본 발명은 아날로그 입력신호의 채널 전환 시에 샘플링 제어신호가 입력되기 전에 변환장치 내에 차지되어 있는 이전 채널의 전압을 전환 채널의 전압으로 천이시킴으로써, 전압의 불안정으로 인한 오동작을 방지하는 데 적당한 아날로그-디지털 변환장치를 제공하는데 그 목적이 있다.
도 1은 종래의 SAR 방식의 아날로그-디지털 변환장치를 나타낸 블록도
도 2는 종래의 SAR 방식의 아날로그-디지털 변환장치의 동작 파형도
도 3은 본 발명에 따른 아날로그-디지털 변환장치를 나타낸 블록도
도 4는 본 발명에 따른 아날로그-디지털 변환장치의 동작 파형도
도면의 주요 부분에 대한 부호의 설명
31 : 입력단 32 : 샘플링부
33 : 기준전압 제어부 34 : 비교기
35 : DAC 36 : SAR 회로부
37 : 제 1 펄스 발생부 38 : 제 2 펄스 발생부
39 : 래치부 40 : 스위칭부
이와 같은 목적을 달성하기 위한 본 발명은 채널 선택신호에 의해 아날로그 입력신호의 채널을 선택하는 입력단과, 샘플링 제어신호에 의해 상기 입력단의 출력을 샘플링하는 샘플링부와, 아날로그 입력신호를 디지털 신호로 변화시키기 위한 기준값이 되는 디지털 신호를 아날로그 신호로 변환하는 DAC와, 기준전압 제어신호에 의해 상기 DAC로부터 출력되는 기준 아날로그 신호를 제어하는 기준전압 제어부와, 상기 샘플링부와 상기 기준전압 제어부의 출력을 비교하는 비교기와, 연속 근사 레지스터(SAR)를 포함하여 상기 비교기의 출력에 따라 기준값이 되는 디지털 신호를 제어하는 SAR 회로부와, 채널 전환에 의해 하이 펄스를 출력하는 제 1 펄스 발생부와, 샘플링 제어신호에 의해 로우 펄스를 출력하는 제 2 펄스 발생부와, 상기 제 1, 2 펄스 발생부의 출력을 래치시키는 래치부와, 상기 래치부의 출력에 의해 상기 입력단의 출력을 상기 비교기에 인가하는 스위칭부를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 아날로그-디지털 변환장치에관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 아날로그-디지털 변환장치를 나타낸 블록도이고, 도 4는 본 발명에 따른 아날로그-디지털 변환장치의 동작을 설명하기 위한 파형도이다.
도 3에 도시한 바와 같이, 본 발명의 아날로그-디지털 변환장치는 채널 선택신호(CS1,CS2)를 입력받아 외부로부터 입력되는 아날로그 입력신호의 채널을 선택하는 입력단(31)과, 샘플링 제어신호(sample)를 입력받아 상기 입력단(31)으로부터 출력되는 아날로그 입력신호를 샘플링하는 샘플링부(32)와, 아날로그 입력신호를 디지털 신호로 변화시키기 위한 기준값이 되는 디지털 신호를 아날로그 신호로 변환하는 DAC(35)와, 기준전압 제어신호(ref)를 입력받아 상기 DAC(35)로부터 출력되는 기준 아날로그 신호를 제어하는 기준전압 제어부(33)와, 상기 샘플링부(32)로부터 출력되는 샘플링된 아날로그 입력신호와 상기 기준전압 제어부(33)로부터 출력되는 기준 아날로그 신호를 비교하는 비교기(34)와, 연속 근사 레지스터(SAR)를 포함하여 상기 비교기(34)로부터 출력되는 값에 따라 기준값이 되는 디지털 신호를 제어하는 SAR 회로부(36)와, 채널 전환에 의해 하이 펄스(high pulse)를 출력하는 제 1 펄스 발생부(37)와, 샘플링 제어신호(sample)를 입력받아 로우 펄스(low pulse)를 출력하는 제 2 펄스 발생부(38)와, 상기 제 1 펄스 발생부(37) 및 제 2 펄스 발생부(38)의 출력을 각각 입력받아 래치시키는 래치부(39)와, 상기 래치부(39)에 의해 상기 입력단(31)으로부터 출력되는 아날로그 입력신호를 상기 비교기(34)에 선택적으로 인가하는 스위칭부(40)를 포함하여 구성된다.
여기서, 상기 입력단(31)은 제 1 채널 선택신호(CS1) 또는 제 2 채널 선택신호(CS2)를 입력받아 채널을 선택하도록 구성된다.
그리고, 상기 제 1 펄스 발생부(37)는 제 2 채널 선택신호(CS2)를 입력받아 반전시키는 인버터와, 상기 인버터의 출력을 지연하는 지연부와, 상기 인버터 및 지연부의 출력을 입력받아 연산하는 NOR 게이트(NOR)로 구성된다.
또한, 상기 제 2 펄스 발생부(38)는 샘플링 제어신호(sample)를 입력받아 지연시키는 지연부와, 상기 지연부의 출력과 샘플링 제어신호(sample)를 연산하는 NAND 게이트(NA1)로 구성된다.
상기 래치부(39)는 상기 제 1 펄스 발생부(37)의 출력에 의해 제 2 채널 선택신호(CS2)를 선택적으로 전송하는 전송 게이트와, 상기 전송 게이트와 상기 제 2 펄스 발생부의 출력을 연산하는 NAND 게이트(NA2)와, 상기 제 1 펄스 발생부(37)의 출력에 의해 상기 NAND 게이트(NA2)의 출력을 반전시켜 상기 NAND 게이트(NA2)에 피드백하는 클럭 인버터를 포함하여 구성된다.
상기 스위칭부(40)는 상기 래치부(39)의 출력에 의해 상기 입력단(31)의 출력을 선택적으로 전송하는 전송 게이트로 이루어진다.
상기와 같은 구성을 갖는 본 발명의 아날로그-디지털 변환장치의 동작을 설명하면 다음과 같다.
도 4에 도시한 바와 같이, 외부로부터 여러 채널을 통해 각각의 아날로그 입력신호가 입력단(31)에 입력되는데, 예를 들어 제 1 채널 선택신호(CS1)에 의해 제 1 채널(Ch1)이 선택되는 경우, 제 1 채널의 아날로그 입력신호를 출력한다.
그리고, 비교기(34)에는 샘플링부(32)에 의해 샘플링된 상기 제 1 채널의 아날로그 입력신호와 기준전압 제어부(33)를 통해 입력되는 DAC(35)의 출력이 각각 입력된다.
상기 비교기(34)는 샘플링된 입력값과 상기 DAC(35)로부터의 값을 비교하여 상기 SAR 회로부(35)의 최상위 비트를 결정한다.
상기 SAR 회로부(35)의 출력은 다시 상기 DAC(34)의 출력에 의하여 아날로그 전압값으로 변환되며, 이 값은 다시 상기 비교기(34)로 입력되어 상기 샘플링된 입력값과 비교된다.
즉, 상기 DAC(35)에 인가하고 비교하는 상기 과정을 반복하여 샘플링된 아날로그 입력값에 대한 디지털 코드가 결정된다.
이때, 제 1 노드(N1) 및 제 2 노드(N2)에는 상기 제 1 채널(Ch1)의 아날로그 입력신호의 전압이 차지되어 있고, 제 3 노드(N3) 및 제 7 노드(N7)에는 각각 Vref/2와 0V가 차지되어 있다.
한편, 채널을 전환하는 경우, 제 2 채널 선택신호(CS2)에 의해 상기 입력단(31)이 제 2 채널(Ch2)의 아날로그 입력신호를 출력하고, 동시에 제 1 펄스 발생부(37)는 상기 제 2 채널 선택신호(CS2)에 의해 하이 펄스를 출력한다.
그리고, 상기 제 1 펄스 발생부(37)의 출력에 의해 래치부(39)는 하이 레벨의 신호를 유지하여 출력하게 되고, 상기 래치부(39)의 출력에 의해 스위칭부(37)는 상기 입력단(31)으로부터 출력되는 제 2 채널의 아날로그 입력신호를 비교기(34)에 전달한다.
이때, 제 2 채널의 아날로그 입력신호가 제 2 노드(N2)에 인가된다.
따라서, 상기 제 2 노드(N2)에 차지되었던 제 1 채널의 아날로그 입력신호의 전압은 제 2 채널의 아날로그 입력신호의 전압으로 천이된다.
이어, 소정시간 후에 샘플링 제어신호(sample)가 인에이블(enable)되면, 제 2 펄스 발생부(38)가 로우 펄스를 출력하게 되고, 상기 래치부(39)는 상기 제 2 펄스 발생부(38)의 출력에 의해 로우 레벨 신호를 출력하게 되어 상기 스위칭부(40)는 턴-오프 된다.
그리고, 상기 제 2 채널의 아날로그 입력신호를 샘플링하고, 상기 샘플링된 제 2 채널의 아날로그 입력신호를 상기 DAC(35)에 인가하고 비교하는 과정을 반복하여 샘플링된 제 2 채널의 아날로그 입력값에 대한 디지털 코드가 결정한다.
이와 같은 본 발명에 따른 아날로그-디지털 변환장치는 다음과 같은 효과가 있다.
아날로그 입력신호의 채널 전환 시에 샘플링 제어신호가 입력되기 전에 변환장치 내에 차지되어 있는 이전 채널의 전압을 전환 채널의 전압으로 천이하여 안정화시키므로써, 전환된 채널의 아날로그 신호를 정확하게 샘플링하며 불안정한 전압으로 인한 오동작을 방지할 수 있다.

Claims (5)

  1. 채널 선택신호에 의해 아날로그 입력신호의 채널을 선택하는 입력단과,
    샘플링 제어신호에 의해 상기 입력단의 출력을 샘플링하는 샘플링부와,
    아날로그 입력신호를 디지털 신호로 변화시키기 위한 기준값이 되는 디지털 신호를 아날로그 신호로 변환하는 DAC와,
    기준전압 제어신호에 의해 상기 DAC로부터 출력되는 기준 아날로그 신호를 제어하는 기준전압 제어부와,
    상기 샘플링부와 상기 기준전압 제어부의 출력을 비교하고, 상기 채널 선택 신호에 의해 채널 전환이 이루어지면 샘플링부를 거치지 않은 상기 입력단의 출력과 상기 기준전압 제어부의 출력을 비교하는 비교기와,
    연속 근사 레지스터(SAR)를 포함하여 상기 비교기의 출력에 따라 기준값이 되는 디지털 신호를 제어하는 SAR 회로부와,
    채널 전환에 의해 하이 펄스를 출력하는 제 1 펄스 발생부와,
    샘플링 제어신호에 의해 로우 펄스를 출력하는 제 2 펄스 발생부와,
    상기 제 1, 2 펄스 발생부의 출력을 래치시키는 래치부와,
    상기 래치부의 출력에 의해 on/off되어 채널 전환이 있는 경우에 샘플링 제어 신호가 인에이블되기전까지 선택된 채널의 입력 신호가 비교기에 인가되도록 스위칭하는 스위칭부를 포함하여 구성됨을 특징으로 하는 아날로그-디지털 변환장치.
  2. 제 1 항에 있어서,
    상기 제 1 펄스 발생부는,
    전환된 채널의 채널 선택신호를 반전시키는 인버터와, 상기 인버터의 출력을지연하는 지연부와, 상기 인버터 및 지연부의 출력을 연산하는 NOR 게이트를 포함하여 구성됨을 특징으로 하는 아날로그-디지털 변환장치.
  3. 제 1 항에 있어서,
    상기 제 2 펄스 발생부는,
    샘플링 제어신호를 지연시키는 지연부와, 상기 지연부의 출력과 샘플링 제어신호를 연산하는 NAND 게이트를 포함하여 구성됨을 특징으로 하는 아날로그-디지털 변환장치.
  4. 제 1 항에 있어서,
    상기 래치부는,
    상기 제 1 펄스 발생부의 출력에 의해 전환된 채널의 채널 선택신호를 선택적으로 전송하는 전송 게이트와, 상기 전송 게이트와 상기 제 2 펄스 발생부의 출력을 연산하는 NAND 게이트와, 상기 제 1 펄스 발생부의 출력에 의해 상기 NAND 게이트의 출력을 반전시켜 상기 NAND 게이트에 피드백하는 클럭 인버터를 포함하여 구성됨을 특징으로 하는 아날로그-디지털 변환장치.
  5. 제 1 항에 있어서, 상기 스위칭부는 상기 래치부의 출력에 의해 상기 입력단의 출력을 선택적으로 전송하는 전송 게이트를 포함하여 구성됨을 특징으로 하는 아날로그-디지털 변환장치.
KR10-2001-0087244A 2001-12-28 2001-12-28 아날로그-디지털 변환장치 KR100447235B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087244A KR100447235B1 (ko) 2001-12-28 2001-12-28 아날로그-디지털 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087244A KR100447235B1 (ko) 2001-12-28 2001-12-28 아날로그-디지털 변환장치

Publications (2)

Publication Number Publication Date
KR20030056903A KR20030056903A (ko) 2003-07-04
KR100447235B1 true KR100447235B1 (ko) 2004-09-04

Family

ID=32215051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087244A KR100447235B1 (ko) 2001-12-28 2001-12-28 아날로그-디지털 변환장치

Country Status (1)

Country Link
KR (1) KR100447235B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041564A (ko) * 2003-10-31 2005-05-04 매그나칩 반도체 유한회사 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법
KR100985414B1 (ko) * 2007-12-11 2010-10-06 주식회사 하이닉스반도체 뱅뱅에러를 방지하기 위한 홀드회로 및 뱅뱅에러 방지방법,홀드회로를 포함하는 캘리브래이션 회로와아날로그-디지털 변환기
KR101686217B1 (ko) 2016-02-23 2016-12-13 서강대학교산학협력단 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620179A (en) * 1983-08-29 1986-10-28 Harris Corporation Method for successive approximation A/D conversion
US4688018A (en) * 1985-09-16 1987-08-18 Motorola, Inc. Multifunction analog-to-digital successive approximation register
JPS6430331A (en) * 1987-07-27 1989-02-01 Nec Corp Successive comparison type analog/digital conversion system
US5561427A (en) * 1994-12-30 1996-10-01 Psc Inc. Analog to digital converter with continuous conversion cycles and large input signal range
KR20010063488A (ko) * 1999-12-22 2001-07-09 박종섭 아날로그-디지털 변환 시간을 최적화한 아날로그-디지털변환 장치 및 그 변환 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620179A (en) * 1983-08-29 1986-10-28 Harris Corporation Method for successive approximation A/D conversion
US4688018A (en) * 1985-09-16 1987-08-18 Motorola, Inc. Multifunction analog-to-digital successive approximation register
JPS6430331A (en) * 1987-07-27 1989-02-01 Nec Corp Successive comparison type analog/digital conversion system
US5561427A (en) * 1994-12-30 1996-10-01 Psc Inc. Analog to digital converter with continuous conversion cycles and large input signal range
KR20010063488A (ko) * 1999-12-22 2001-07-09 박종섭 아날로그-디지털 변환 시간을 최적화한 아날로그-디지털변환 장치 및 그 변환 방법

Also Published As

Publication number Publication date
KR20030056903A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
JPH10303751A (ja) アナログ／ディジタル変換器
WO1996039739A3 (en) Hybrid analog-to-digital converter for low power applications, such as use in an implantable medical device
US5877719A (en) Method of controlling analog-to-digital converter
KR100286326B1 (ko) 인터리빙샘플링아나로그/디지탈변환기
US6906648B1 (en) Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input
KR100447235B1 (ko) 아날로그-디지털 변환장치
KR20000000632A (ko) 히스테리시스를 갖는 비교기
US20030080894A1 (en) A/D converter
US5479169A (en) Multiple neural network analog to digital converter for simultaneously processing multiple samples
KR100320434B1 (ko) 아날로그 디지탈 컨버터
US5805097A (en) Current-integrating successive-approximation analog-to-digital converter
KR102140007B1 (ko) 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
JPH0529939A (ja) アナログ−デイジタル変換装置
JP3760503B2 (ja) クランプ回路
JPH0292023A (ja) Ａ／ｄコンバータ
KR0138870B1 (ko) 아날로그/디지탈 변환기의 오차 감소장치
KR100658167B1 (ko) 아날로그 디지털 컨버터
KR20090071705A (ko) 기준전압 선택회로를 이용한 아날로그-디지털 변환기
US6498579B2 (en) Successive-approximation analog-digital converter and related operating method
KR19990017139A (ko) 차동 증폭기의 직류 오프셋 조정장치 및 방법
KR19990045472A (ko) 동기 출력 신호를 갖는 아날로그-디지털 변환 장치
JP2651240B2 (ja) Ａ／ｄ変換器
RU2121753C1 (ru) Аналого-цифровой преобразователь
JPH10190464A (ja) 逐次比較型ａ／ｄ変換器
JPH0611662Y2 (ja) デイジタルアナログコンバ−タ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 16