KR19990017139A

KR19990017139A - 차동 증폭기의 직류 오프셋 조정장치 및 방법

Info

Publication number: KR19990017139A
Application number: KR1019970039934A
Authority: KR
Inventors: 금동진
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-08-21
Filing date: 1997-08-21
Publication date: 1999-03-15

Abstract

본 발명은 차동 증폭기의 직류 오프셋 조정장치 및 방법을 개시한다. 이 차동 증폭기의 직류 오프셋 조정장치는 입력 차단수단, 비교수단 및 오프셋 조정전압 발생수단을 구비한다. 입력 차단수단은 제어신호에 응답하여 차동 증폭기의 두개의 입력신호를 차단한다. 비교수단은 차동 증폭기의 제1 출력전압과, 제1 출력전압과 상보적인 제2 출력전압을 비교하여, 제1 출력전압이 제2 출력전압보다 크면 제1 레벨로 되고, 제1 출력전압이 제2 출력전압보다 작으면 제1 레벨과 상보적인 제2 레벨로 되는 비교신호를 출력한다. 오프셋 조정전압 발생수단은 오프셋 조정 인에이블신호에 응답하여 제어신호를 발생하고, 비교신호에 상응하여 증가 또는 감소되는 오프셋 조정전압을 차동 증폭기로 출력한다. 여기서, 오프셋 조정전압이 증가 또는 감소될 때 제1 출력전압은 감소 또는 증가됨과 동시에 제2 출력전압은 증가 또는 감소되는 것을 특징으로 한다.

Description

차동 증폭기의 직류 오프셋 조정장치 및 방법

본 발명은 직류(DC) 오프셋 조정에 관한 것으로서, 특히 차동 증폭기의 두 입력신호를 차단하였을 때 출력되는 DC 전압의 차를 나타내는 DC 오프셋을 조정하는 차동 증폭기의 직류 오프셋 조정장치 및 방법에 관한 것이다.

도 1은 종래의 차동 증폭기의 직류 오프셋 조정장치의 개략적인 블럭도로서, 테스트시에 차동 증폭기(102)의 오프셋 조정전압을 고정해주는 퓨징회로(104)를 나타낸다.

퓨징회로(104)를 이용한 종래의 DC 오프셋 조정은 차동 증폭기의 입력신호들을 차단한 무 신호 입력상태에서 출력단자들에 걸리는 DC 전압들(Vo+,Vo-)을 테스트 장비(미도시)로 모니터하고, DC 전압들(Vo+,Vo-)이 같아지도록 퓨징함으로써 DC 오프셋을 조정한다.

이러한 종래의 DC 오프셋 조정은 도 1에 도시된 바와 같이 퓨징회로(104)를 이용하는데, 퓨징회로(104)는 원하는 오프셋 조정전압을 고정시키려면 테스트 장비에 의해 적절한 조치가 취해져야 한다. 즉, 퓨징회로(104)를 이용한 종래의 DC 오프셋 조정은 테스트 장비의 조작을 필요로 하므로, 테스트 시간을 증가시키는 문제점이 있다.

본 발명이 이루고하하는 제1 기술적 과제는, 테스트 장비의 조작을 필요로 하지 않고 간단한 회로 구성으로 자동적으로 DC 오프셋을 조정하는 차동 증폭기의 직류 오프셋 조정장치를 제공하는데 있다.

본 발명이 이루고자하는 제2 기술적 과제는, 상기 직류 오프셋 조정장치가 수행하는 차동 증폭기의 직류 오프셋 조정방법을 제공하는데 있다.

도 1은 종래의 차동 증폭기의 직류 오프셋 조정장치의 개략적인 블럭도이다.

도 2는 본 발명에 의한 차동 증폭기의 직류 오프셋 조정장치의 바람직한 실시예의 블럭도이다.

도 3 (a)~(k)는 도 2에 도시된 장치의 각 부의 파형도들이다.

도 4는 본 발명에 의한 차동 증폭기의 직류 오프셋 조정방법을 설명하기 위한 플로우챠트이다.

상기 제1 과제를 이루기 위하여, 본 발명에 의한 차동 증폭기의 직류 오프셋 조정장치는, 입력 차단수단, 비교수단 및 오프셋 조정전압 발생수단으로 구성되는 것이 바람직하며, 입력 차단수단은 제어신호에 응답하여 차동 증폭기의 두개의 입력전압들을 차단하고, 비교수단은 차동 증폭기의 제1 출력전압과, 제1 출력전압과 상보적인 제2 출력전압을 비교하여, 제1 출력전압이 제2 출력전압보다 크면 제1 레벨로 되고, 제1 출력전압이 상기 제2 출력전압보다 작으면 제1 레벨과 상보적인 제2 레벨로 되는 비교신호를 출력하고, 그리고 오프셋 조정전압 발생수단은 오프셋 조정 인에이블신호에 응답하여 제어신호를 발생하고, 비교신호에 상응하여 증가 또는 감소되는 오프셋 조정전압을 차동 증폭기로 출력하며, 여기서, 오프셋 조정전압이 증가 또는 감소될 때 제1 출력전압은 감소 또는 증가됨과 동시에 제2 출력전압은 증가 또는 감소된다.

상기 제2 과제를 이루기 위하여, 본 발명에 의한 차동 증폭기의 직류 오프셋 조정방법은, (a) 차동 증폭기의 두개의 입력전압들을 차단하고, 제1 출력전압과 제1 출력전압과 상보적인 제2 출력전압을 검출하는 단계, (b) 제1 및 제2 출력전압을 비교하는 단계, (c) 제1 출력전압이 크면, 오프셋 조정전압을 증가시켜 제1 출력전압을 감소시키고 제2 출력전압을 증가시키는 단계, (d) 다시 비교한 결과, 제1 출력전압이 크면 (b) 단계로 진행하고, 제2 출력전압이 크면 오프셋 조정전압을 일정한 값으로 유지하는 단계, (e) (b) 단계에서 제2 출력전압이 크면, 오프셋 조정전압을 감소시켜 제1 출력전압을 증가시키고 제2 출력전압을 감소시키는 단계, (f) 다시 비교한 결과, 제2 출력전압이 크면 (e) 단계로 진행하고, 제1 출력전압이 크면 오프셋 조정전압을 일정한 값으로 유지하는 단계로 이루어진다.

이하, 본 발명에 의한 차동 증폭기의 DC 오프셋 조정장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 2는 본 발명에 의한 차동 증폭기의 DC 오프셋 조정장치의 바람직한 실시예의 블럭도로서, 차동 증폭기(202)의 입력 차단 역할을 하는 제1 및 제2 스위치(sw1 및 sw2), 차동 증폭기(202)의 출력을 검출하여 비교하는 비교기(204), 비교기(204)의 출력으로부터 차동 증폭기(202)의 오프셋 조정전압을 발생하는 업/다운 카운터 및 제어부(206) 및 디지탈-아날로그 변환기(DAC)(208)로 구성된다.

도 3 (a)~(k)는 도 2에 도시된 장치의 각 부의 파형도들이다.

도 3 (a)~(k)를 참조하여 도 2에 도시된 장치의 동작을 구체적으로 설명한다. 도 2에 도시된 차동 증폭기(202)의 DC 오프셋 조정은 업/다운 카운터 및 제어부(206)로 도 3 (a)에 도시된 기준 클럭신호(CK) 및 도 3 (b)에 도시된 오프셋 조정 인에이블신호(EN)가 인가되면서 시작된다.

이때, 업/다운 카운터 및 제어부(206)는 오프셋 조정 인에이블신호(EN)에 응답하여 도 3 (c)에 도시된 하이 레벨의 제어신호(sw0)를 발생한다.

제1 스위치(sw1)는 제어신호(sw0)에 의해 차동 증폭기(202)의 제1 입력전압(Vi+)과 기준 전압(Vref)을 스위칭하고, 마찬가지로 제2 스위치(sw2)는 제어신호(sw0)에 의해 제1 입력전압(Vi+)과 상보적인 제2 입력전압(Vi-)과 기준 전압(Vref)을 스위칭한다.

전술한 업/다운 카운터 및 제어부(206)로부터 하이 레벨의 제어신호(sw0)를 입력받으면, 제1 및 제2 스위치(sw1 및 sw2)는 정상동작시에 입력되는 두개의 입력전압들(Vi+,Vi-)을 차단하고, 차동 증폭기(202) 내부의 입력들(Vi+',Vi-')로 기준 전압(Vref)을 공통으로 인가한다.

이후에, DC 오프셋 조정이 완료되면, 제1 및 제2 스위치(sw1 및 sw2)는 도 3 (c)에 도시된 로우 레벨의 제어신호(sw0)를 입력받아 차동 증폭기(202) 내부의 입력들(Vi+',Vi-')로 실제의 두개의 입력전압들(Vi+,Vi-)이 연결되도록 스위칭한다.

DC 오프셋 조정시에, 차동 증폭기(202)는 DAC(208)로부터 출력되는 오프셋 조정전압(Vdac)에 의해 출력 DC 전압들이 동시에 조정되는데, 조정되는 방향은 상호 반대로 적용된다. 본 발명에서는 오프셋 조정전압(Vdac)이 증가하면, 차동 증폭기(202)의 제1 출력전압(Vo+)이 감소하고, 제1 출력전압(Vo+)과 상보적인 제2 출력전압(Vo-)이 증가되는 것으로 차동 증폭기(202)가 동작한다고 가정한다.

제1 및 제2 스위치(sw1 및 sw2)에 의해 차동 증폭기(202)의 입력전압들(Vi+,Vi-)이 차단된 후에, 비교기(204)는 차동 증폭기(202)의 제1 출력전압(Vo+)과 제2 출력전압(Vo-)을 검출하여 비교한다. 비교된 결과, 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 크면, 도 3 (d)에 도시된 하이 레벨의 비교신호(Co)를 출력하고, 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 작으면, 도 3 (h)에 도시된 로우 레벨의 비교신호(Co)를 출력한다.

업/다운 카운터 및 제어부(206)는 기준 클럭신호(CK) 및 오프셋 조정 인에이블신호(EN)가 인가된 후에, 전술한 바와 같이 하이 레벨의 제어신호(sw0)를 출력하고, 비교기(204)로부터 비교신호(Co)를 입력한다. 비교신호(Co)가 입력되면, 업/다운 카운터 및 제어부(206)는 미리 설정된 n비트의 디지탈 코드를 비교신호(Co)에 상응하여 업 또는 다운 카운트하고, 카운트된 결과를 기준 클럭신호(CK)에 응답하여 출력한다. 여기서, 미리 설정된 디지탈 코드는 초기 파워 온시에 오프셋 조정전압(Vdac)의 초기치에 상응하는 디지탈 값으로서 설정된다.

이후에 DC 오프셋 조정이 완료되면, 업/다운 카운터 및 제어부(206)는 제어신호(sw0)의 레벨을 로우 레벨로 변환하여 제1 및 제2 스위치(sw1 및 sw2)로 출력하고, 더이상 업/다운 카운트 동작을 하지 않도록 바로 이전의 업/다운 카운트된 결과를 래치한다.

여기서, 업/다운 카운터 및 제어부(206)는 오프셋 조정 인에이블신호(EN)가 인가된 후에 비교기(204)로부터 초기에 입력한 비교신호(Co)의 레벨이 반전되는가를 검출하고, 반전되면 DC 오프셋 조정이 완료된 것으로 판단하여 전술한 동작을 수행한다.

DAC(208)는 업/다운 카운터 및 제어부(206)로부터 업 또는 다운 카운트된 n비트의 디지탈 코드를 입력하여 아날로그 신호로 변환하고, 변환된 값을 차동 증폭기(202)의 오프셋 조정전압(Vdac)으로서 출력한다. 여기서, 디지탈 코드의 1비트로 제어되는 오프셋량은 차동 증폭기(202)에서 요구하는 DC 오프셋보다 작게 설정된다.

결국, 업/다운 카운터 및 제어부(206) 및 DAC(208)는 비교신호(Co)에 상응하는 오프셋 조정전압(Vac)을 발생하는 오프셋 조정전압 발생부로서 동작하며, 오프셋 조정전압(Vac)에 의해 제1 및 제2 출력전압(Vo+,Vo-)이 조정된다.

이제, Vo+ Vo-인 경우와, Vo+ Vo-인 경우에 차동 증폭기(202)의 DC 오프셋이 어떻게 조정되는가를 도 3 (d)~(k)를 참조하여 설명한다.

먼저, Vo+ Vo-인 경우에, 비교기(204)는 도 3 (d)에 도시된 하이 레벨의 비교신호(Co)를 출력하고, 비교신호(Co)가 하이 레벨인 동안에 업/다운 카운터 및 제어부(206)는 디지탈 코드를 계속 업 카운트한다. 이러한 비교신호(Co)에 상응하여 오프셋 조정전압(Vdac)은 도 3 (e)와 같이 증가하고, 이에 따라 제1 출력전압(Vo+)은 도 3 (f)와 같이 감소하고, 동시에 제2 출력전압(Vo-)은 도 3 (g)와 같이 증가한다.

오프셋 조정전압(Vdac)은 Vo+, Vo-의 크기가 반전(Vo+ Vo-)되어 도 3 (d)에 도시된 비교신호(Co)가 로우 레벨로 반전될 때까지 증가한다. 비교신호(Co)가 로우 레벨로 반전되면, 전술한 바와 같이 업/다운 카운터 및 제어부(206)는 바로 이전에 업 카운트된 결과를 래치하므로, 오프셋 조정전압(Vdac)은 도 3 (e)와 같이 일정한 값으로 유지된다. 여기서, 비교신호(Co)가 로우 레벨로 반전되는 순간에 도 3 (f) 및 (g)와 같이 DC 오프셋 조정은 완료된다.

한편, Vo+ Vo-인 경우에, 비교기(204)는 도 3 (h)에 도시된 로우 레벨의 비교신호(Co)를 출력하고, 비교신호(Co)가 로우 레벨인 동안에 업/다운 카운터 및 제어부(206)는 디지탈 코드를 계속 다운 카운트한다. 이러한 비교신호(Co)에 상응하여 오프셋 조정전압(Vdac)은 도 3 (i)와 같이 감소하고, 이에 따라 제1 출력전압(Vo+)은 도 3 (k)와 같이 증가하고, 동시에 제2 출력전압(Vo-)은 도 3 (j)와 같이 감소한다.

오프셋 조정전압(Vdac)은 Vo+, Vo-의 크기가 반전(Vo+ Vo-)되어 도 3 (h)에 도시된 비교신호(Co)가 하이 레벨로 반전될 때까지 감소한다. 비교신호(Co)가 하이 레벨로 반전되면, 전술한 바와 같이 업/다운 카운터 및 제어부(206)는 바로 이전에 다운 카운트된 결과를 래치하므로, 오프셋 조정전압(Vdac)은 도 3 (i)와 같이 일정한 값으로 유지된다. 여기서, 비교신호(Co)가 하이 레벨로 반전되는 순간에 도 3 (j) 및 (k)와 같이 DC 오프셋 조정은 완료된다.

이하, 본 발명에 의한 차동 증폭기의 직류 오프셋 조정방법을 첨부한 도면을 참조하여 설명한다.

도 4는 본 발명에 의한 차동 증폭기의 직류 오프셋 조정방법을 설명하기 위한 플로우챠트로서, 입력신호들을 차단한 상태에서 출력신호들을 검출하는 단계(제402단계), 출력신호들에서 제1 출력전압이 제2 출력전압보다 큰 경우에 오프셋 조정전압을 고정시키는 단계들(제404~410,418단계) 및 제1 출력전압이 제2 출력전압보다 작은 경우에 오프셋 조정전압을 고정시키는 단계들(제412~418단계)로 이루어진다.

도 4를 참조하면, 먼저, 차동 증폭기의 입력신호들(Vi+,Vi-)을 차단하고, 이때의 출력신호들(Vo+,Vo-)을 검출한다(제402단계). 출력신호들에서 제1 출력전압(Vo+)과, 그와 상보관계에 있는 제2 출력전압(Vo-)을 비교하는데 있어서, 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 큰가를 판단한다(제404단계).

제404단계에서, 제1 출력전압(Vo+)이 크면, 차동 증폭기의 오프셋 조정전압을 증가시킨다(제406단계). 오프셋 조정전압을 증가시킴에 따라 제1 출력전압(Vo+)을 감소시키고, 동시에 제2 출력전압(Vo-)을 증가시킨다(제408단계). 이러한 동작은 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 크지 않을 때까지 반복적으로 수행된다. 즉, 제408단계 후에 다시 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 큰가를 판단하고, 그렇다면 제406단계로 진행한다(제410단계). 한편, 제410단계에서 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 크지 않으면, DC 오프셋 조정이 완료된 것으로 판단하고 이때의 오프셋 조정전압을 고정시킨다(제418단계).

또한, 제404단계에서, 제2 출력전압(Vo-)이 크면, 차동 증폭기의 오프셋 조정전압을 감소시킨다(제412단계). 오프셋 조정전압을 감소시킴에 따라 제1 출력전압(Vo+)을 증가시키고, 동시에 제2 출력전압(Vo-)을 감소시킨다(제418단계). 이러한 동작은 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 작지 않을 때까지 반복적으로 수행된다. 즉, 제418단계 후에 다시 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 작은가를 판단하고, 그렇다면 제412단계로 진행한다(제416단계). 한편, 제416단계에서 제1 출력전압(Vo+)이 제2 출력전압(Vo-)보다 작지 않으면, DC 오프셋 조정이 완료된 것으로 판단하고 이때의 오프셋 조정전압을 고정시킨다(제418단계).

이상에서 설명한 바와 같이, 본 발명에 의한 차동 증폭기의 DC 오프셋 조정장치 및 방법은 테스트 장비의 조작을 필요로 하는 퓨징회로를 사용하지 않고 간단한 회로 구성을 가지며, 기준 클럭신호 및 오프셋 조정 인에이블신호가 인가된 후에 자동적으로 DC 오프셋을 조정함으로써 테스트 시간을 감소시키는 효과가 있다.

Claims

차동 증폭기의 직류 오프셋 조정장치에 있어서,

제어신호에 응답하여 상기 차동 증폭기의 두개의 입력신호를 차단하는 입력 차단수단;

상기 차동 증폭기의 제1 출력전압과, 상기 제1 출력전압과 상보적인 제2 출력전압을 비교하여, 상기 제1 출력전압이 상기 제2 출력전압보다 크면 제1 레벨로 되고, 상기 제1 출력전압이 상기 제2 출력전압보다 작으면 상기 제1 레벨과 상보적인 제2 레벨로 되는 비교신호를 출력하는 비교수단; 및

오프셋 조정 인에이블신호에 응답하여 상기 제어신호를 발생하고, 상기 비교신호에 상응하여 증가 또는 감소되는 오프셋 조정전압을 상기 차동 증폭기로 출력하는 오프셋 조정전압 발생수단을 구비하고,

상기 오프셋 조정전압이 증가 또는 감소될 때 상기 제1 출력전압은 감소 또는 증가됨과 동시에 상기 제2 출력전압은 증가 또는 감소되는 것을 특징으로 하는 차동 증폭기의 직류 오프셋 조정장치.
제1항에 있어서, 상기 입력 차단수단은,

상기 입력신호중 제1 입력전압과, 기준 전압을 상기 제어신호에 응답하여 스위칭하는 제1 스위치; 및

상기 제1 입력전압과 상보적인 제2 입력전압과, 상기 기준전압을 상기 제어신호에 응답하여 스위칭하는 제2 스위치를 구비하는 것을 특징으로 하는 차동 증폭기의 직류 오프셋 조정장치.
제1항 또는 제2항에 있어서, 상기 오프셋 조정전압 발생수단은,

상기 오프셋 조정 인에이블신호에 응답하여 상기 제어신호를 발생하고, 미리 설정된 디지탈 코드를 상기 비교신호에 상응하여 업 또는 다운 카운트하고, 카운트된 결과를 기준 클럭에 응답하여 출력하는 디지탈 처리기; 및

상기 디지탈 처리기의 출력을 아날로그 신호로 변환하여 상기 오프셋 조정전압으로서 출력하는 디지탈-아날로그 변환기를 구비하는 것을 특징으로 하는 차동 증폭기의 직류 오프셋 조정장치.
상기 제3항에 있어서, 상기 디지탈 처리기는,

상기 오프셋 조정 인에이블신호에 응답하여 초기에 입력한 상기 비교신호의 레벨이 반전되는가를 검출하고, 반전되면 바로 이전에 카운트된 결과를 래치하고, 상기 제어신호를 발생하지 않는 것을 특징으로 하는 차동 증폭기의 직류 오프셋 조정장치.
제3항에 있어서, 상기 디지탈 처리기는,

상기 비교신호에 상응하여 상기 디지탈 코드를 업 또는 다운 카운트하고, 카운트된 결과를 상기 기준 클럭신호에 응답하여 출력하며, 상기 비교신호의 레벨 변화에 응답하여 바로 이전에 카운트된 결과를 래치하는 업다운 카운터; 및

상기 오프셋 조정 인에이블신호에 응답하여 상기 제어신호를 발생하고, 상기 비교신호의 레벨 변화에 응답하여 상기 제어신호를 발생하지 않는 제어기를 구비하는 것을 특징으로 하는 차동 증폭기의 직류 오프셋 조정장치.
차동 증폭기의 직류 오프셋 조정방법에 있어서,

(a) 상기 차동 증폭기의 두개의 입력신호를 차단하고, 제1 출력전압과 상기 제1 출력전압과 상보적인 제2 출력전압을 검출하는 단계;

(b) 상기 제1 및 상기 제2 출력전압을 비교하는 단계;

(c) 상기 제1 출력전압이 크면, 오프셋 조정전압을 증가시켜 상기 제1 출력전압을 감소시키고 상기 제2 출력전압을 증가시키는 단계;

(d) 다시 비교한 결과, 상기 제1 출력전압이 크면 상기 (b) 단계로 진행하고, 상기 제2 출력전압이 크면 상기 오프셋 조정전압을 일정한 값으로 유지하는 단계;

(e) 상기 (b) 단계에서 상기 제2 출력전압이 크면, 상기 오프셋 조정전압을 감소시켜 상기 제1 출력전압을 증가시키고 상기 제2 출력전압을 감소시키는 단계;

(f) 다시 비교한 결과, 상기 제2 출력전압이 크면 상기 (e) 단계로 진행하고, 상기 제1 출력전압이 크면 상기 오프셋 조정전압을 일정한 값으로 유지하는 단계를 구비하는 것을 특징으로 하는 차동 증폭기의 직류 오프셋 조정방법.