KR200231860Y1 - 아나로그/디지털변환기 - Google Patents

아나로그/디지털변환기 Download PDF

Info

Publication number
KR200231860Y1
KR200231860Y1 KR2019980001740U KR19980001740U KR200231860Y1 KR 200231860 Y1 KR200231860 Y1 KR 200231860Y1 KR 2019980001740 U KR2019980001740 U KR 2019980001740U KR 19980001740 U KR19980001740 U KR 19980001740U KR 200231860 Y1 KR200231860 Y1 KR 200231860Y1
Authority
KR
South Korea
Prior art keywords
reference voltage
comparator
integrator
switch unit
signal
Prior art date
Application number
KR2019980001740U
Other languages
English (en)
Other versions
KR19990036010U (ko
Inventor
박종영
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR2019980001740U priority Critical patent/KR200231860Y1/ko
Publication of KR19990036010U publication Critical patent/KR19990036010U/ko
Application granted granted Critical
Publication of KR200231860Y1 publication Critical patent/KR200231860Y1/ko

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

본 고안은 아나로그/디지털변환기에 관한 것으로, 종래에는 적분기와 비교기의 오프셋전압의 영향을 많이 받아 아나로그/디지털변환기의 오프셋오차와 이득오차가 발생하는 문제점이 있었다. 따라서, 본 고안은 입력전압과 기준전압을 입력받아 이를 충전한후 소정 제어신호에 의해 스위칭 동작하여 출력하는 스위치부와; 상기 스위치부의 스위칭동작에 의해 기준전압을 입력받아 이를 적분하는 적분기와; 상기 적분기의 적분신호와 상기 스위치부를 통해 기준전압을 입력받아 이를 비교하는 비교기와; 상기 비교기의 비교신호를 입력받아 그에 따른 스위칭 제어신호를 상기 스위치부에 인가하는 제어부로 구성하여 오프셋이 큰 씨모스회로에서 입력잡음에 강하고 고분해능을 실현할 수 있는 효과가 있다.

Description

아나로그/디지털변환기
본 고안은 아나로그/디지털변환기에 관한 것으로, 특히 입력잡음에 강하고 고분해능을 실현할 수 있도록 한 아나로그/디지털변환기에 관한 것이다.
일반적으로 터치판넬의 좌표나 전지의 상태를 알기 위하여 아나로그/디지털변환기를 필요로 하는 경우가 많은데, 이때 필요한 변환속도는 수Ksample/s이면 충분하고 또한 입력에 대하여 출력코드가 단조증가함수가 되어야한다.
도1은 종래 아나로그/디지털변환기의 구성을 보인 블록도로서, 이에 도시된 바와같이 입력전압(Va)과 기준전압(Vref)을 스위칭하는 스위치(S1)와; 상기 스위치(S1)의 스위칭동작에 의해 인가된 전압(Va),(Vref)을 입력받아 이를 적분하는 적분기(10)와; 상기 적분기(10)의 적분신호(VC)를 입력받아 이를 접지전위와 비교하는 비교기(OP10)와; 상기 비교기(OP10)의 비교신호를 입력받아 이를 클럭신호와 앤드연산하는 앤드게이트(AN1)와; 상기 비교기(OP10)의 비교신호를 입력받아 그에 따른 스위칭제어신호 및 리셋신호(RESET)를 출력하는 제어부(11)와; 상기 앤드게이트(AN1)의 연산신호를 입력받아 이를 계수하는 카운터(12)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.
먼저, 적분기(10)는 스위치(S1)의 스위칭동작에 의해 입력전압(Va) 또는 기준전압(Vref)을 입력받아 이를 적분하는데, 도2에서 보는 바와같이 두 개의 적분구간으로 나뉘어진다.
즉, 상기 적분기(10)는 입력전압(Va)에 대한 적분구간과 기준전압(Vref)에 대한 적분구간으로 나뉘어진다.
이후, 비교기(OP10)는 상기 적분기(10)의 적분신호(VC)를 입력받아 이를 접지전위와 비교하여 그에 따른 비교신호를 출력하고, 앤드게이트(AN1)는 상기 비교기(OP10)의 비교신호를 입력받아 이를 클럭신호와 앤드연산한다.
또한, 제어부(11)는 상기 비교기(OP10)의 비교신호에 따라 상기 스위치(S1)의 스위칭동작을 제어함과 아울러 카운터(12)에 리셋신호(Reset)를 인가한다.
그리고, 상기 카운터(12)는 상기 앤드게이트(AN1)의 연산신호를 입력받아 이를 계수하여 오버플로우가 발생하면 그 신호를 상기 제어부(11)에 인가하며, 이에따라 상기 제어부(11)는 카운터(12)를 리셋시킨다.
즉, 도2에서 보는 바와같이 고정된 시간(T1)동안 입력신호를 적분하고, 계속하여 기준전압(Vref)을 적분하여 그 적분치가 0V가 될 때까지의 시간(T2)을 카운터(12)로 검출하면, 이 아나로그/디지털변환기의 최종 변환출력이 된다.
그러나, 상기와 같이 동작하는 종래 장치는 적분기와 비교기의 오프셋전압의 영향을 많이 받아 아나로그/디지털변환기의 오프셋오차와 이득오차가 발생하는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 고안은 입력잡음에 강하고 고분해능을 실현할 수 있도록 한 아나로그/디지털변환기를 제공함에 그 목적이 있다.
도1은 종래 아나로그/디지털변환기의 구성을 보인 회로도.
도2는 도1에 있어서의 동작방식에 대한 그래프.
도3은 본 고안 아나로그/디지털변환기의 구성을 보인 회로도.
도4는 도3에 있어서, 각 스위치의 파형도.
도5는 도3에 있어서의 동작방식에 대한 그래프.
도6은 도3에 있어서의 상태천이도.
*****도면의 주요부분에 대한 부호의 설명*****
20:스위치부 21:제어부
OP20:적분기 OP21:비교기
상기와 같은 목적을 달성하기 위한 본 고안은 변환모드와 보정모드 및 대기모드에 따라, 입력전압(Va)과 기준전압(Vref)을 입력받아 이를 충전한후 소정 제어신호에 의해 스위칭 동작하여 출력하는 스위치부와; 상기 스위치부의 스위칭동작에 의해 기준전압(Vref) 또는 입력전압(Va)을 입력받아 이를 제어부의 적분제어신호에 의해 소정 시간동안 적분하는 적분기와; 상기 적분기의 적분신호와 상기 스위치부를 통해 기준전압(Vref)을 입력받아 이를 비교하는 비교기와; 상기 비교기의 비교신호를 입력받아 그에 따른 스위칭 제어신호를 상기 스위치부에 인가함과 아울러 상기 비교신호의 출력이 바뀌는 시점을 측정하여 그에 따른 적분제어신호를 출력하는 제어부로 구성한 것을 특징으로 한다.
이하, 본 고안에 의한 아나로그/디지털별환기를 첨부한 도면을 참조하여 상세히 설명한다.
도3은 본 고안 아나로그/디지털변환기에 대한 일실시예의 구성을 보인 회로도로서, 이에 도시한 바와같이 변환모드와 보정모드 및 대기모드에 따라, 입력전압(Va)과 기준전압(Vref)을 입력받아 이를 충전한후 소정 제어신호에 의해 스위칭 동작하여 출력하는 스위치부(20)와; 상기 스위치부(20)의 스위칭동작에 의해 기준전압(Vref)또는 입력전압(Va)을 입력받아 이를 제어부(21)의 적분제어신호에 의해 소정 시간동안 적분하는 적분기(OP20)와; 상기 적분기(OP20)의 적분신호와 상기 스위치부(20)를 통해 기준전압(Vref)을 입력받아 이를 비교하는 비교기(OP20)와; 상기 비교기(OP21)의 비교신호를 입력받아 그에 따른 스위칭 제어신호를 상기 스위치부(20)에 인가함과 아울러 상기 비교신호의 출력이 바뀌는 시점을 측정하여 그에 따른 적분제어신호를 출력하는 제어부(21)로 구성하며, 이와같이 구성한 본 고안의 일실시예의 동작을 설명한다.
먼저, 스위치부(20)는 변환모드와 보정모드 및 대기모드에 따라, 입력전압(Va)과 기준전압(Vref)을 입력받아 이를 충전한후 소정 제어신호에 의해 스위칭 동작하여 상기 입력전압(Va) 또는 기준전압(Vref)을 적분기(OP20)에 인가한다.
이에 따라, 상기 적분기(OP20)는 상기 스위치부(20)의 스위칭동작에 의해 입력전압(Va) 또는 기준전압(Vref)을 입력받아 이를 제어부(21)의 적분제어신호에 의해 소정 시간동안 적분하고, 비교기(OP21)는 상기 적분기(OP20)의 적분신호와 상기 스위치부(20)를 통해 기준전압(Vref)을 입력받아 그에 따른 비교신호를 출력한다.
이후, 제어부(21)는 상기 비교기(OP21)의 비교신호를 입력받아 그에 따른 스위칭제어신호를 상기 스위치부(20)에 인가함과 아울러 상기 비교신호의 출력이 바뀌는 시점을 측정하여 그에 따른 적분제어신호를 출력하고, 이에따라 상기 스위칭부(20)는 상기 제어부(21)의 스위칭제어신호에 의해 스위칭 동작한다.
여기서, 상기 제어부(21)는 도6에서 보는 바와같이 리셋(RESET)모드에서 제2 커패시터(C2)에 차지된 전하를 리셋시키고 이 리셋후, 보정(CALIBRATION)모드에서 회로의 보정을 하여 대기(STANDBY)모드에서 대기후 아나로그신호를 디지털신호로 변환한후 다시 대기(STANDBY)모드로 복귀하는 상태천이특성을 갖도록 제어한다.
이때, 상기 리셋(RESET)모드는 스위치(SB)를 온시켜 제2 커패시터(C2)에 챠지된 전하를 리셋시킨다.
그리고, 보정(CALIBRATION)모드는 스위치(S1,S3,S5,S6)를 도4의 타이밍도와 같이 순차적으로 온시켜 적분기(OP20)가 입력전압(Va)을 일정시간(2N클럭)동안 적분하고, 이후 스위치(S1,S3,S4,S7)를 순차적으로 온시켜 또한 상기 적분기(OP20)가 기준전압(Vref)을 적분한다.
이후, 상기 비교기(OP21)가 상기 적분기(OP20)의 적분신호와 기준저압(Vref)을 입력받아 이를 비교하여 그에 따른 비교신호를 출력하는데, 이때 상기 비교신호의 레벨이 천이되는 시간을 제어부(21)가 측정하여 실제 변환시 일정시간(2N클럭)동안 입력전압(Va)을 적분하는 대신에 도5와 같은 적분제어시간 동안 입력전압(Va)을 적분하면 상기 비교기(OP21) 및 적분기(OP20)의 오프셋이 의한 오차는 제거된다.
그다음, 상기 대기(STANDBY)모드를 설명하면 다음과 같다.
상기 보정(CALIBRATION) 모드에서 입력적분시간이 보정된 상태에서 상기 비교기(OP21)의 출력으로 적분기(OP20)의 입력단자에서 발생하는 스위치(S1~S8)의 누설전류에의한 오차를 보정하기 위하여 스위치(S1,S3,S5,S7)를 순차적으로 온시켜 적분기(OP20)의 출력상태를 보정(CALIBRATION)모드후의 상태로 제어한다.
이상에서 상세의설명한 바와같이 본 고안은 오프셋이 큰 씨모스회로에서 입력잡음에 강하고 고분해능을 실현할 수 있는 효과가 있다.

Claims (2)

  1. 변환모드와 보정모드 및 대기모드에 따라, 입력전압(Va)과 기준전압(Vref)을 입력받아 이를 충전한후 소정 제어신호에 의해 스위칭 동작하여 출력하는 스위치부(20)와; 상기 스위치부(20)의 스위칭동작에 의해 기준전압(Vref) 또는 입력전압(Va)을 입력받아 이를 제어부(21)의 적분제어신호에 의해 소정 시간동안 적분하는 적분기(OP20)와; 상기 적분기(OP20)의 적분신호와 상기 스위치부(20)를 통해 기준전압(Vref)을 입력받아 이를 비교하는 비교기(OP21)와; 상기 비교기(OP21)의 비교신호를 입력받아 그에 따른 스위칭 제어신호를 상기 스위치부(20)에 인가함과 아울러 상기 비교신호의 출력이 바뀌는 시점을 측정하여 그에 따른 적분제어신호를 출력하는 제어부(21)로 구성한 것을 특징으로 하는 아나로그/디지털변환기.
  2. 제1항에 있어서, 스위치부(20)는 입력전압(Va)과 기준전압(Vref)이 스위치(S1,S3,S5,S6)를 통해 제1 커패시터(C1)에 연결되고, 이 제1 커패시터(C1)는 스위치(S1,S3,S5,S6)를 통해 제2 커패시터(C2)에 연결되며, 상기 제2 커패시터(C2)에 스위치(S8)를 병렬로 연결되어 구성한 것을 특징으로 하는 아나로그/디지털변환기.
KR2019980001740U 1998-02-12 1998-02-12 아나로그/디지털변환기 KR200231860Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980001740U KR200231860Y1 (ko) 1998-02-12 1998-02-12 아나로그/디지털변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980001740U KR200231860Y1 (ko) 1998-02-12 1998-02-12 아나로그/디지털변환기

Publications (2)

Publication Number Publication Date
KR19990036010U KR19990036010U (ko) 1999-09-15
KR200231860Y1 true KR200231860Y1 (ko) 2001-10-25

Family

ID=69712380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980001740U KR200231860Y1 (ko) 1998-02-12 1998-02-12 아나로그/디지털변환기

Country Status (1)

Country Link
KR (1) KR200231860Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159847C (zh) * 1998-12-16 2004-07-28 松下电器产业株式会社 带偏置的比较装置及比较电路

Also Published As

Publication number Publication date
KR19990036010U (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
JP5407685B2 (ja) 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法
US7049993B2 (en) Analog-to-digital converter and microcomputer in which the same is installed
US11029197B2 (en) Optical sensor arrangement and method for light sensing
US7030791B2 (en) A/D conversion device having input level shift and output correction function
EP3059868A1 (en) Circuit and method for comparator offset error detection and correction in an adc
JP2015156159A5 (ko)
EP3203636A1 (en) Asar adc circuit and conversion method thereof
US6750800B2 (en) Analog-digital converter and method for converting data of the same
CN101398670A (zh) 对具有积分响应的系统的基于时间的控制
WO2018033419A1 (en) Optical sensor arrangement and method for light sensing
US7348916B2 (en) Pipeline A/D converter and method of pipeline A/D conversion
US6906648B1 (en) Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input
CN111694059A (zh) 静电容量检测装置
US20010006371A1 (en) Device and method for the rapid digital/analog conversion of pulse width modulated signals
US6816104B1 (en) Analog-to-digital converter utilizing a timer for increased resolution
KR200231860Y1 (ko) 아나로그/디지털변환기
US20060049855A1 (en) Integrated circuit
US6717393B2 (en) System for difference calculation using a quad slope converter
CN113228516A (zh) 用于暗计数消除的传感器装置和方法
US11418208B2 (en) Light-to-digital converter arrangement and method for light-to-digital conversion
US5144307A (en) Method of controlling double integral A-D converter
US6539322B1 (en) Sensor device
JPH118557A (ja) A/d変換器
CN109802680B (zh) 一种基于分数基准的电容阵列及模数转换器
JPH11136129A (ja) Pwm変換回路およびそれを用いたセンサ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee