CN1159847C - 带偏置的比较装置及比较电路 - Google Patents

带偏置的比较装置及比较电路 Download PDF

Info

Publication number
CN1159847C
CN1159847C CNB991254961A CN99125496A CN1159847C CN 1159847 C CN1159847 C CN 1159847C CN B991254961 A CNB991254961 A CN B991254961A CN 99125496 A CN99125496 A CN 99125496A CN 1159847 C CN1159847 C CN 1159847C
Authority
CN
China
Prior art keywords
mentioned
current
potential
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991254961A
Other languages
English (en)
Other versions
CN1257348A (zh
Inventor
山内宽行
寺田裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1257348A publication Critical patent/CN1257348A/zh
Application granted granted Critical
Publication of CN1159847C publication Critical patent/CN1159847C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45717—Controlling the loading circuit of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

主比较电路2供出对应于差动信号TX、XTX的电位差Va的检测电流Icomp；参考差动电压生成电路4生成对应于差动信号的中间电位Vm的参考差动电压OFS、XOFS；从比较电路5供出对应于该电位差的电流，作偏置电流Ioffset。因装置1输出电流Icomp、Ioffset的差电流，故其输出入特性具有偏置。因电路2、5的电路结构相同，故当电路2的Va-Icomp特性随电位Vm变化时，偏置电流Ioffset也发生同样的变化。结果，即使差动信号的电位发生变动，装置1的偏置电压也不会发生什么变化。

Description

带偏置的比较装置及比较电路
本发明涉及一种用来对通信上的差动信号进行“0”、“1”、“Z”这3值判断的带偏置的比较装置  特别是涉及当差动信号的电位变动时，也能使比较装置的动作稳定的技术。
至今，一直是用检测差动信号的电位差是否超过了偏置电压的带偏置的比较装置，来对通信上的差动信号进行“0”、“1”、“Z”这3值判断的。
图19表示在IEEE1394标准中，是怎样对差动信号进行这3值判断的。当差动信号的电位差超过165mV时，判断其为“1”；当它不到165mV时，判断其为“0”；当它在大于、等于-165mV且小于、等于165mV的范围内时，则判断其为“Z”。因此，使用两个偏置电压为165mV的比较装置，并使差动信号的输入彼此相反，即可实现该3值判断。
图20示出了一以往的带偏置的比较装置的电路结构图。如图20所示，接收差动输入A、B，且流过电流I1、I2的P型晶体管对，和接收电位已被固定的差动输入C、D，且流过电流I3、I4的P型晶体管对相并联。各个电流I1、I2、I3、I4在输出部合流，对应于差动输入A、B的电位差的检测电流(I2-I1)和偏置电流(I4-I3)之差，即{(I2-I1)-(I4-I3)}作为输出电流而供向外部。检测电流(I2-I1)被偏置电流(I4-I3)抵消，即输出电流为0时的差动输入A、B的电位差，被定义为偏置电压。
但是，在以往的带偏置的比较装置中，存在着以下几个问题。
图21是一表示图20的电路中的差动输入A、B的电位(以中间电位Vm来表示)和电流之间的关系的曲线。从图21中的曲线可以看出，差动输入A、B的电位差为一定值。如图21所示，因差动输入C、D的电位已固定，所以电流I3、I4的大小与差动输入A、B的电位无关，基本上为一定值。两者之差即偏置电流(I4-I3)基本上也为一定值。
然而，当差动输入A、B的电位发生变动时，即使它们的电位差一定，电流I1、I2的大小也会变化的。特别是，在差动输入A、B的电位比从电源电位减去P型晶体管的饱和漏极—源极间电压的电位还高的范围Za内，电流I1、I2的大小会随着差动输入A、B的电位发生很大的变化。还有，在范围Zb内，接收差动输入A、B的晶体管将不在饱和区内工作，而变成在线性区工作了，所以会发生灵敏度恶化，即检测电流(I2-I1)变小的现象。结果，检测电流(I2-I1)被偏置电流(I4-I3)抵消时的差动输入A、B的电位差，即偏置电压将随着差动信号A、B的电位发生很大的变化。
因为差动信号的中心电位，在接地电位到电源电位之间发生很大的变动，所以不管差动输入的中心电位为接地电位到电源电位之间的哪一个电位，带偏置的比较装置都必须使偏置电压一直保持稳定。因此，在图21的曲线所示的范围Za、Zb内，偏置电压会随着差动输入的电位发生很大变化这一问题是严重的。
还有，在图21的曲线中，我们假设电路中的晶体管特性一定，而实际上，晶体管特性会随着电源电压、温度或者加工技术而发生变化。因此偏置电流(I4-I3)与检测电流(I2-I1)之间的关系会更复杂，结果，偏置电压的稳定性会进一步遭到破坏。
还有，到目前为止，有人提出了以下之结构(参看USP5,424,657)，即在比较器的前面设置一电平位移电路，以将输入比较器时的电位控制在至少接近一半电源电压的范围内。按该结构，当差动输入的电位高于电源电压的中心电位时，由电平位移电路把该电位降低后，再将它输到比较器中；而当差动输入的电位低于电源电压的中心电位时，则直接将它输到比较器中。差动输入的电位变动范围就这样被有效地控制在电源电压的1/2以内了。
但是，应用该结构，只能避免图21的曲线上的范围Za或者Zb，而不能同时避免这两个范围，所以问题还没有从根本上得到解决。再就是，当利用电平位移电路来改变差动输入的电位时，虽然仅被放大一点儿，但该电位差还是会被放大的。这是偏置电压的稳定性遭到破坏的原因。
本发明是从上述各问题点出发而研究出来的。其目的在于：利用带偏置的比较装置，做到：即使差动信号的电位发生了变动，也仍可得到一稳定的偏置电压。
为解决上述课题，本发明的解决手段，作为检测差动信号的电位差是否超过了偏置电压的带偏置的比较装置，其特征在于：备有以上述差动信号为差动输入并供出对应于该差动输入的电位差的检测电流的主比较电路，和供出偏置电流的偏置电流供给电路；且输出的是上述检测电流和上述偏置电流的差电流；而且为使上述偏置电压稳定，上述偏置电流供给电路能根据上述差动信号的电位高度来控制偏置电流的大小。
若按照本发明之一，偏置电流的大小，由偏置电流供给电路根据差动信号的电位高度来控制。于是，即使在由于差动信号的电位变动，主比较电路中的差动输入的电位差(差动信号的电位差)与检测电流间的特性发生了变化的情况下，仍可以根据差动信号的电位来控制偏置电流的大小，所以偏置电压(将它定义为检测电流被偏置电流抵消时的差动输入的电位差)不会发生什么变化。因此，即使差动信号的电位有变动，仍可得到一稳定的偏置电压。
其次，在上述本发明的带偏置的比较装置，其特征在于：偏置电流供给电路包括：以上述差动信号的中间电位为输入，输出对应于该中间电位的参考差动电压的参考差动电压生成电路；和电路结构与上述主比较电路相同，且以上述参考差动电压为差动输入，供出对应于该电位差的电流作上述偏置电流的从比较电路。
其次，在上述本发明的带偏置的比较装置，其特征在于：主、从比较电路，分别通过P型晶体管及N型晶体管所组成的并联栅极接收差动输入。
其次，在上述本发明的带偏置的比较装置，其特征在于：主、从比较电路，分别包括接收差动输入的一导电型的第1晶体管对，接收差动输入的另一导电型的第2晶体管对，及借助于电流镜电路，在其中流过与流过上述第2晶体管对的电流相等的电流的上述一导电型的第3晶体管对；输出的是上述第1晶体管对的差电流和上述第3晶体管对的差电流之和；而且流入上述第1及第3晶体管对的电流是从同一个恒流源供来的。
其次，在上述本发明的带偏置的比较装置，其特征在于：参考差动电压生成电路包括：内有电阻并由上述中间电位和上述电阻上的电压降生成上述参考差动电压的两个电位的电位生成部；及为使上述电位生成部所拥有的电阻上的电压降为一定值，而控制流过上述电阻的电流的电流控制部。
其次，在上述本发明的带偏置的比较装置，其特征在于：电位生成部，备有以上述中间电位作为它的一个输入的集成运算放大电路，和上述电阻，它是连接着上述集成运算放大电路的另一个输入和输出的电阻；且是将上述集成运算放大电路的输出输出来作上述参考差动电压的一个电位的。
其次，在上述本发明的带偏置的比较装置，其特征在于：电位生成部，备有以上述中间电位作为它的一个输入的集成运算放大电路，和上述电阻，它是连接着上述集成运算放大电路的另一个输入和输出的第1电阻及与该第1电阻串联连接着的第2电阻；且是将上述第1及第2电阻两端的电位输出来作上述参考差动电压的两个电位的。
其次，在上述本发明的带偏置的比较装置，其特征在于：电位生成部，备有上述电阻，它是互相串联在一起且其连接节点上被施加了上述中间电位的第1及第2电阻；且是将上述第1及第2电阻两端的电位输出来作上述参考差动电压的两个电位的。
其次，在上述本发明的带偏置的比较装置，其特征在于：备有设在上述主比较电路的输入侧，并使上述差动信号延迟所规定时间的延迟调节手段。
还有，本发明的解决手段，作为检测差动信号的电位差是否超过了偏置电压的带偏置的比较装置，其特征在于：备有以上述差动信号为差动输入并供出对应于该差动输入的电位差的检测电流的主比较电路，和供出偏置电流的从比较电路；输出的是上述检测电流和上述偏置电流的差电流，上述主、从比较电路，分别包括：接收差动输入的一导电型的第1晶体管对；接收差动输入的另一导电型的第2晶体管对；及借助于电流镜电路，在其中流过与流过上述第2晶体管对的电流相等的电流的上述一导电型的第3晶体管对，输出的是上述第1晶体管对的差电流和上述第3晶体管对的差电流之和，而且，流入上述第1及第3晶体管对的电流是从同一个恒流源供来的。
还有，本发明的解决手段，作为供来对应于差动输入的电位差的电流的比较电路，其特征在于：备有接收上述差动输入的一导电型的第1晶体管对，接收上述差动输入的另一导电型的第2晶体管对，及借助于电流镜电路，在其中流过与流过上述第2晶体管对的电流相等的电流的上述一导电型的第3晶体管对；输出的是上述第1晶体管对的差电流和上述第3晶体管对的差电流之和；而且流入上述第1及第3晶体管对的电流是从同一个恒流源供来的。
附图的简要说明。
图1示出了本发明的一个实施例所涉及的带偏置的比较装置的概略结构。
图2示出了本发明的技术要点，(a)是一表示本实施例中的差动输入电位的变化和偏置电压的关系的曲线；(b)是一表示以前例中的差动输入电位的变化和偏置电压的关系的曲线。
图3示出了图1中的主、从比较电路的一个具体电路结构。
图4是一表示流过图3的电路中的电流和差动输入电位间关系的曲线。
图5(a)、(b)示出了图3中的电路结构的一个变形。
图6是本发明的一个实施例所涉及的带偏置的比较装置的一个变形。
图7示出了图6中的主、从比较电路的一个电路结构。
图8(a)示出了参考差动电压生成电路4的一个电路结构，(b)示出了(a)中的差动信号的中间电位和参考差动电压间的关系。
图9(a)示出了参考差动电压生成电路4的另一个电路结构，(b)示出了(a)中的差动信号的中间电位和参考差动电压间的关系。
图10(a)示出了参考差动电压生成电路4的又一电路结构，(b)示出了(a)中的差动信号的中间电位和参考差动电压间的关系。
图11(a)示出了参考差动电压生成电路4的又一电路结构，(b)示出了(a)中的差动信号的中间电位和参考差动电压间的关系。
图12(a)示出了参考差动电压生成电路4的又一电路结构，(b)示出了(a)中的差动信号的中间电位和参考差动电压间的关系。
图13是表示由参考差动电压生成电路的延迟时间而引起的死时间的图。
图14(a)示出了设置了延迟调节电路的带偏置的比较装置的结构，(b)示出了延迟调节电路的一个结构。
图15示出了是如何靠延迟调节电路来消除死时间的。
图16(a)示出了本发明的一个实施例所涉及的带偏置的比较装置的又一个变形的结构，(b)示出了(a)中的从比较电路的电路结构。
图17示出了由本实施例所涉及的带偏置的比较装置而构成的、对传输线上的差动信号进行3值判断的系统。
图18是图17中的系统结构的一个变形。
图19示出了在IEEE1394标准中，是怎样对差动信号进行3值判断的。
图20示出了以往的带偏置的比较装置的结构。
图21是一表示在图20的电路中，差动输入电位和电流间的关系的曲线。
符号之说明
1，1A，1a，1b带偏置的比较装置；2，2A主比较电路；3，3A，3B偏置电流供给电路；4参考差动电压生成电路；5，5A从比较电路；10，10A电流控制部；20，20A，20B电位生成部；21，22，25集成运算放大电路；23，24电阻；26a第1电阻；26b第2电阻；30，30A电位生成部；33第1电阻；34第2电阻；40延迟调节电路；Icomp检测电流；Ioffset偏置电流；TX，XTX差动信号；Va差动信号的电位差；Vm差动信号的中间电位；OFS，XOFS参考差动电压；QP1恒流源；QP2，QP3第1晶体管对；QN2，QN3第2晶体管对；QP5，QP6第3晶体管对。
(本发明的实施例)
参照附图，说明本发明的一个实施例。
图1示出了本发明的一个实施例所涉及的带偏置的比较装置的概略结构。图1所示的带偏置的比较装置1，以通过传输线TX、XTX传输的差动信号(以下，称其为“差动信号TX、XTX”)为输入。装置1包括：以差动信号TX、XTX为差动输入，并供出对应于该差动输入的电位差(差动信号电位差)Va的检测电流Icomp的主比较电路2；和提供偏置电流Ioffset的偏置电流供给电路3。偏置电流供给电路3又包括：以差动信号TX、XTX的中间电位Vm为输入，输出对应于该中间电位Vm的参考差动电压OFS、XOFS的参考差动电压生成电路4；和以参考差动电压OFS、XOFS为输入，供出对应于该电位差的电流作偏置电流Ioffset的从比较电路5。
这里，中间电位Vm能表示出差动信号TX、XTX的电位高度就行了。在本实施例中，令差动信号TX、XTX的中心电位(平均电位)为中间电位Vm。
主比较电路2和从比较电路5的输出被接在同一处，带偏置的比较装置1输出检测电流Icomp与偏置电流Ioffset的差电流。于是图1所示的带偏置的比较装置1的输出入特性就具有偏置了。再就是，主比较电路2和从比较电路5的电路结构相同。
这里所说的“相同”，意指本质相同。具体而言，构成电路的晶体管的尺寸以及连接关系大致相同，工作参数、受电位Vm的影响程度以及受电源电压的影响程度本质上相同就行了。
以下，参照图2，对本发明的技术要点进行说明。
图2(a)是一表示本实施例中的差动信号电位差Va与检测电流Icomp、偏置电流Ioffset之间的关系的曲线。当差动信号TX、XTX的中间电位Vm在所规定的范围(例如图20中的曲线上的Za、Zb)内时，Icomp-Va特性曲线会随着电位Vm而上下变动。因此，为稳定偏置电压，本实施例是根据差动信号TX、XTX的电位来控制偏置电流Ioffset的大小的。按照图1所示的结构，参考差动电压生成电路4探测差动信号TX、XTX的中间电位Vm，并输出以该电位Vm为中心的并用来生成偏置电流Ioffset的参考差动电压OFS、XOFS。
因主比较电路2及从比较电路5的电路结构相同，所以它们的输出入特性就基本上相同。因此，当Icomp-Va特性曲线随着电位Vm而上下变动时，偏置电流Ioffset也同样地随着电位Vm发生变化。因偏置电压为检测电流Icomp与偏置电流Ioffset相等时的差动信号电位差Va，故本实施例中，如图2(a)所示，偏置电压则不随电位Vm变化，一直都是很稳定的。
图2(b)是一表示以往技术中的差动信号电位差Va与检测电流Icomp、偏置电流Ioffset之间的关系的曲线。如图2(b)所示，因那时为偏置而施加的电位被固定住了，所以不管差动信号TX、XTX的电位为多少，偏置电流Ioffset一直是固定不变的  因此，当Icomp-Va特性曲线随着电位Vm上下变动时，偏置电压也跟着发生很大的变动。
这就是说，按本发明，可以收到显著的以往技术所达不到的效果：即使差动信号的电位发生变动，偏置电压仍会很稳定。
图3示出了图1中的主比较电路2及从比较电路5的一个电路结构。为了使中心电位以在接地电位附近到电源电压附近变化的差动信号TX、XTX为输入，图3所示的电路是通过P型晶体管QP2、QP3以及N型晶体管QN2、QN3而成的并联栅极来接收差动输入的。
在图3中，设流过由栅极接收同相输入的P型晶体管QP2的电流为I1；设流过由栅极接收反相输入的P型晶体管QP3的电流为I2；设流过由栅极接收同相输入的N型晶体管QN2的电流(即通过电流镜电路的作用，流过P型晶体管QP6的电流)为I3；设流过由栅极接收反相输入的N型晶体管QN3的电流(即通过电流镜电路的作用，流过P型晶体管QP5的电流)为I4。于是，输出电流就成为{(I2-I1)+(I3-I4)}了。该输出电流将成为主比较电路2中的检测电流Icomp；该输出电流还将成为从比较电路5中的偏置电流Ioffset。由P型晶体管QP2、QP3构成第1晶体管对；由N型晶体管QN2、QN3构成第2晶体管对；由P型晶体管QP5、QP6构成第3晶体管对。
输出偏置电流Ioffset的从比较电路5的结构，从输入晶体管QP2、QP3、QN2、QN3，负载电路到接收流过输入晶体管的电流的电流镜电路为止，全都与主比较电路2相同。因此，主比较电路2中的检测电流Icomp由于差动输入电位的变动而发生的变化，基本上和从比较电路5中的偏置电流Ioffset的变化相同。
再就是，图3所示的电路结构具有抗差动输入的电位变动性强的特点。由图3可知，流过电流I1的QP2、流过电流I2的QP3、流过电流I3的QP6以及流过电流I4的QP5的源极，全都与作为恒流源的P型晶体管QP1的漏极相接。因此，即使差动输入的电位发生变动，仍可保持总电流I(＝I1+I2+I3+I4)为一定值。
图4是一表示差动信号TX、XTX的电位(以中间电位Vm表示)和流过图3所示的电路中的电流之间的关系的曲线。如图4所示，当差动输入电位降低时，电流I1、I2变大；当它升高时，电流I1、I2则变小另一方面，当差动输入电位降低时，电流I3、I4变小；当它升高时，电流I3、I4则变大此时，通过保持总电流I一定，则无论差动输入的电位怎样变化，输出电流Icomp、Ioffset都能很稳定。其原因是，当差动输入电位降低时，(I2-I1)变大了，(I3-I4)则变小了；而当差动输入电位升高时，(I3-I4)变大了，(I2-I1)则变小了。即通过靠共同的恒流源QP1提供电流I1～I4，便可得到一不管差动输入电位如何变化，一直都能很稳定的检测电流Icomp和偏置电流Ioffset。
图5是图3所示的电路结构的一个变形。(a)中，追加了晶体管QP8，(b)在(a)的基础上，省略了晶体管QP1、QN1，又追加了一个晶体管QN6。
图6是图1所示的结构的一个变形，有一部分电路为主比较电路2A和从比较电路5A二者公用。图7示出了图6中的主比较电路2A和从比较电路5A的一个具体电路结构。
其次，对参考差动电压生成电路4的具体结构加以说明。参考差动电压生成电路4能够随着电位Vm的变动，而生成对应于差动信号TX、XTX的中间电位Vm的参考差动电压0FS、XOFS。构成参考差动电压生成电路4，为的是能使主比较电路2的差动输入基本上与参考差动电压OFS、XOFS的中心电位一致。
图8(a)示出了参考差动电压生成电路4的电路结构。如图8(a)所示，参考差动电压生成电路4包括电流控制部10和电位生成部20。电位生成部20又包括以差动信号TX、XTX的中间电位Vm为它的一个输入的第1及第2集成运算放大电路21、22。第1集成运算放大电路21的另一个输入和输出通过电阻23相连，第2集成运算放大电路22的另一个输入和输出则通过电阻24相连。由电流控制部10控制的电流Ir反向流过电阻23、24。
第1及第2集成运算放大电路21、22的输出分别被输出来作参考差动电压OFS、XOFS。即如图8(b)所示，生成比中间电位Vm高出电阻23上的电压降，即(Ir·Rx)的电位作电位OFS；生成比中间电位Vm低电阻24上的电压降，即(Ir·Rx)的电位作电位XOFS。
电流控制部10控制电流Ir，以使电位生成部20里的电阻23、24上的电压降一定。带隙电压基准电路(band-gap voltage referencecircuit)11，为一能生成几乎不受电源电压、温度变化影响的稳定的基准电压Vbgr的电路。就象在有关模拟电路的课本等里所描述的那样，例如用由温度而引起的电流变化特性相反的二极管和电阻组合而成的基准电路来构成带隙电压基准电路11就行了。
用电阻12、13对从带隙电压基准电路11中输出的基准电压Vbgr进行电阻分割而生成电位Vq。由电流镜电路来承担让电流Ir流通的任务，为的是通过电阻14上的电压降，得到与该电位Vq相等的电位。即使电阻值Rx发生变动，该电流控制部10也能通过控制电流Ir来稳定电阻23、24上的电压降值。
图9(a)示出了参考差动电压生成电路4的另一个电路结构。在图9(a)所示的电路中，电位生成部20A包括以差动信号TX、XTX的中间电位Vm为它的一个输入的集成运算放大电路25。该集成运算放大电路25的另一个输入和输出通过电阻26a相连，且电阻26a上串联着电阻26b。由电流控制部10A控制的电流Ir流过串联在一起的电阻26a和26b。
被串联在一起的电阻26a和26b两端的电位，分别被输出来作参考差动电压的电位OFS、XOFS。即如图9(b)所示，生成比中间电位Vm高出电阻26a上的电压降，即(Ir·Rx)的电位作电位OFS；生成比中间电位Vm低电阻26b上的电压降，即(Ir·Rx)的电位作电位XOFS。若采用图9(a)所示的结构，便可比图8(a)所示的结构少用一个集成运算放大电路。
再就是，在参考差动电压生成电路4中，也可以不采用动作比较慢的集成运算放大电路。
图10(a)示出了没采用集成运算放大电路的参考差动电压生成电路4的电路结构。如图10(a)所示，电位生成部30包括：第1恒流电路31、第2恒流电路32、和被设置在第1及第2恒流电路31、32之间且互相串联着的电阻33和34。其中，第1恒流电路3 1由被电流控制部10的输出电位Vz控制着的P型晶体管构成，且靠电流控制部10的控制让恒电流Ir从电源流出。第2恒流电路32由被电流控制部10的输出电位Vz控制着的P型晶体管以及由N型晶体管而组成的电流镜电路构成，且靠电流控制部10的控制，让接地线吸收恒电流Ir。
被电流控制部10控制的电流Ir流过串联在一起的电阻33、34。于是，电阻33、34间的连接节点上被施加了差动信号TX、XTX的中间电位Vm，它们两端的电位分别被输出来作参考差动电压的电位OFS、XOFS。即如图10(b)所示，生成比中间电位Vm高出电阻33上的电压降，即(Ir·Rx)的电位作电位OFS；生成比中间电位Vm低电阻34上的电压降，即(Ir·Rx)的电位作电位XOFS。
因为在图10(a)所示的结构没采用集成运算放大电路，所以能快速地跟上差动信号TX、XTX的中间电位Vm的变动。因此，图10(a)的电路结构非常适合即使中间电位Vm发生交流性的变动，也仍必须获得偏置电压这样的情形。因为从电源流出的经过第1恒流电路31的恒电流Ir完全被第2恒流电路32所吸收，所以该电路结构不会对传输线TX、XTX的阻抗特性造成什么影响，不会使中间电位Vm发生什么变动。
图11(a)示出了无集成运算放大电路时的参考差动电压生成电路4的又一电路结构。该电路结构中，差动信号TX、XTX的中间电位Vm大约与电源电压或者接地电压相等。因此，它对于第1及第2恒流电路31、32并不一定会稳定工作的情况非常有效。
在电位生成部30A中，4个电阻35a、35b、36a以及36b被接在第1及第2恒流电路31、32之间且互相串联。电阻35a、35b、36a以及36b的电阻值和图10(a)中的电阻33、34的电阻值Rx相等。于是，差动信号的中间电位Vm就被加在电阻35b、36a之间的连接节点上了。
如图11(b)所示，电阻35a上端的电位Vj比中间电位Vm高出电阻35a、35b上的电压降，即(Ir·2Rx)这一部分；电阻36b下端的电位Vw比中间电位Vm低电阻36a、36b上的电压降，即(Ir·2Rx)这一部分。
因此，就将电位Vj和电位Vm配成对；将电位Vm和电位Vw也配成对，然后选出该两对中的任一对，并将它输出来作参考差动电压的电位OFS、XOFS。此选择是这样进行的，例如，另设一检测差动信号TX、XTX的中间电位Vm的电路，当电位Vm比基准电位Vref(例如为1/2 VDD)低时，便选电位Vj和电位Vm这一对；而当中间电位Vm比基准电位Vref高时，则选电位Vm和电位Vw这一对。
图8～图11所示的结构的共同之处是，电位生成部里都有电阻，能通过差动输入的中间电位和该电阻上的电压降，生成参考差动电压的两个电位；电流控制部能控制流过电位生成部里的电阻上的电流，而使该电阻上的电压降为一定值。
图12(a)示出了参考差动电压生成电路4的又一电路结构。图12(a)所示的电路结构基本上和图9(a)相同，所不同的是，集成运算放大电路25的一个输入和输出，不是通过电阻26a相连而是直接相连了。换句话说，如图12(b)所示，和中间电位Vm相等的电位，从电位生成部20B输出来作参考差动电压的电位OFS；比中间电位Vm低电阻26a、26b上的电压降即(Ir·2Rx)的电位输出来作电位XOFS。
图12(a)所示的结构，对于差动信号TX、XTX的电位高度上升，而中间电位Vm接近电源电位Vcc这样的情况是非常有效的。换句话说，当中间电位Vm接近电源电位Vcc而使电位差(Vcc-Vm)小于(Ir·Rx)时，靠图9所示的结构则得不到我们想得到的参考差动电压。与此相对，若靠图12(a)所示的结构，即使在中间电位Vm接近电源电位Vcc的情况下，也能得到我们想得到的参考差动电压。
比较理想的是，同时采用图9(a)所示的和图12(a)所示的这两个结构，然后根据中间电位Vm的高度来让其中之一方工作。当然，视所应用的系统，仅采用其中之一方也是完全可以的。
这里，当作为输入的中间电位Vm发生变化时，参考差动电压生成电路4延迟一段时间后，才对应该变化来改变参考差动电压OFS、XOFS的高度。因此，如图13所示，当差动信号TX、XTX的电位高度发生变化时，从主比较电路2输出的检测电流Icomp先发生变化，在参考差动电压生成电路4中延迟一延迟时间td以后，从从比较电路5输出的偏置电流Ioffset才发生变化。于是，在检测电流Icomp和偏置电流Ioffset之间就出现了偏离理想状态的死时间(dead time)，这样就可能引起误动作。
图14(a)示出了为解决上述问题而设置了延迟调节电路40的带偏置的比较装置的结构。延迟调节电路40是一将近似于参考差动电压生成电路4的延迟时间td的这一延迟，加到主比较电路2的差动输入上的电路。例如，靠如图14(b)所示的简单结构就能实现它。将延迟调节电路40接在主比较电路2的输入侧，那么，如图15所示，时间td过后，差动信号TX、XTX才会被加到节点A、B上，死时间就这样被消除了。结果，误动作也就可以避免了。
图16(a)示出了本实施例所涉及的带偏置的比较装置的又一个变形。如图16(a)所示，偏置电流供给电路3B中无参考差动电压生成电路，它仅由从比较电路5B构成。从比较电路5B的同相输入及反相输入里输入的都是差动信号的中间电位Vm。
图16(b)示出了从比较电路5B的电路结构。如图16(b)所示，使晶体管QP2、QP4、QP5以及QN3所组成的组X，和晶体管QP3、QP6、QP7以及QN2所组成的组Y的工作特性不对称。这样，即使同相输入和反相输入双方输入的都是电位Vm，也仍可以生成偏置电流Ioffset。例如，让晶体管的栅极长、栅极宽不一样；或者设定不同的衬底电位以使阈值电压不一样；这些都能使工作特性具有非对称性。
图17示出了采用本实施例所涉及的带偏置的比较装置而构成的、进行传输线TX、XTX上的差动信号的3值判断的系统。如图17所示，1a、1b是本实施例所涉及的带偏置的比较装置，且装置1a和装置1b里的差动输入的极性是相反的。
再者，如图18所示，装置1a和装置1b也可共用一个参考差动电压生成电路4。
综上所述，若按本发明，即使在由于差动信号电位的变动主比较电路中的差动信号的电位差与检测电流间的特性发生变化的情况下，也能根据差动信号的电位来控制偏置电流的大小，所以偏置电压就不会发生什么变化了。于是，实现了差动信号的电位在变动，偏置电压却很稳定的带偏置的比较装置。

Claims (11)

1.一种检测差动信号的电位差是否超过了偏置电压的带偏置的比较装置，其特征在于：
备有以上述差动信号为差动输入并供出对应于该差动输入的电位差的检测电流的主比较电路，和使上述主比较电路与输出线相连接、并且供出偏置电流的偏置电流供给电路；且输出的是上述检测电流和上述偏置电流的差电流；而且为使上述偏置电压稳定，上述偏置电流供给电路能根据上述差动信号的电位高度来控制偏置电流的大小。
2.根据权利要求1所述的带偏置的比较装置，其特征在于：
上述偏置电流供给电路，包括：以上述差动信号的中间电位为输入，输出对应于该中间电位的参考差动电压的参考差动电压生成电路；和电路结构与上述主比较电路相同，且以上述参考差动电压为差动输入，供出对应于该电位差的电流作上述偏置电流的从比较电路。
3.根据权利要求2所述的带偏置的比较装置，其特征在于：
上述主、从比较电路，分别通过P型晶体管及N型晶体管所组成的并联栅极接收差动输入。
4.根据权利要求2所述的带偏置的比较装置，其特征在于：
上述主、从比较电路，分别包括：接收差动输入的一导电型的第1晶体管对，接收差动输入的另一导电型的第2晶体管对，及借助于电流镜电路，在其中流过与流过上述第2晶体管对的电流相等的电流的上述一导电型的第3晶体管对；输出的是上述第1晶体管对的差电流和上述第3晶体管对的差电流之和；而且流入上述第1及第3晶体管对的电流是从同一个恒流源供来的。
5.根据权利要求2所述的带偏置的比较装置，其特征在于：
上述参考差动电压生成电路，包括：内有电阻并由上述中间电位和上述电阻上的电压降，生成上述参考差动电压的两个电位的电位生成部；及为使上述电位生成部所拥有的电阻上的电压降为一定值，而控制流过上述电阻的电流的电流控制部。
6.根据权利要求5所述的带偏置的比较装置，其特征在于：
上述电位生成部，备有以上述中间电位作为它的一个输入的集成运算放大电路，和上述电阻，它是连接着上述集成运算放大电路的另一个输入和输出的电阻；且是将上述集成运算放大电路的输出输出来作上述参考差动电压的一个电位的。
7.根据权利要求5所述的带偏置的比较装置，其特征在于：
上述电位生成部，备有以上述中间电位作为它的一个输入的集成运算放大电路，和上述电阻，它是连接着上述集成运算放大电路的另一个输入和输出的第1电阻及与该第1电阻串联连接着的第2电阻；且是将上述第1及第2电阻两端的电位输出来作上述参考差动电压的两个电位的。
8.根据权利要求5所述的带偏置的比较装置，其特征在于：
上述电位生成部，备有上述电阻，它是互相串联在一起且其连接节点上被施加了上述中间电位的第1及第2电阻；且是将上述第1及第2电阻两端的电位输出来作上述参考差动电压的两个电位的。
9.根据权利要求2所述的带偏置的比较装置，其特征在于：
备有设在上述主比较电路的输入侧，并使上述差动信号延迟所规定时间的延迟调节手段。
10.一种检测差动信号的电位差是否超过了偏置电压的带偏置的比较装置，其特征在于：
备有以上述差动信号为差动输入并供出对应于该差动输入的电位差的检测电流的主比较电路，和供出偏置电流的从比较电路；输出的是上述检测电流和上述偏置电流的差电流，
上述主、从比较电路，分别包括：接收差动输入的一导电型的第1晶体管对，接收差动输入的另一导电型的第2晶体管对，及借助于电流镜电路，在其中流过与流过上述第2晶体管对的电流相等的电流的上述一导电型的第3晶体管对；输出的是上述第1晶体管对的差电流和上述第3晶体管对的差电流之和；而且流入上述第1及第3晶体管对的电流是从同一个恒流源供来的。
11.一种供来对应于差动输入的电位差的电流的比较电路，其特征在于：
备有接收上述差动输入的一导电型的第1晶体管对，接收上述差动输入的另一导电型的第2晶体管对，及借助于电流镜电路，在其中流过与流过上述第2晶体管对的电流相等的电流的上述一导电型的第3晶体管对；输出的是上述第1晶体管对的差电流和上述第3晶体管对的差电流之和；而且流入上述第1及第3晶体管对的电流是从同一个恒流源供来的。
CNB991254961A 1998-12-16 1999-12-09 带偏置的比较装置及比较电路 Expired - Fee Related CN1159847C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP357236/1998 1998-12-16
JP35723698 1998-12-16

Publications (2)

Publication Number Publication Date
CN1257348A CN1257348A (zh) 2000-06-21
CN1159847C true CN1159847C (zh) 2004-07-28

Family

ID=18453088

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991254961A Expired - Fee Related CN1159847C (zh) 1998-12-16 1999-12-09 带偏置的比较装置及比较电路

Country Status (3)

Country Link
US (2) US6339355B1 (zh)
KR (1) KR100618241B1 (zh)
CN (1) CN1159847C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766769B2 (ja) * 2001-04-18 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路
US6452418B1 (en) * 2001-06-28 2002-09-17 Koninklijke Philips Electronics N.V. Level shifter with independent grounds and improved EME-isolation
JP2003069353A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
JP2006521053A (ja) * 2003-03-20 2006-09-14 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 回路構成およびトランジスタ制御方法
EP1815597B1 (en) * 2004-11-12 2009-03-25 Atheros Technology Ltd. Two-bit offset cancelling a/d converter with improved common mode rejection and threshold sensitivity
KR100723511B1 (ko) * 2005-11-14 2007-05-30 삼성전자주식회사 전하 펌프 회로, 이를 포함하는 위상 동기 루프 회로 및지연 동기 루프 회로
US7397295B2 (en) * 2006-02-02 2008-07-08 Lsi Corporation Active current cancellation for high performance video clamps
US8248107B2 (en) * 2010-03-11 2012-08-21 Altera Corporation High-speed differential comparator circuitry with accurately adjustable threshold
JP5607963B2 (ja) * 2010-03-19 2014-10-15 スパンション エルエルシー 基準電圧回路および半導体集積回路
CN116846371A (zh) * 2022-03-23 2023-10-03 长鑫存储技术有限公司 比较器电路、失配校正方法和存储器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582802A (en) * 1969-07-16 1971-06-01 Beckman Instruments Inc Direct coupled differential transistor amplifier with improved common mode performance
NL8600422A (nl) * 1986-02-20 1987-09-16 Philips Nv Transconductantieversterker.
CA1260080A (en) * 1986-09-10 1989-09-26 Akira Yukawa Operational amplifier circuit having wide operating range
US4797631A (en) * 1987-11-24 1989-01-10 Texas Instruments Incorporated Folded cascode amplifier with rail-to-rail common-mode range
US4797586A (en) * 1987-11-25 1989-01-10 Tektronix, Inc. Controllable delay circuit
US4868417A (en) * 1988-08-23 1989-09-19 Motorola, Inc. Complementary voltage comparator
EP0569102B1 (en) * 1992-05-08 1997-11-19 Koninklijke Philips Electronics N.V. Differential amplifier having rail-to-rail input capability and square-root current control
US5424657A (en) 1993-03-19 1995-06-13 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
JP3383042B2 (ja) * 1993-12-22 2003-03-04 株式会社東芝 差動入力回路
US5517134A (en) * 1994-09-16 1996-05-14 Texas Instruments Incorporated Offset comparator with common mode voltage stability
JPH08279718A (ja) * 1995-04-07 1996-10-22 Nec Corp オフセット除去増幅回路
JPH0974340A (ja) * 1995-09-04 1997-03-18 Toshiba Corp コンパレータ回路
DE59708203D1 (de) * 1996-06-26 2002-10-17 Infineon Technologies Ag Schaltungsanordnung zur digitalen einstellung analoger parameter
KR19980021251A (ko) * 1996-09-14 1998-06-25 김광호 오프셋 전압 제거회로
US5880634A (en) * 1997-03-21 1999-03-09 Plato Labs, Inc. Wide band-width operational amplifier
JP3795626B2 (ja) 1997-04-22 2006-07-12 富士通株式会社 受信回路
KR19990017139A (ko) * 1997-08-21 1999-03-15 윤종용 차동 증폭기의 직류 오프셋 조정장치 및 방법
US5963053A (en) * 1997-10-09 1999-10-05 Pericom Semiconductor Corp. Self-biasing CMOS PECL receiver with wide common-mode range and multi-level-transmit to binary decoder
KR200231860Y1 (ko) * 1998-02-12 2001-10-25 김영환 아나로그/디지털변환기
US6255863B1 (en) * 1999-05-20 2001-07-03 Matsushita Electric Industrial Co., Ltd. Circuit and method for determining level of differential signal

Also Published As

Publication number Publication date
KR100618241B1 (ko) 2006-09-01
US20020041197A1 (en) 2002-04-11
US6339355B1 (en) 2002-01-15
KR20000052476A (ko) 2000-08-25
CN1257348A (zh) 2000-06-21

Similar Documents

Publication Publication Date Title
CN1159847C (zh) 带偏置的比较装置及比较电路
CN1044412C (zh) 电源电压控制电路
CN1113281C (zh) 产生直流电流的电路装置
CN102279610B (zh) 一种极低功耗、宽温度范围亚阈值基准电压源
CN101034884A (zh) 带有晶体管衬底偏置的集成电路的抑制闩锁电路
CN1760681A (zh) 电压检测电路
CN1848019A (zh) 恒压电源电路和测试恒定电压源的方法
CN101022258A (zh) 用于光电系统的太阳能模块
CN1499328A (zh) 漏电流补偿装置及漏电流补偿方法
CN1906557A (zh) 恒流电路和使用此恒流电路的系统电源
CN102331806A (zh) 差动放大电路以及串联稳压器
CN1366732A (zh) 降低mos共发共基电路热电子恶化效应的电压限制偏置电路
CN1965277A (zh) 具有与负载无关的电流需量的片上电源接口
CN1667537A (zh) 带有短路保护电路的电压调整电路
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN1047150A (zh) 稳压电路
CN1172978A (zh) 将电压转换为多个电流输出的电压/电流转换电路
CN103439905B (zh) Io输入口扩展电路
CN1930775A (zh) 导频信号检测电路与配备该电路的半导体集成电路
CN1770611B (zh) 线性稳压电源电路
KR102044304B1 (ko) Hscd 및 이것을 이용한 hscd형 풀브릿지 dc/dc 컨버터와 분산형 전력최적화기
CN102625528A (zh) 一种恒流控制电路及电子设备
CN1405975A (zh) 恒压电路和使用恒压电路的红外遥控接收机
CN1057610C (zh) 射极耦合逻辑电路的老化方法和装置
CN206851083U (zh) 多路发光二极管led驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040728

Termination date: 20131209