CN116846371A - 比较器电路、失配校正方法和存储器 - Google Patents

比较器电路、失配校正方法和存储器 Download PDF

Info

Publication number
CN116846371A
CN116846371A CN202210294447.9A CN202210294447A CN116846371A CN 116846371 A CN116846371 A CN 116846371A CN 202210294447 A CN202210294447 A CN 202210294447A CN 116846371 A CN116846371 A CN 116846371A
Authority
CN
China
Prior art keywords
signal
node
regulating
transistor
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210294447.9A
Other languages
English (en)
Inventor
田凯
朱玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210294447.9A priority Critical patent/CN116846371A/zh
Priority to EP22757469.6A priority patent/EP4280461A4/en
Priority to PCT/CN2022/093571 priority patent/WO2023178819A1/zh
Priority to TW111130410A priority patent/TWI801305B/zh
Priority to US17/822,775 priority patent/US20230327656A1/en
Publication of CN116846371A publication Critical patent/CN116846371A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Abstract

本公开涉及半导体电路设计领域，特别涉及一种比较器电路、失配校正方法和存储器，包括：第一晶体管，一端子耦合第一节点，另一端子耦合第一控制节点，栅极用于接收第一控制信号；第二晶体管，一端子耦合第一节点，另一端子耦合第二控制节点，栅极用于接收第二控制信号；负载单元，一端耦合第二节点，另一端耦合第一控制节点和第二控制节点；第一调节电路用于根据第一调节信号，调节第一晶体管基于第一控制信号导通后，第一控制节点的节点电位；第二调节电路用于根据第二调节信号，调节第二晶体管基于第二控制信号导通后，第二控制节点的节点电位，以消除差分结构的两个输入晶体管之间的失配，进而改进存储器性能。

Description

比较器电路、失配校正方法和存储器
技术领域
本公开涉及半导体电路设计领域，特别涉及一种比较器电路、失配校正方法和存储器。
背景技术
存储器的输入电路一般采用差分输入结构，差分输入结构的两个输入晶体管虽然在设计中是相同的尺寸(包括宽长比、阈值电压等参数)，但在实际的硅片(Silicon)上形成输入晶体管的过程中，会由于各种因素(例如，工艺上参杂离子注入的剂量，曝光的角度，晶体管的位置等)，造成两个输入晶体管之间的失配。
一般来说，由于上述原因所造成的失配很微小，但正常工作状态下存储器的工作频率很高，在存储器的信号频率非常高的情况下(比如LPDDR4的工作频率可以为4266MHz，甚至LPDDR5X的工作频率可以为8533MHz)，此时即使输入晶体管之间存在较小的失配，都会对产品的性能都有着明显的影响，而且上述失配的影响，用传统的方法(比如增加差分输入管的大小)是没有办法消除的。
发明内容
本公开实施例提供一种比较器电路、失配校正方法和存储器，以消除差分结构的两个输入晶体管之间的失配，进而改进存储器性能。
本公开实施例提供了一种比较器电路，包括：第一晶体管，一端子耦合第一节点，另一端子耦合第一控制节点，栅极用于接收第一控制信号；第二晶体管，一端子耦合第一节点，另一端子耦合第二控制节点，栅极用于接收第二控制信号；第一晶体管和第二晶体管的晶体管掺杂类型相同；负载单元，一端耦合第二节点，另一端耦合第一控制节点和第二控制节点，被配置为，基于第一控制节点的电平调整第二控制节点的电平，或基于第二控制节点的电平调整第一控制节点的电平，第一控制节点和第二控制节点中，被调节的节点用于输出输出信号；第一节点和第二节点中，其中一者用于接收高电平，另一者用于接收低电平；第一调节电路，一端耦合第一节点，另一端耦合第一控制节点，用于根据第一调节信号，调节第一晶体管基于第一控制信号导通后，第一控制节点的节点电位；第二调节电路，一端耦合第一节点，另一端耦合第二控制节点，用于根据第二调节信号，调节第二晶体管基于第二控制信号导通后，第二控制节点的节点电位；第一调节信号和第二调节信号用于调节第一晶体管和第二晶体管的失配。
通过与第一晶体管并联第一调节电路，第一调节电路基于第一调节信号导通，第一调节电路导通后，第一节点通过第一调节电路与第一控制节点连接，从而调整第一控制节点的电位；通过与第二晶体管并联第二调节电路，第二调节电路基于第二调节信号导通，第二调节电路导通后，第一节点通过第二调节电路与第二控制节点连接，从而调整第二控制节点的电位；通过调整第一调节信号和第二调节信号，使得当第一控制信号和第二控制信号相等时，第一控制节点和第二控制节点的节点电位相等，即通过第一调节电路和第二调节电路，修正了第一晶体管和第二晶体管之间的失配。
另外，第一调节电路，包括：第一调节晶体管，一端子耦合第一节点，另一端子耦合第一控制节点，栅极用于接收第一调节信号；第一调节晶体管被配置为基于第一调节信号调节源漏电流的大小；第二调节电路，包括：第二调节晶体管，一端子耦合第一节点，另一端子耦合第二控制节点，栅极用于接收第二调节信号；第二调节晶体管被配置为基于第一调节信号调节源漏电流的大小。通过调节第一调节信号的大小来改变第一调节晶体管的导通能力，从而调整第一调节电路对第一控制节点的电位影响；通过调节第二调节信号的大小来改变第二调节晶体管的导通能力，从而调整第二调节电路对第二控制节点的电位影响。
另外，第一调节电路，包括：第一调节晶体管组，第一调节晶体管组中包括：x个第一调节晶体管；其中，x个第一调节晶体管的一端子耦合第一节点，另一端子耦合第一控制节点，栅极用于接收第一调节信号，第一调节信号用于选择导通第一调节晶体管；第二调节电路，包括：第二调节晶体管组，第二调节晶体管组中包括：x个第二调节晶体管；其中，x个第二调节晶体管的一端子耦合第一节点，另一端子耦合第二控制节点，栅极用于接收第二调节信号，第二调节信号用于选择导通第二调节晶体管；x为大于等于2的整数。通过调节第一调节信号控制第一晶体管组中第一调节晶体管的数量来改变第一调节晶体管组的导通能力，从而调整第一调节电路对第一控制节点的电位影响；通过调节第二调节信号控制第二晶体管组中第二调节晶体管的数量来改变第二调节晶体管组的导通能力，从而调整第二调节电路对第二控制节点的电位影响。
另外，x个第一调节晶体管基于相同栅极电压开启后的源漏导通能力相同，且x个第二调节晶体管基于相同栅极电压开启后的源漏导通能力相同。
另外，x个第一调节晶体管中，基于相同栅极电压开启后，第n个第一调节晶体管的源漏导通能力是第n-1个第一调节晶体管的源漏导通能力的两倍；x个第二调节晶体管中，基于相同栅极电压开启后，第n个第二调节晶体管的源漏导通能力是第n-1个第二调节晶体管的源漏导通能力的两倍，n为小于等于x，且大于等于2的任意整数。
另外，比较器电路还包括：开关MOS管，一端子用于耦合电源节点或地线节点，另一端子耦合第一节点，栅极用于接收开关使能信号；其中，若第一节点用于接收高电平，开关MOS管耦合电源节点，若第一节点用于接收低电平，开关MOS管耦合地线节点；开关MOS管与第一晶体管掺杂类型相同；对于开关MOS管，基于开关使能信号导通，以向比较器电路提供电流，从而开启比较器电路，使得比较器电路在使用时开启，不使用时关闭，以节约能耗；另外，通过开关MOS管避免电平直接加载在比较器电路上，以击穿相应比较器电路中的晶体管。
另外，比较器电路还包括：第一保护晶体管，与第一晶体管类型相同，一端子耦合第一节点，另一端子耦合第一调节电路，栅极用于接收第一控制信号；第二保护晶体管，与第二晶体管类型相同，一端子耦合第一节点，另一端子耦合第二调节电路，栅极用于接收第二控制信号。第一保护晶体管与第一调节电路串联，且基于第一控制信号导通，使得第一晶体管工作时，同时导通第一调节电路所在支路；另外，第一保护晶体管与第一晶体管的类型相同，本领域技术人员理解，对于相同尺寸的第一调节晶体管，在有保护晶体管串联的情况下，在相同调节信号的作用下，晶体管的调节能力变弱，且对电流的调节作用更加精细，从而防止第一调节电路对第一控制节点的过度调节；第二保护晶体管与第二调节电路串联，且基于第二控制信号导通，使得第二晶体管工作时，同时导通第二调节电路所在支路；另外，第二保护晶体管与第二晶体管的类型相同，从而防止第二调节电路对第二控制节点的过度调节。
另外，负载单元，包括：第三晶体管，一端子耦合第二节点，另一端子耦合第一控制节点；第四晶体管，一端子耦合第二节点，另一端子耦合第二控制节点；第三晶体管的栅极和第四晶体管的栅极耦合，并耦合第一控制节点；其中，第三晶体管和第四晶体管的晶体管掺杂类型相同，且第一晶体管和第三晶体管的晶体管掺杂类型不同。
另外，第一节点用于耦合电源节点，第二节点用于耦合地线节点，第一晶体管和第二晶体管为P型晶体管，第三晶体管和第四晶体管为N型晶体管。
另外，比较电路还包括：校准控制电路300，用于提供第一调节信号和第二调节信号，从而调节第一晶体管<01>和第二晶体管<02>的失配。
另外，校准控制电路，包括：时钟模块，用于接收校准使能信号，并基于校准使能信号生成校准时钟，校准使能信号于校准阶段提供；第一校准模块，耦合时钟模块，初始设置第一调节信号为最大值，第二调节信号为最小值，提供第一调节信号和第二调节信号，并基于校准时钟，逐步减小第一调节信号，增大第二调节信号；判断模块，用于接收不同第一调节信号和第二调节信号对应的输出信号，并获取输出信号发生电位翻转的第一时间节点所对应的第一调节信号和第二调节信号；存储模块，耦合判断模块，用于获取第一时间节点所对应的第一调节信号和第二调节信号，并在工作阶段提供第一时间节点所对应的第一调节信号和第二调节信号。
另外，校准控制电路，还包括：第二校准模块，耦合时钟模块，初始设置第一调节信号为最小值，第二调节信号为最大值，提供第一调节信号和第二调节信号，并基于校准时钟，逐步增大第一调节信号，减小第二调节信号；判断模块，还用于获取输出信号发生电位翻转的第二时间节点所对应的第一调节信号和第二调节信号；存储模块，还用于获取第二时间节点所对应的第一调节信号和第二调节信号，并将第一时间节点和第二时间节点对应的第一调节信号的平均值作为工作阶段所需提供的第一调节信号，将第一时间节点和第二时间节点对应的第二调节信号的平均值作为工作阶段所需提供的第二调节信号。
另外，比较器电路还包括：第一选择电路，接收输入选择信号、输入信号或参考信号，用于提供第一控制信号；第二选择电路，接收输入选择信号、输入信号或参考信号，用于提供第二控制信号；第一选择电路被配置为，基于输入选择信号选择以输入信号或参考信号提供第一控制信号；第二选择电路被配置为，基于输入选择信号选择以输入信号或参考信号提供第二控制信号。
本公开实施例提供了一种失配校正方法，应用于上述比较器电路，包括：在校准阶段，控制第一控制信号和第二控制信号的输入相同；初始设置第一调节信号为最大值，第二调节信号为最小值；依次减小第一调节信号并增大第二调节信号，并获取对应于不同第一调节信号和第二调节信号的输出信号；获取输出信号发生电位翻转的第一时间节点所对应的第一调节信号和第二调节信号；将第一时间节点对应的第一调节信号和第二调节信号作为工作阶段所需提供的第一调节信号和第二调节信号，以消除差分结构的两个输入晶体管之间的失配，进而改进存储器性能。
另外，获取输出信号发生电位翻转的第一时间节点所对应的第一调节信号和第二调节信号之后，还包括：初始设置第一调节信号为最小值，第二调节信号为最大值；依次增大第一调节信号并减小第二调节信号，并获取对应于不同第一调节信号和第二调节信号的输出信号；获取输出信号发生电位翻转的第二时间节点所对应的第一调节信号和第二调节信号；将第一时间节点对应的第一调节信号和第二调节信号作为工作阶段所需提供的第一调节信号和第二调节信号，包括：将第一时间节点和第二时间节点对应的第一调节信号的平均值作为工作阶段所需提供的第一调节信号；将第一时间节点和第二时间节点对应的第二调节信号的平均值作为工作阶段所需提供的第二调节信号。
本公开实施例提供了一种存储器，应用上述实施例提供的比较器电路进行数据输入，以消除差分结构的两个输入晶体管之间的失配，进而改进存储器性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1和图2为本公开一实施例提供的比较器电路的两种结构示意图；
图3和图4为本公开一实施例提供的具体负载下的比较器电路的两种结构示意图；
图5为本公开一实施例提供的第一调节电路、第二调节电路和开关MOS管的结构示意图；
图6为本公开一实施例提供的具备保护晶体管的一种第一调节电路和第二调节电路的具体结构示意图；
图7为本公开一实施例提供的具备保护晶体管的另一种第一调节电路和第二调节电路的具体结构示意图；
图8为本公开一实施例提供的校准控制电路的接收示意图；
图9为本公开另一实施例提供的失配校正方法的流程示意图。
具体实施方式
差分结构的两个输入晶体管虽然在设计中是相同的尺寸，但在实际的硅片上形成输入晶体管的过程中，会由于各种因素，造成两个输入晶体管之间的失配。
由于上述原因所造成的失配很微小，但正常工作状态下存储器的工作频率很高，在存储器的信号频率非常高的情况下，此时即使输入晶体管之间存在较小的失配，都会对产品的性能都有着明显的影响。
本公开一实施例提供了一种比较器电路，以消除差分结构的两个输入晶体管之间的失配，进而改进存储器性能。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1和图2为本实施例提供的比较器电路的两种结构示意图，图3和图4为本实施例提供的具体负载下的比较器电路的两种结构示意图，图5为本实施例提供的第一调节电路、第二调节电路和开关MOS管的结构示意图，图6为本实施例提供的具备保护晶体管的一种第一调节电路和第二调节电路的具体结构示意图，图7为本实施例提供的具备保护晶体管的另一种第一调节电路和第二调节电路的具体结构示意图，图8为本实施例提供的校准控制电路的接收示意图，以下结合附图对本实施例提供的比较器电路作进一步详细说明，具体如下：
参考图1～图7，比较器电路，包括：
第一晶体管<01>，一端子耦合第一节点J1，另一端子耦合第一控制节点K1，栅极用于接收第一控制信号R1。
第二晶体管<02>，一端子耦合第一节点J1，另一端子耦合第二控制节点K2，栅极用于接收第二控制信号R2。
其中，第一晶体管<01>和第二晶体管<02>的晶体管掺杂类型相同，即第一晶体管<01>和第二晶体管<02>作为差分结构的两个输入晶体管，第一控制信号R1和第二控制信号R2作为差分结构的差分输入数据。
负载单元101，一端耦合第二节点J2，另一端耦合第一控制节点K1和第二控制节点K2，负载单元101被配置为，基于第一控制节点K1的电平调整第二控制节点K2的电平，或基于第二控制节点K2的电平调整第一控制节点K1的电平，第一控制节点K1和第二控制节点K2中，被调节的节点用于输出输出信号S。
其中，输出信号S即差分结构的输出信号。
其中，第一节点J1和第二节点J2中，其中一者用于接收高电平，另一者用于接收低电平。
具体地，当第一节点J1接收高电平，第二节点J2接收低电平时，比较器电路的结构示意图参考图1；当第一节点J1接收低电平，第二节点J2接收高电平时，比较器电路的结构示意图参考图2。
需要说明的是，本实施例以负载单元101基于第一控制节点K1的电平控制第二控制节点K2的电平为例进行具体说明，并不构成对本实施例的限定；在其他实施例中，本领域技术人员可以将第一控制节点和第二控制节点的位置进行替换，从而实现负载单元基于第二控制节点的电平控制第一控制节点的电平的方案。
需要说明的是，上述提到的“高电平”，即比较器电路所属存储器的内部电源VCC所提供的电平，上述提到的“低电平”，即比较器电路地线节点GND所提供的电平。
参考图3和图4，对于图1和图2中所示的负载单元101，负载单元101包括：
第三晶体管<03>，一端子耦合第二节点J2，另一端子耦合第一控制节点K1。
第四晶体管<04>，一端子耦合第二节点J2，另一端子耦合第二控制节点K2。
其中，第三晶体管<03>的栅极和第四晶体管<04>的栅极耦合，并耦合第一控制节点K1；并且第三晶体管<03>和第四晶体管<04>的晶体管掺杂类型相同，第一晶体管<01>和第三晶体管<03>的晶体管掺杂类型不同。
需要说明的是，图3对应于图1为第一节点J1接收高电平，第二节点J2接收低电平时的比较器电路结构，此时第一晶体管<01>和第二晶体管<02>为PMOS管，第三晶体管<03>和第四晶体管<04>为NMOS管；图4对应于图2为第一节点J1接收低电平，第二节点J2接收高电平时的比较器电路结构，此时第一晶体管<01>和第二晶体管<02>为NMOS管，第三晶体管<03>和第四晶体管<04>为PMOS管；
进一步地，参考图5，图5所示电路中，第一节点J1用于耦合电源节点VCC，第二节点J2用于耦合地线节点GND，从而实现第一节点J1接收高电平，第二节点J2接收低电平；相应地，在一些实施例中，第一节点J1用于耦合地线节点GND，第二节点J2用于耦合电源节点VCC，从而是实现第一节点J1接收低电平，第二节点J2接收高电平。
另外，上述示例仅给出了一种负载单元101的具体结构，在其他实施例中，负载单元同样可以采用其他负载形式构成。
需要说明的是，本公开实施例后续以第一节点J1用于耦合电源节点VCC，第二节点J2用于耦合地线节点GND的图示进行具体电路说明，并不构成对本实施例的限定。
继续参考图5，比较器电路，还包括：
第一调节电路100，一端耦合第一节点J1，另一端耦合第一控制节点K1，用于根据第一调节信号T1，调节第一晶体管<01>基于第一控制信号R1导通后第一控制节点K1的节点电位。
第二调节电路200，一端耦合第一节点J1，另一端耦合第二控制节点K2，用于根据第二调节信号T2，调节第二晶体管<02>基于第二控制信号R2导通后第二控制节点K2的节点电位。
其中，第一调节信号T1和第二调节信号T2用于调节第一晶体管<01>和第二晶体管<02>的失配。
需要说明的是，上述提到的“失配”，即输入晶体管在形成过程中，由于各种因素(例如，工艺上参杂离子注入的剂量，曝光的角度，晶体管的位置等)，造成两个输入晶体管之间的参数失配。
具体地，第一晶体管<01>和第二晶体管<02>作为差分结构的两个输入晶体管，当第一晶体管<01>和第二晶体管<02>不存在失配时，第一晶体管<01>和第二晶体管<02>导通后，第一控制节点K1和第一节点J1间接连接，电流通过第一晶体管<01>从第一节点J1流向第一控制节点K1，第二控制节点K2和第一节点J1间接连接，电流通过第二晶体管<02>从第一节点J1流向第二控制节点K2，此时当第一控制信号R1和第二控制信号R2相等时，第一控制节点K1和第二控制节点K2的电位相同；当第一晶体管<01>和第二晶体管<02>失配时，第一晶体管<01>和第二晶体管<02>基于相同栅极开启电压开启程度存在差异，造成第一控制节点K1和第二控制节点K2的电位存在差异，从而影响差分结构的输出。
本公开实施例通过与第一晶体管<01>并联第一调节电路100，第一调节电路100基于第一调节信号T1导通，第一调节电路100导通后，第一节点J1通过第一调节电路100与第一控制节点K1连接，从而调整第一控制节点K1的电位；通过与第二晶体管<02>并联第二调节电路200，第二调节电路200基于第二调节信号T2导通，第二调节电路200导通后，第一节点J1通过第二调节电路200与第二控制节点K2连接，从而调整第二控制节点K2的电位；通过调整第一调节信号T1和第二调节信号T2，使得当第一控制信号R1和第二控制信号R2相等时，第一控制节点K1和第二控制节点K2的节点电位相等，即通过第一调节电路100和第二调节电路200，修正了第一晶体管<01>和第二晶体管<02>之间的失配。
更具体地，当第一控制信号R1和第二控制信号R2相等时，将输出信号S的发生电位翻转时间点所对应的第一调节信号T1和第二调节信号T2作为第一调节电路100和第二调节电路200的修正信号。
参考图5～图7，比较器电路，还包括：
开关MOS管<31>，一端子耦合电源节点Vcc或地线节点GND，另一端子耦合第一节点J1，栅极用于接收开关使能信号。
其中，若第一节点J1用于接收高电平，开关MOS管<31>耦合电源节点Vcc，若第一节点J1用于接收低电平，开关MOS管<31>耦合地线节点GND。
另外，开关MOS管<31>与第一晶体管<01>掺杂类型相同。
其中，开关使能信号用于导通开关MOS管<31>，对于开关MOS管<31>，基于开关使能信号导通，以向比较器电路提供电流，从而开启比较器电路，使得比较器电路在使用时开启，不使用时关闭，以节约能耗；另外，通过开关MOS管<31>避免电平直接加载在比较器电路上，以击穿相应比较器电路中的晶体管。
需要说明的是，本实施例以开关MOS管作为第一节点J1与电源节点Vcc或地线节点GND之间的连接元器件，在一些实施例中，还可以通过设置电流源替代开关MOS管作为第一节点J1与电源节点Vcc之间的连接元器件。
图5～图7所示的电路以第一节点J1接收高电平为例，此时开关MOS管<31>与第一晶体管<01>为PMOS管，且开关MOS管<31>的一端用于耦合电源节点Vcc；若比较器电路以第一节点J1接收低电平，相应参考图2和图4，此时开关MOS管与第一晶体管<01>为NMOS管，且开关MOS管<31>的一端用于耦合地线节点GND。
需要说明的是，上述实施例中提到的“耦合”，包括直接连接和间接连接情况，其中，直接连接即线路直接连接，间接连接即通过其他半导体器件实现间接的电连接，本实施例并不对间接连接中的半导体器件进行限定，只要符合上述实施例说体现的连接关系，都应属于本公开的保护范围内。
在一些实施例中，参考图6和图7，比较器电路，还包括：
第一保护晶体管<B1>，与第一晶体管<01>类型相同，一端子耦合第一节点J1，另一端子耦合第一调节电路100，栅极用于接收第一控制信号R1。
第二保护晶体管<B2>，与第二晶体管<02>类型相同，一端子耦合第一节点J1，另一端子耦合第二调节电路200，栅极用于接收第二控制信号R2。
第一保护晶体管<B1>与第一调节电路100串联，且基于第一控制信号R1导通，使得第一晶体管<01>工作时，同时导通第一调节电路100所在支路；另外，第一保护晶体管<B1>与第一晶体管<01>的类型相同，本领域技术人员理解，对于相同尺寸的第一调节晶体管，在有保护晶体管串联的情况下，在相同调节信号的作用下，晶体管的调节能力变弱，且对电流的调节作用更加精细，从而防止第一调节电路100对第一控制节点K1的过度调节；第二保护晶体管<B2>与第二调节电路200串联，且基于第二控制信号R2导通，使得第二晶体管<02>工作时，同时导通第二调节电路200所在支路；另外，第二保护晶体管<B2>与第二晶体管<01>的类型相同，从而防止第二调节电路200对第二控制节点K2的过度调节。
对于第一调节电路100和第二调节电路100，本实施例给出了两种实施策略，具体如下：
在一种实施策略中：
第一调节电路100，包括：第一调节晶体管<11>，一端子耦合第一节点J1，另一端子耦合第一控制节点K1，栅极用于接收第一调节信号T1。
第一调节晶体管<11>被配置为基于第一调节信号T1调节源漏电流的大小。
第二调节电路200，包括：第二调节晶体管<12>，一端子耦合第一节点J1，另一端子耦合第二控制节点K2，栅极用于接收第二调节信号T2。
第二调节晶体管<12>被配置为基于第二调节信号T2调节源漏电流的大小。
在本实施策略中，可以通过调节第一调节信号T1的大小来改变第一调节晶体管<11>的导通能力，从而调整第一调节电路100对第一控制节点K1的电位影响；通过调节第二调节信号T2的大小来改变第二调节晶体管<12>的导通能力，从而调整第二调节电路200对第二控制节点K2的电位影响。
在一些实施例中，第一调节晶体管<11>和第二调节晶体管<12>基于相同栅极电压开启后的源漏导通能力相同。具体地，可以通过设置相同的晶体管尺寸实现第一调节晶体管和第二调节晶体管基于相同栅极电压开启后的源漏导通能力相同。
具体参考图6，通过输入第一调节晶体管<11>的第一调节信号T1的大小，控制第一调节晶体管<11>的导通程度，从而调整第一节点J1通过第一调节电路100传输到第一控制节点K1的电流大小，从而改变通过第一调节电路100对第一控制节点K1的电位影响；通过输入第二调节晶体管<12>的第二调节信号T2的大小，控制第二调节晶体管<12>的导通程度，从而调整第一节点J1通过第二调节电路200传输到第二控制节点K2的电流大小，从而改变通过第二调节电路200对第二控制节点K2的电位影响。
在另一种实施策略中：
第一调节电路100，包括第一调节晶体管组，第一调节晶体管组中包括：x个第一调节晶体管；x个第一调节晶体管的一端子耦合第一节点J1，另一端子耦合第一控制节点K1，栅极用于接收第一调节信号T1，第一调节信号T1用于选择导通第一调节晶体管。
第二调节电路200，包括第二调节晶体管组，第二调节晶体管组中包括：x个第二调节晶体管；x个第二调节晶体管的一端子耦合第一节点J1，另一端子耦合第二控制节点K2，栅极用于接收第二调节信号T2，第二调节信号T2用于选择导通第二调节晶体管。
其中，x为大于等于2的整数。
在本实施策略中，可以通过调节第一调节信号T1控制第一晶体管组中第一调节晶体管的数量来改变第一调节晶体管组的导通能力，从而调整第一调节电路100对第一控制节点K1的电位影响；通过调节第二调节信号T2控制第二晶体管组中第二调节晶体管的数量来改变第二调节晶体管组的导通能力，从而调整第二调节电路200对第二控制节点K2的电位影响。
在一些实施例中，x个第一调节晶体管基于相同栅极电压开启后的源漏导通能力相同，且x个第二调节晶体管基于相同栅极电压开启后的源漏导通能力相同。具体地，可以通过设置相同的晶体管尺寸实现不同的第一调节晶体管或第二调节晶体管基于相同栅极电压开启后的源漏导通能力相同。
在一些实施例中，x个第一调节晶体管中，基于相同栅极电压开启后，第n个第一调节晶体管的源漏导通能力是第n-1个第一调节晶体管的源漏导通能力的两倍；x个第二调节晶体管中，基于相同栅极电压开启后，第n个第二调节晶体管的源漏导通能力是第n-1个第二调节晶体管的源漏导通能力的两倍；其中，n为小于等于x，且大于等于2的任意整数。具体地，可以通过设置成倍变化的晶体管尺寸实现不同的第一调节晶体管或第二调节晶体管基于相同栅极电压开启后的源漏导通能力成倍变化。
具体参考图7，对于第一晶体管组，第二个第一调节晶体管<22>的源漏导通能力是第一个第一调节晶体管<21>的源漏导通能力的两倍，第三个第一调节晶体管<23>(未图示)的源漏导通能力是第二个第一调节晶体管<22>的源漏导通能力的两倍……第x个第一调节晶体管<2x>的源漏导通能力是第x-1个第一调节晶体管<2x-1>(未图示)的源漏导通能力的两倍；对于第二晶体管组，第二个第二调节晶体管<32>的源漏导通能力是第一个第二调节晶体管<31>的源漏导通能力的两倍，第三个第二调节晶体管<33>(未图示)的源漏导通能力是第二个第二调节晶体管<32>的源漏导通能力的两倍……第x个第二调节晶体管<3x>的源漏导通能力是第x-1个第二调节晶体管<3x-1>(未图示)的源漏导通能力的两倍。
通过调节第一调节信号T1控制第一晶体管组中不同的第一调节晶体管导通，从而改变第一晶体管组整体的源漏导通能力，从而调整第一调节电路100对第一控制节点K1的电位影响；通过调节第二调节信号T2控制第二晶体管组中不同的第二调节晶体管导通，从而改变第二晶体管组整体的源漏导通能力，从而调整第二调节电路200对第一控制节点K2的电位影响；需要说明的是，在图7所示的示例中，第一调节信号T1和第二调节信号T2并非一个单独的信号，第一调节信号T1和第二调节信号T2分别代表一个信号组，信号组中的每个信号用于独立控制第一晶体管组和第二晶体管组中对应的晶体管导通。
参考图8，在一些实施例中，比较器电路还包括：校准控制电路300，校准控制电路300用于提供第一调节信号T1和第二调节信号T2，从而调节第一晶体管<01>和第二晶体管<02>的失配。
具体地，校准控制电路300，包括：
时钟模块303，用于接收校准使能信号MR，并基于校准使能信号MR生成校准时钟CLK，校准使能信号MR于校准阶段提供。
第一校准模块301，耦合时钟模块303，初始设置第一调节信号T1为最大值，第二调节信号T2为最小值，提供第一调节信号T1和第二调节信号T2，并基于校准时钟CLK逐步减小第一调节信号T1，增大第二调节信号T2。
判断模块304，用于接收不同第一调节信号T1和第二调节信号T2对应的输出信号S，并获取输出信号S发生电位翻转的第一时间节点t1所对应的第一调节信号T1和第二调节信号T2。
存储模块305，耦合判断模块304，用于获取第一时间节点t1所对应的第一调节信号T1和第二调节信号T2，并在工作阶段提供第一时间节点t1所对应的第一调节信号T1和第二调节信号T2。
参考下表1，表1为具体调节示例1：
相应地，在一些实施例中，第一校准模块301，耦合时钟模块303，初始设置第一调节信号T1为最小值，第二调节信号T2为最大值，提供第一调节信号T1和第二调节信号T2，并基于校准时钟CLK逐步增大第一调节信号T1，减小第二调节信号T2。
此时，其调整策略参考下表2，表2为具体调节示例2：
在一些实施例中，校准控制电路300还包括：
第二校准模块302，耦合时钟模块303，初始设置第一调节信号T1为最小值，第二调节信号T2为最大值，提供第一调节信号T1和第二调节信号T2，并基于校准时钟CLK逐步增大第一调节信号T1，减小第二调节信号T2。
判断模块304还用于获取输出信号S发生电位翻转的第二时间节点t2所对应的第一调节信号T1和第二调节信号T2。
存储模块305还用于获取第二时间节点t2对应的第一调节信号T1和第二调节信号T2，并将第一时间节点t1和第二时间节点t2对应的第一调节信号T1的平均值作为工作阶段所需提供的第一调节信号T1，将第一时间节点t1和第二时间节点t2对应的第二调节信号T2的平均值作为工作阶段所需提供的第二调节信号T2。
参考下表3，表3为具体调节示例3：
/>
在一些实施例中，比较器电路还包括：
第一选择电路310，接收输入选择信号C、输入信号Din或参考信号Vref，用于提供第一控制信号R1。
第二选择电路320，接收输入选择信号C、输入信号Din或参考信号Vref，用于提供第一控制信号R2。
其中，第一选择电路被配置为，基于输入选择信号选择以输入信号或参考信号提供第一控制信号；
第二选择电路被配置为，基于输入选择信号选择以输入信号或参考信号提供第二控制信号。
其中，输入信号Din为输入所示比较器电路的实际输入信号，参考信号Vref为用于判断输入为高电平或低电平的参考信号。
具体地，在校准阶段，输入选择信号C用于控制第一选择电路310和第二选择电路320以输入信号Din同时提供第一控制信号R1和第二控制信号R2，或以参考信号Vref同时提供第一控制信号R1和第二控制信号R2；即控制第一控制信号R1和第二控制信号R2为相同信号，以获取第一晶体管<01>和第二晶体管<02>之间的失配，从而后续完成对第一晶体管<01>和第二晶体管<02>之间失配的补偿。
在工作阶段，输入选择信号C用于控制第一选择电路310以输入信号Din提供第一控制信号R1，第二选择电路320以参考信号Vref提供第二控制信号R2；或，在工作阶段，输入选择信号C用于控制第一选择电路310以参考信号Vref提供第一控制信号R1，第二选择电路320以输入信号Din提供第二控制信号R2。
本公开实施例通过与第一晶体管<01>并联第一调节电路100，第一调节电路100基于第一调节信号T1导通，第一调节电路100导通后，第一节点J1通过第一调节电路100与第一控制节点K1连接，从而调整第一控制节点K1的电位；通过与第二晶体管<02>并联第二调节电路200，第二调节电路200基于第二调节信号T2导通，第二调节电路200导通后，第一节点J1通过第二调节电路200与第二控制节点K2连接，从而调整第二控制节点K2的电位；通过调整第一调节信号T1和第二调节信号T2，使得当第一控制信号和第二控制信号相等时，第一控制节点K1和第二控制节点K2的节点电位相等，即通过第一调节电路100和第二调节电路200，修正了第一晶体管<01>和第二晶体管<02>之间的失配。
本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
需要说明的是，上述实施例所提供的比较器电路中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的比较器电路实施例。
本公开另一实施例提供一种失配校正方法，应用上述实施例提供的比较器电路，以消除差分结构的两个输入晶体管之间的失配，进而改进存储器性能。
图9为本实施例提供的失配校正方法的流程示意图，以下结合附图对本实施例提供的失配校正方法作进一步详细说明，具体如下：
参考图9，失配校正方法，包括：
步骤401，初始设置第一调节信号为最大值，第二调节信号为最小值，依次减小第一调节信号并增大第二调节信号，获取对应于不同第一调节信号和第二调节信号的输出信号。
步骤402，获取输出信号发生电位翻转的第一时间节点所对应的第一调节信号和第二调节信号。
具体地，在校准阶段，控制第一控制信号和第二控制信号的输入相同；初始设置第一调节信号为最大值，第二调节信号为最小值，依次减小第一调节信号并增大第二调节信号，并获取对应于不同第一调节信号和第二调节信号的输出信号。获取输出信号发生电位翻转的第一时间节点所对应的第一调节信号和第二调节信号；将第一时间节点对应的第一调节信号和第二调节信号作为工作阶段所需提供的第一调节信号和第二调节信号。
参考下表1，表1为具体调节示例1：
此时，将第一时间节点t1对应的第一调节信号A3或A2和第二调节信号A2或A3作为工作阶段所需提供的第一调节信号和第二调节信号。
在一些实施例中，对于步骤401，还可以设置为：初始设置第一调节信号为最小值，第二调节信号为最大值，依次增大第一调节信号并减小第二调节信号，获取对应于不同第一调节信号和第二调节信号的输入信号。
此时，其调整策略参考下表2，表2为具体调节示例2：
此时，将第一时间节点t1对应的第一调节信号A3或A2和第二调节信号A2或A3作为工作阶段所需提供的第一调节信号和第二调节信号。
在一些实施例中，失配校正方法，还包括：
步骤403，初始设置第一调节信号为最小值，第二调节信号为最大值，依次增大第一调节信号并减小第二调节信号，获取对应于不同第一调节信号和第二调节信号的输出信号。
步骤404，获取输出信号发生电位翻转的第二时间节点所对应的第一调节信号和第二调节信号。
步骤405，将第一时间节点和第二时间节点对应的第一调节信号的平均值作为工作阶段所需提供的第一调节信号；将第一时间节点和第二时间节点对应的第二调节信号的平均值作为工作阶段所需提供的第二调节信号。
具体地，获取输出信号发生电位翻转的第一时间节点所对应的第一调节信号和第二调节信号之后，还包括：初始设置第一调节信号为最小值，第二调节信号为最大值；依次增大第一调节信号并减小第二调节信号，并获取对应于不同第一调节信号和第二调节信号的输出信号；获取输出信号发生电位翻转的第二时间节点所对应的第一调节信号和第二调节信号。
将第一时间节点对应的第一调节信号和第二调节信号作为工作阶段所需提供的第一调节信号和第二调节信号，包括：将第一时间节点和第二时间节点对应的第一调节信号的平均值作为工作阶段所需提供的第一调节信号；将第一时间节点和第二时间节点对应的第二调节信号的平均值作为工作阶段所需提供的第二调节信号。
参考下表3，表3为具体调节示例3：
此时，第一调整信号T1为A1和A3的平均值；第二调整信号T2为A2和A4的平均值。
需要说明的是，上述实施例所提供的失配校正方法中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的失配校正方法实施例。
本公开又一实施例提供一种存储器，应用上述实施例提供的比较器电路进行数据输入，以消除差分结构的两个输入晶体管之间的失配，进而改进存储器性能。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR2内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR3内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR4内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR5内存规格。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (16)

1.一种比较器电路，其特征在于，包括：
第一晶体管，一端子耦合第一节点，另一端子耦合第一控制节点，栅极用于接收第一控制信号；
第二晶体管，一端子耦合所述第一节点，另一端子耦合第二控制节点，栅极用于接收第二控制信号；
所述第一晶体管和所述第二晶体管的晶体管掺杂类型相同；
负载单元，一端耦合第二节点，另一端耦合所述第一控制节点和所述第二控制节点，被配置为，基于所述第一控制节点的电平调整所述第二控制节点的电平，或基于所述第二控制节点的电平调整所述第一控制节点的电平，所述第一控制节点和所述第二控制节点中，被调节的节点用于输出输出信号；
所述第一节点和所述第二节点中，其中一者用于接收高电平，另一者用于接收低电平；
第一调节电路，一端耦合所述第一节点，另一端耦合所述第一控制节点，用于根据第一调节信号，调节所述第一晶体管基于所述第一控制信号导通后，所述第一控制节点的节点电位；
第二调节电路，一端耦合所述第一节点，另一端耦合所述第二控制节点，用于根据第二调节信号，调节所述第二晶体管基于所述第二控制信号导通后，所述第二控制节点的节点电位；
所述第一调节信号和所述第二调节信号用于调节所述第一晶体管和所述第二晶体管的失配。
2.根据权利要求1所述的比较器电路，其特征在于，包括：
所述第一调节电路，包括：第一调节晶体管，一端子耦合所述第一节点，另一端子耦合所述第一控制节点，栅极用于接收所述第一调节信号；
所述第一调节晶体管被配置为基于所述第一调节信号调节源漏电流的大小；
所述第二调节电路，包括：第二调节晶体管，一端子耦合所述第一节点，另一端子耦合所述第二控制节点，栅极用于接收所述第二调节信号；
所述第二调节晶体管被配置为基于所述第一调节信号调节源漏电流的大小。
3.根据权利要求1所述的比较器电路，其特征在于，包括：
所述第一调节电路，包括：第一调节晶体管组，所述第一调节晶体管组中包括：x个第一调节晶体管；
其中，x个所述第一调节晶体管的一端子耦合所述第一节点，另一端子耦合所述第一控制节点，栅极用于接收所述第一调节信号，所述第一调节信号用于选择导通所述第一调节晶体管；
所述第二调节电路，包括：第二调节晶体管组，所述第二调节晶体管组中包括：x个第二调节晶体管；
其中，x个所述第二调节晶体管的一端子耦合所述第一节点，另一端子耦合所述第二控制节点，栅极用于接收所述第二调节信号，所述第二调节信号用于选择导通所述第二调节晶体管；
所述x为大于等于2的整数。
4.根据权利要求3所述的比较器电路，其特征在于，x个所述第一调节晶体管基于相同栅极电压开启后的源漏导通能力相同，且x个所述第二调节晶体管基于相同栅极电压开启后的源漏导通能力相同。
5.根据权利要求3所述的比较器电路，其特征在于，x个所述第一调节晶体管中，基于相同栅极电压开启后，第n个所述第一调节晶体管的源漏导通能力是第n-1个所述第一调节晶体管的源漏导通能力的两倍；x个所述第二调节晶体管中，基于相同栅极电压开启后，第n个所述第二调节晶体管的源漏导通能力是第n-1个所述第二调节晶体管的源漏导通能力的两倍，所述n为小于等于所述x，且大于等于2的任意整数。
6.根据权利要求1所述的比较器电路，其特征在于，还包括：
开关MOS管，一端子用于耦合电源节点或地线节点，另一端子耦合所述第一节点，栅极用于接收开关使能信号；
其中，若第一节点用于接收所述高电平，所述开关MOS管耦合电源节点，若第一节点用于接收所述低电平，所述开关MOS管耦合所述地线节点；
所述开关MOS管与所述第一晶体管掺杂类型相同。
7.根据权利要求1所述的比较器电路，其特征在于，还包括：
第一保护晶体管，与所述第一晶体管类型相同，一端子耦合所述第一节点，另一端子耦合所述第一调节电路，栅极用于接收所述第一控制信号；
第二保护晶体管，与所述第二晶体管类型相同，一端子耦合所述第一节点，另一端子耦合所述第二调节电路，栅极用于接收所述第二控制信号。
8.根据权利要求1所述的比较器电路，其特征在于，所述负载单元包括：
第三晶体管，一端子耦合第二节点，另一端子耦合所述第一控制节点；
第四晶体管，一端子耦合所述第二节点，另一端子耦合所述第二控制节点；
所述第三晶体管的栅极和所述第四晶体管的栅极耦合，并耦合所述第一控制节点；
其中，所述第三晶体管和所述第四晶体管的晶体管掺杂类型相同，且所述第一晶体管和所述第三晶体管的晶体管掺杂类型不同。
9.根据权利要求8所述的比较器电路，其特征在于，所述第一节点用于耦合电源节点，所述第二节点用于耦合地线节点，所述第一晶体管和所述第二晶体管为P型晶体管，所述第三晶体管和所述第四晶体管为N型晶体管。
10.根据权利要求1所述的比较器电路，其特征在于，还包括：校准控制电路300，用于提供所述第一调节信号和所述第二调节信号。
11.根据权利要求10所述的比较器电路，其特征在于，所述校准控制电路，包括：
时钟模块，用于接收校准使能信号，并基于所述校准使能信号生成校准时钟，所述校准使能信号于校准阶段提供；
第一校准模块，耦合所述时钟模块，初始设置所述第一调节信号为最大值，所述第二调节信号为最小值，提供所述第一调节信号和所述第二调节信号，并基于所述校准时钟，逐步减小所述第一调节信号，增大所述第二调节信号；
判断模块，用于接收不同所述第一调节信号和所述第二调节信号对应的输出信号，并获取所述输出信号发生电位翻转的第一时间节点所对应的所述第一调节信号和所述第二调节信号；
存储模块，耦合所述判断模块，用于获取所述第一时间节点所对应的所述第一调节信号和所述第二调节信号，并在工作阶段提供所述第一时间节点所对应的所述第一调节信号和所述第二调节信号。
12.根据权利要求11所述的比较器电路，其特征在于，所述校准控制电路，还包括：
第二校准模块，耦合所述时钟模块，初始设置所述第一调节信号为最小值，所述第二调节信号为最大值，提供所述第一调节信号和所述第二调节信号，并基于所述校准时钟，逐步增大所述第一调节信号，减小所述第二调节信号；
所述判断模块，还用于获取所述输出信号发生电位翻转的第二时间节点所对应的所述第一调节信号和所述第二调节信号；
所述存储模块，还用于获取所述第二时间节点所对应的所述第一调节信号和所述第二调节信号，并将所述第一时间节点和所述第二时间节点对应的所述第一调节信号的平均值作为工作阶段所需提供的所述第一调节信号，将所述第一时间节点和所述第二时间节点对应的所述第二调节信号的平均值作为工作阶段所需提供的所述第二调节信号。
13.根据权利要求1所述的比较器电路，其特征在于，还包括：
第一选择电路，接收输入选择信号、输入信号或参考信号，用于提供所述第一控制信号；
第二选择电路，接收所述输入选择信号、所述输入信号或所述参考信号，用于提供所述第二控制信号；
所述第一选择电路被配置为，基于所述输入选择信号选择以所述输入信号或所述参考信号提供所述第一控制信号；
所述第二选择电路被配置为，基于所述输入选择信号选择以所述输入信号或所述参考信号提供所述第二控制信号。
14.一种失配校正方法，应用于权利要求1～13中任一项所述比较器电路，其特征在于，包括：
在校准阶段，控制所述第一控制信号和所述第二控制信号的输入相同；
初始设置所述第一调节信号为最大值，所述第二调节信号为最小值；
依次减小所述第一调节信号并增大所述第二调节信号，并获取对应于不同所述第一调节信号和所述第二调节信号的输出信号；
获取所述输出信号发生电位翻转的第一时间节点所对应的所述第一调节信号和所述第二调节信号；
将所述第一时间节点对应的所述第一调节信号和所述第二调节信号作为工作阶段所需提供的所述第一调节信号和所述第二调节信号。
15.根据权利要求14所述的失配校正方法，其特征在于，所述获取所述输出信号发生电位翻转的第一时间节点所对应的所述第一调节信号和第二调节信号之后，还包括：
初始设置所述第一调节信号为最小值，所述第二调节信号为最大值；
依次增大所述第一调节信号并减小所述第二调节信号，并获取对应于不同所述第一调节信号和所述第二调节信号的输出信号；
获取所述输出信号发生电位翻转的第二时间节点所对应的所述第一调节信号和所述第二调节信号；
所述将所述第一时间节点对应的所述第一调节信号和所述第二调节信号作为工作阶段所需提供的所述第一调节信号和所述第二调节信号，包括：将所述第一时间节点和所述第二时间节点对应的所述第一调节信号的平均值作为工作阶段所需提供的所述第一调节信号；将所述第一时间节点和所述第二时间节点对应的所述第二调节信号的平均值作为工作阶段所需提供的所述第二调节信号。
16.一种存储器，其特征在于，应用权利要求1～13任一项所述比较器电路进行数据输入。
CN202210294447.9A 2022-03-23 2022-03-23 比较器电路、失配校正方法和存储器 Pending CN116846371A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210294447.9A CN116846371A (zh) 2022-03-23 2022-03-23 比较器电路、失配校正方法和存储器
EP22757469.6A EP4280461A4 (en) 2022-03-23 2022-05-18 COMPARISON CIRCUIT, METHOD FOR CORRECTING MISADAPTATION, AND MEMORY
PCT/CN2022/093571 WO2023178819A1 (zh) 2022-03-23 2022-05-18 比较器电路、失配校正方法和存储器
TW111130410A TWI801305B (zh) 2022-03-23 2022-08-12 比較器電路、失配校正方法和記憶體
US17/822,775 US20230327656A1 (en) 2022-03-23 2022-08-27 Comparator circuit, method for correcting mismatch and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210294447.9A CN116846371A (zh) 2022-03-23 2022-03-23 比较器电路、失配校正方法和存储器

Publications (1)

Publication Number Publication Date
CN116846371A true CN116846371A (zh) 2023-10-03

Family

ID=85173963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210294447.9A Pending CN116846371A (zh) 2022-03-23 2022-03-23 比较器电路、失配校正方法和存储器

Country Status (5)

Country Link
US (1) US20230327656A1 (zh)
EP (1) EP4280461A4 (zh)
CN (1) CN116846371A (zh)
TW (1) TWI801305B (zh)
WO (1) WO2023178819A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045806A (en) * 1988-04-17 1991-09-03 Teledyne Industries Offset compensated amplifier
JP4040140B2 (ja) * 1997-05-14 2008-01-30 富士通株式会社 半導体装置及びそのアクセスタイム調整方法
CN1159847C (zh) * 1998-12-16 2004-07-28 松下电器产业株式会社 带偏置的比较装置及比较电路
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6388521B1 (en) * 2000-09-22 2002-05-14 National Semiconductor Corporation MOS differential amplifier with offset compensation
KR101079373B1 (ko) * 2009-08-12 2011-11-02 삼성전기주식회사 차동 직류 옵셋 제거기능을 갖는 믹서
EP2619564B1 (en) * 2010-09-24 2016-03-16 Life Technologies Corporation Matched pair transistor circuits
CN107634740A (zh) * 2016-07-19 2018-01-26 敦宏科技股份有限公司 具背景校正功能的比较器与该比较器的背景校正方法
CN106788352A (zh) * 2016-12-14 2017-05-31 无锡芯响电子科技有限公司 一种基于锁存器的电容对差分动态比较器

Also Published As

Publication number Publication date
EP4280461A1 (en) 2023-11-22
TW202339127A (zh) 2023-10-01
WO2023178819A1 (zh) 2023-09-28
TWI801305B (zh) 2023-05-01
EP4280461A4 (en) 2024-01-17
US20230327656A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
EP0535325B1 (en) Voltage generator for a memory array
US9880596B2 (en) Power management mechanism
KR19980071694A (ko) 승압 회로 및 반도체 기억 장치
US7038967B2 (en) Semiconductor apparatus capable of performing refresh control
US20020043994A1 (en) Resetting circuit and semiconductor device having the same
US7961548B2 (en) Semiconductor memory device having column decoder
US8665008B2 (en) Semiconductor device that can cancel noise in bias line to which bias current flows
US10659016B2 (en) Semiconductor device
US20210328548A1 (en) Oscillator circuit and semiconductor integrated circuit
US20070080725A1 (en) Power-up signal generator of semiconductor device
US9251867B2 (en) Voltage generators having reduced or eliminated cross current
TW201025573A (en) Phase change memory
CN116846371A (zh) 比较器电路、失配校正方法和存储器
US10444782B1 (en) Digital regulator
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
TWI389449B (zh) 訊號接收器以及電壓補償方法
US11309843B2 (en) Input receiver
JP3641345B2 (ja) 基板バイアス効果を利用した遅延回路
US10770118B2 (en) Reverse bias voltage adjuster
JPH02306494A (ja) 基準電圧発生回路
US20230197144A1 (en) Adaptive control circuit of static random access memory
CN117352021A (zh) 一种占空比校正方法及电路、存储装置
CN114430266A (zh) 一种防止电源电压影响关断时延的电路
CN116846385A (zh) 运用于dll的时钟占空比自动控制电路
KR20080011819A (ko) 비휘발성 메모리 소자를 이용한 저전압 차지 펌프 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination