CN107634740A

CN107634740A - 具背景校正功能的比较器与该比较器的背景校正方法

Info

Publication number: CN107634740A
Application number: CN201610569281.1A
Authority: CN
Inventors: 黄圣翔; 李盛城; 林秋培
Original assignee: Lite On Semiconductor Corp
Current assignee: Lite On Semiconductor Corp; Dyna Image Corp
Priority date: 2016-07-19
Filing date: 2016-07-19
Publication date: 2018-01-26

Abstract

本发明利用由多个P输入端补偿晶体管所组成的第一晶体管阵列、由多个N输入端补偿晶体管所组成的第二晶体管阵列、一差动放大器单元、与一控制处理单元构成具背景校正功能的一个比较器。于该比较器的电路运作中，控制处理单元可以根据该差动放大器单元的输入‑输出电压转换曲线计算出该差动放大器单元的一输入电压偏移(input voltage offset)；进一步地，该控制处理单元可根据该差动放大器单元的输出信号而对应地输出一第一控制信号至该第一晶体管阵列进以开启n个P输入端补偿晶体管；或者，输出一第二控制信号至该第二晶体管阵列进以开启n个N输入端补偿晶体管，藉此方式消除该输入电压偏移。

Description

具背景校正功能的比较器与该比较器的背景校正方法

技术领域

本发明是关于电子电路的技术领域，尤指一种具背景校正功能的比较器与应用于该比较器之中的一种背景校正方法。

背景技术

除了运算放大器(Operational Amplifier,OPA)以外，比较器(comparator)被广泛应用于不同的为电子电路之中，例如：模拟/数字转换电路、数字/模拟转换电路、电源开关调节电路(switching power regulator)、电平检测器(leveldetector)、波形产生器、与施密特触发器(Schmitt trigger)等。

请参阅图1，显示现有技术的一种比较器的电路架构图；并且，请同时参阅图2，现有技术的比较器的零阶转换曲线图。如图所示，该比较器1’主要由配置为开回路组态的一运算放大器10’所构成，且该运算放大器10’的正输入端与负输入端用以分别接收一第一输入信号V_inP’与一第二输入信号V_inN’。由于运算放大器10’的开回路增益非常高，因此即使由该第一输入信号V_inP’与该第二输入信号V_inN’所组成的差动信号的很微小，运算放大器10’的输出信号V_out’仍会趋于正饱和或负饱和。其中，正饱和的输出信号V_sat与负饱和的输出信号-V_sat被视为逻辑准位的“1”与“0”。

熟悉电子电路设计的工程人员皆熟知的是，现有技术的比较器1’非常容易受到输入电压偏移(Input Voltage Offset)的影响。请参阅图3，现有技术的比较器的零阶转换曲线图。如图3所示，由于比较器1’主要由开回路组态的运算放大器10’所构成，因此晶体管元件的不匹配(device mismatch)、工艺参数的漂移(process parameter variations)以及环境温度皆会导致比较器1’的转换曲线发生输入电压偏移的现象。在一般的应用电路中，输入电压偏移的容许范围在5mV至20mV之间；然而，在特殊电路的应用中，例如宽带光通信电路(broadband optical communications)，则要求输入电压偏移必须低于0.1mV。

有鉴于此，本案的发明人极力加以研究发明，而终于研发完成本发明的一种具背景校正功能的比较器与一种比较器的背景校正方法。

发明内容

本发明的主要目的在于提供一种具背景校正功能的比较器。本发明特别地利用由多个P输入端补偿晶体管所组成的第一晶体管阵列、由多个N输入端补偿晶体管所组成的第二晶体管阵列、一差动放大器单元、与一控制处理单元构成一比较器。并且，于该比较器的电路运作中，控制处理单元可以根据该差动放大器单元的一输入-输出电压转换曲线计算出该差动放大器单元的一输入电压偏移(input voltage offset)；进一步地，该控制处理单元可以根据该差动放大器单元的一输出信号而对应地输出一第一控制信号至该第一晶体管阵列进以开启n个P输入端补偿晶体管；或者，输出一第二控制信号至该第二晶体管阵列进以开启n个N输入端补偿晶体管，藉此方式消除该输入电压偏移。

为了达成上述本发明的主要目的，本案的发明人提供一种具背景校正功能的比较器，包括：

一差动放大器单元，配置为开回路组态，并具有由一第一输入晶体管与一第二输入晶体管所构成的一差动输入电路；

一第一晶体管阵列，包括彼此相互并联的多个P输入端补偿晶体管，且每一个P输入端补偿晶体管皆与该第一输入晶体管并联；

一第二晶体管阵列，包括彼此相互并联的多个N输入端补偿晶体管，且每一个N输入端补偿晶体管皆与该第二输入晶体管并联；以及

一控制处理单元，耦接至该差动放大器单元的一输出端、该第一晶体管阵列、与该第二晶体管阵列，用以接收该差动放大器单元的一输出信号；

其中，该控制处理单元可根据该差动放大器单元的一输入-输出电压转换曲线计算出该差动放大器单元的一输入电压偏移；并且，根据该差动放大器单元的所输出的该输出信号，该控制处理单元能够对应地输出一控制信号至该第一晶体管阵列或该第二晶体管阵列，进以开启n个P输入端补偿晶体管或n个N输入端补偿晶体管，藉此方式消除输入电压偏移。

本发明的另一目的在于提供一种比较器的背景校正方法，其中该方法应用于由一第一晶体管阵列、一第二晶体管阵列、一差动放大器单元、与一控制处理单元构成的一比较器电路中。如此，藉由本发明所提出的方法(软件/固件/硬件)的辅助，该比较器电路中的控制处理单元能够每隔一段时间便对该差动放大器单元执行输入电压偏移的检测与消除程序，进以确保该比较器的电路精准度。

为了达成上述本发明的主要目的，本案的发明人提供一种比较器的背景校正方法，包括以下步骤：

(1)通过该控制处理单元检测是否该比较器的一输出信号为一高准位信号，若是，则执行步骤(3)；若否，则执行步骤(2)；

(2)该控制处理单元输出一第一控制信号至该第一晶体管阵列以逐一地开启该多个P输入端补偿晶体管之中的n个，直至该输出信号被检测为该高准位信号之后即执行步骤(4)；

(3)该控制处理单元输出一第二控制信号至该第二晶体管阵列以逐一地开启该多个N输入端补偿晶体管之中的n个，直至该输出信号被检测为一低准位信号之后即执行步骤(4)；

(4)完成该差动放大器单元的该输入电压偏移(Input Voltage Offset)的消除程序；

(5)等待一校正中断时间经过；

(6)清除该第一控制信号与该第二控制信号，并重复执行步骤(1)。

附图说明

图1显示现有技术的一种比较器的电路架构图；

图2显示现有技术的比较器的零阶转换曲线图；

图3显示现有技术的比较器的零阶转换曲线图；

图4显示本发明的一种具背景校正功能的比较器的第1实施例的架构图；

图5显示差动放大器单元、第一晶体管阵列、与第二晶体管阵列的内部电路架构图；

图6显示具背景校正功能的比较器的第2实施例的架构图；

图7显示差动放大器单元的内部电路架构图；

图8显示差动放大器单元、第一晶体管阵列与第二晶体管阵列的内部电路图所示；

图9显示差动放大器单元的内部电路架构图；

图10A与图10B显示本发明的一种比较器的背景校正方法的步骤流程图；

图11显示显示步骤(S2)的细部步骤流程图；

图12显示比较器的背景校正操作的时序图；

图13显示显示步骤(S3)的细部步骤流程图；

图14显示比较器的背景校正操作的时序图。

其中，附图标记：

<本发明>

1 比较器

10 差动放大器单元

11 第一晶体管阵列

12 第二晶体管阵列

13 控制处理单元

Qi1 第一输入晶体管

Qi2 第二输入晶体管

101 差动输入电路

102 第一电流源

103 偏压电路

104 主动负载电路

105 输出电路

106 第二电流源

V_inP 第一输入信号

V_inN 第二输入信号

QP1 第一个P输入端补偿晶体管

QPn 第n个P输入端补偿晶体管

11a 第一开关单元

SWP1 第一个P输入端开关元件

SWPn 第n个P输入端开关元件

QN1 第一个N输入端补偿晶体管

QNn 第n个N输入端补偿晶体管

12a 第二开关单元

SWN1 第一个N输入端开关元件

SWNn 第n个N输入端开关元件

V_out 输出信号

Cal_P 第一偏移电压消除信号

Cal_N 第二偏移电压消除信号

14 第一组合逻辑译码器

15 第二组合逻辑译码器

Ctrl_P 第一控制信号

Ctrl_N 第二控制信号

Q1 第一晶体管

Q2 第二晶体管

Q3 第三晶体管

Q4 第四晶体管

Q5 第五晶体管

Q6 第六晶体管

107 磁滞电路

Q7 第七晶体管

Q8 第八晶体管

Q9 第九晶体管

Q10 第十晶体管

Q11 第十一晶体管

Q12 第十二晶体管

S1～S6 方法步骤

S21～S24 方法步骤

S31～S34 方法步骤

131 失败旗帜输出端

<现有技术>

1’ 比较器

10’ 运算放大器

V_inP’ 第一输入信号

V_inN’ 第二输入信号

V_out’ 输出信号

V_sat 正饱和的输出信号

-V_sat 负饱和的输出信号

具体实施方式

为了能够更清楚地描述本发明所提出的一种具背景校正功能的比较器与该比较器的背景校正方法，以下将配合图式，详尽说明本发明的较佳实施例。

第1实施例：

请参阅图4，显示本发明的一种具背景校正功能的比较器的第1实施例的架构图。如图4所示，本发明的具背景校正功能的比较器1包括：一差动放大器单元10、一第一晶体管阵列11、一第二晶体管阵列12、以及一控制处理单元13。请再同时参阅图5，显示差动放大器单元、第一晶体管阵列、与第二晶体管阵列的内部电路架构图。如图4与图5所示，该差动放大器单元10配置为开回路组态，且该差动放大器单元10至少包括以下内部电路：由一第一输入晶体管Qi1与一第二输入晶体管Qi2所构成的一差动输入电路101、一第一电流源102、一偏压电路103、一主动负载电路104、一输出电路105、以及一第二电流源106。其中，一第一输入信号V_inP与一第二输入信号V_inN通过该第一输入晶体管Qi1与该第二输入晶体管Qi2而输入该差动放大器单元10。

承上述，该第一电流源102耦接至该差动输入电路101、该第一晶体管阵列11与该第二晶体管阵列12，用以提供一第一偏压电流。并且，该偏压电路103耦接至该差动输入电路101、该第一晶体管阵列11与该第二晶体管阵列12，用以提供一偏压。另，该第二电流源106耦接至该输出电路105，用以提供一第二偏压电流至该该输出电路105。再者，主动负载电路104同时耦接至该偏压电路103与该输出电路105。

如图4与图5所示，第一晶体管阵列11包括彼此相互并联的多个P输入端补偿晶体管，其中，多个P输入端补偿晶体管由第一个P输入端补偿晶体管QP1、第2个P输入端补偿晶体管(图中未示)、…、以及第n个P输入端补偿晶体管QPn所构成，并且每一个P输入端补偿晶体管皆与该第一输入晶体管Qi1并联。此外，第一晶体管阵列11之中进一步设有一第一开关单元11a；如图所示，该第一开关单元11a包括彼此相互并联的多个P输入端开关元件，其中，多个P输入端开关元件由第一个P输入端开关元件SWP1、第2个P输入端开关元件(图中未示)、…、以及第n个P输入端开关元件SWPn所构成，并且该多个P输入端开关元件分别地与该多个P输入端补偿晶体管达成串联。

相同的，该第二晶体管阵列12包括彼此相互并联的多个N输入端补偿晶体管，其中，多个N输入端补偿晶体管由第一个N输入端补偿晶体管QN1、第2个N输入端补偿晶体管(图中未示)、…、以及第n个N输入端补偿晶体管QNn所构成，并且每一个N输入端补偿晶体管皆与该第二输入晶体管Qi2并联。此外，第二晶体管阵列12之中进一步设有一第二开关单元12a；如图所示，该第二开关单元12a包括彼此相互并联的多个N输入端开关元件，其中，多个N输入端开关元件由第一个N输入端开关元件SWN1、第2个N输入端开关元件(图中未示)、…、以及第n个N输入端开关元件SWNn所构成，并且该多个第二开关元件分别地与该多个第二补偿晶体管Q2’达成串联。

于本发明所提出的比较器1的电路中，该控制处理单元13耦接至该差动放大器单元10的输出端、该第一晶体管阵列11、与该第二晶体管阵列12，用以接收该差动放大器单元10的一输出信号V_out；同时，该控制处理单元13亦耦接至该第一晶体管阵列11内的第一开关单元11a与该第二晶体管阵列12内的第二开关单元12a。如此配置，该控制处理单元13能够根据该差动放大器单元10的一输入-输出电压转换曲线计算出该差动放大器单元10的一输入电压偏移(input voltage offset)；并且，该控制处理单元13能够根据该输出信号Vout而对应地输出一第一控制信号Ctrl_P至该第一晶体管阵列11，进以开启1个或1个以上的P输入端补偿晶体管；或者，对应地输出一第二控制信号Ctrl_N至该第二晶体管阵列12，进以开启1个或1个以上的N输入端补偿晶体管，藉此方式消除该差动放大器单元10的输入电压偏移。

为了利于决定补偿晶体管的开启数量(亦即，决定“n”的确切数值)，电路设计工程师可于绘制所述比较器1的电路布局(circuit layout)之时，根据集成电路芯片制造厂所提供的工艺变异参数与公式而适当地设计并决定该多个P输入端补偿晶体管与该多个N输入端补偿晶体管的元件宽度(W)与元件长度(L)，藉此方式固定电路中的晶体管元件之间的临界电压变异数(σ²(V_th))。所述临界电压变异数(σ²(V_th))由以下数学表达式计算而得：其中，A_Vth表示为有关于晶体管临界电压的面积比例常数，W表示为晶体管元件宽度，L表示为晶体管元件长度，S_Vth晶体管临界电压的样本标准偏差，D表示为有关于相邻二晶体管元件的间距。

举例而言，假设晶体管的元件宽度(W)与元件长度(L)分别为20μm与0.5μm；同时，工程师根据集成电路芯片制造厂所提供的工艺参数信息而得知A_Vth的数值为此时工程师便可以进一步地计算出晶体管的临界电压标准偏差也就是说，当控制处理单元13通过切换该P输入端开关元件与该N输入端开关元件的方式而开启1个P输入端补偿晶体管或1个N输入端补偿晶体管Q2’之后，该差动放大器单元10的输入电压偏移(input voltage offset)可以被消除5.06mV。

特别地，于本发明的第1实施例中，基于等比级数设计该多个N输入端补偿晶体管与该多个P输入端补偿晶体管的元件宽度(W)。举例而言，若该多个N输入端补偿晶体管共计4个，则第1个至第4个N输入端补偿晶体管的元件宽度的比值为1:2:4:8；同样地，若该多个P输入端补偿晶体管共计4个，则第1个至第4个P输入端补偿晶体管的元件宽度的比值为1:2:4:8。请参阅下表(一)，载有控制信号的示范性数据信号。如表(一)所示，当控制处理单元13所述输入-输出电压转换曲线而计算出差动放大器单元10的输入电压偏移(input voltageoffset)的数值后，该控制处理单元13可以同时根据前述晶体管的临界电压标准偏差(σ²(V_th))而计算出必须打开几颗输入端补偿晶体管才能够消除该输入电压偏移。例如：当必须打开4颗输入端补偿晶体管之时，如下表(一)所示，控制处理单元13便会输出对应地输出数据信号为1111的第一控制信号Ctrl_P至该第一晶体管阵列11，并同时输出输出数据信号为1111的第二控制信号Ctrl_N至该第二晶体管阵列12。

表(一)

第2实施例：

为了更有效率地消除差动放大器单元10的输入电压偏移，本案发明人进一步提出所述具背景校正功能的比较器1的第2实施例。请参阅图6，显示具背景校正功能的比较器的第2实施例的架构图。如图5与图6所示，该比较器1的第2实施例进一步包括有一第一组合逻辑译码器(combinational logic decoder)14与一第二组合逻辑译码器15。其中，第一组合逻辑译码器14为一个N-to-M译码器，其耦接于该控制处理单元13与该第一晶体管阵列11之间；同样地，第二组合逻辑译码器15也是一个N-to-M译码器，其耦接于该控制处理单元13与该第二晶体管阵列12之间。

不同于前述第1实施例的是，由于本发明的具背景校正功能的比较器1的第2实施例增设有第一组合逻辑译码器14与第二组合逻辑译码器15，故每一个N输入端补偿晶体管都被设计成具有相同的元件宽度，同时每一个P输入端补偿晶体管都被设计成具有相同的元件宽度。

请参阅以下表(一)，载有偏移电压消除信号与控制信号的示范性数据信号。于本发明所提出的比较器1的第2实施例中(如图6所示)，当控制处理单元13根据所述输入-输出电压转换曲线进而计算出差动放大器单元10的输入电压偏移(例如48.48mV)之后，控制处理单元13会接着送出对应的第一偏移电压消除信号Cal_P与第二偏移电压消除信号Cal_N至第一组合逻辑译码器14与第二组合逻辑译码器15；例如，送出4位的偏移电压消除信号。继续地，第一组合逻辑译码器14便能够输出一第一控制信号Ctrl_P至该第一开关单元11a，以藉由切换1个或1个以上的P输入端开关元件的方式开启1个或1个以上的P输入端补偿晶体管；同时，第二组合逻辑译码器15也会输出一第二控制信号Ctrl_N至该第二开关单元12a，以藉由切换1个或1个以上的N输入端开关元件的方式开启1个或1个以上的N输入端补偿晶体管Q2’。值得说明的是，该第一组合逻辑译码器14与该第二组合逻辑译码器15经由对所述偏移电压消除信号进行译码之后，藉以决定补偿晶体管的开启数量，接着输出对应的第一控制信号Ctrl_P与第二控制信号Ctrl_N至第一开关单元11a及第二开关单元12a。例如，当所述4位为1000之时，对应的控制信号为000_0000_1111_1111。

表(二)

值得说明的是，在集成电路的设计应用中，该控制处理单元13、该第一组合逻辑译码器14、与该第二组合逻辑译码器15可以被整合性地设计成单一个偏移电压消除芯片。另外，虽然图5显示主动负载电路104由第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、与第四晶体管Q4所构成，且输出电路105包括第五晶体管Q5与第六晶体管Q6；然而，本案的发明人并非通过图5的来限制该主动负载电路104与该输出电路105的电路配置。在一般的应用中，通常会于主动负载电路104之中嵌入磁滞电路以提升比较器1的抗干扰能力。

请再继续参阅图7，显示差动放大器单元的内部电路架构图。如图7所示，所述差动放大器单元10的主动负载电路104由第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、与第四晶体管Q4所构成；并且，所述主动负载电路104之内嵌有由第七晶体管Q7、第八晶体管Q8、第九晶体管Q9、第十晶体管Q10、第十一晶体管Q11、与第十二晶体管Q12所构成的磁滞电路107。

另一方面，虽然图5所示的第一输入晶体管Qi1、第二输入晶体管Qi2、第一个N输入端补偿晶体管QN1、第n个N输入端补偿晶体管QNn、第一个P输入端补偿晶体管QP1、第n个P输入端补偿晶体管QPn、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、与第六晶体管Q6皆为N型金氧半场效晶体管(n-type metal-oxide-semiconductorfield-effect transistor,nMOSFET)；然而，本案的发明人并非以此限制差动输入电路101、第一晶体管阵列11、第二晶体管阵列12、与主动负载电路104的实施态样。如图8的差动放大器单元10、第一晶体管阵列11与第二晶体管阵列12的内部电路图所示，第一输入晶体管Qi1、第二输入晶体管Qi2、第一个N输入端补偿晶体管QN1、第n个N输入端补偿晶体管QNn、第一个P输入端补偿晶体管QP1、第n个P输入端补偿晶体管QPn、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、与第六晶体管Q6也可以皆为P型金氧半场效晶体管(p-type metal-oxide-semiconductor field-effect transistor,pMOSFET)。并且，如图9的该差动放大器单元的内部电路架构图所示，所构成的磁滞电路107的第七晶体管Q7、第八晶体管Q8、第九晶体管Q9、第十晶体管Q10、第十一晶体管Q11、与第十二晶体管Q12所构成的磁滞电路107也可以皆为P型金氧半场效晶体管(p-type metal-oxide-semiconductor field-effect transistor,pMOSFET)。

如此，上述以藉由图4、图5、图6、图7、图8、与图9的辅助进而清楚、完整地说明本发明的具背景校正功能的比较器的构成单元及对应的技术特征；接着，以下将继续说明本发明所提出的一种比较器的背景校正方法。请参阅图10A与图10B，显示本发明的一种比较器的背景校正方法的步骤流程图。其中，所述比较器的背景校正方法主要应用于如图4与图5所示的比较器1电路之中，使得该比较器1能够每隔一段时间便执行自我背景校正，藉此方式完美消除该比较器1电路之中的差动放大器单元10的输入电压偏移。

如图10A与图10B所示，该方法首先执行步骤(S1)：通过该控制处理单元13检测是否该比较器1的一输出信号为一高准位信号。当比较器1的输出信号为高准位信号之时，表示第一输入信号V_inP的电压值高于第二输入信号V_inN的电压值；此时，该方法便接着执行步骤(S3)。相反地，当比较器1的输出信号不为高准位信号之时(即为低准位信号)，表示第二输入信号V_inN的电压值高于第一输入信号V_inP的电压值；此时，该方法便接着执行步骤(S2)。

于执行步骤(S2)之时，该控制处理单元13输出一第一控制信号(Ctrl_P)至该第一晶体管阵列11以逐一地开启该多个P输入端补偿晶体管之中的n个，直至该输出信号被检测为一低准位信号之后即执行步骤(S4)。然而，必须补充说明的是，若控制处理单元13包含一控制器与一组合逻辑译码器，则该组合逻辑译码器接收控制器所输出的一第一偏移电压消除信号Cal_P之后，再输出所述第一控制信号Ctrl_P。

请参阅图11，显示步骤(S2)的细部步骤流程图。如图11所示，欲完成整个步骤(S2)必须先行执行步骤(S21)：该控制处理单元13输出该第一控制信号Ctrl_P至该第一晶体管阵列11以逐一地开启该多个P输入端补偿晶体管之中的n个。完成步骤(S21)之后，再接着执行步骤(S22)以确认是否该输出信号被检测为低准位信号；若否，则表示该差动放大器单元10的输入电压偏移的消除(或校正)程序已经完成(步骤(S4))。然而，若步骤(S22)的判断结果为“是”，则接着执行步骤(S23)以确认是否该第一晶体管阵列11之中的所有P输入端补偿晶体管皆已被开启。

若步骤(S23)的判断结果为“是”，则表示即使开启所有P输入端补偿晶体管仍旧无法完全消除该差动放大器单元10的输入电压偏移；在这种情况下，控制处理单元13会特别标示一校正失败旗帜(cancellation fail flag)(步骤(S24))。于本发明中，如上表(二)所示，控制处理单元13可以藉由确定15位的第一控制信号Ctrl_P的数值是否等于N-1的方式来确认是否已不存在任何P输入端补偿晶体管可以再被开启。举例而言，若所述15位为1111_1111_1111_1111，那么，当被开启的P输入端补偿晶体管的数量已经达到15个之时，则控制处理单元13便会标示校正失败旗帜(cancellation fail flag)，并通过其失败旗帜输出端131予以输出。

请参阅图12，显示比较器的背景校正操作的时序图。如图12所示，当控制处理单元13输出第一控制信号以逐一地开启该多个P输入端补偿晶体管之中的n个之时，第一输入信号VinP的电压值会随之逐渐地增大；并且，当增大后的第一输入信号VinP的电压值大于第二输入信号VinN的电压值之时，该差动放大器单元10的输出信号Vout会由低准位转变至高准位。这种情况表示已经完成该差动放大器单元10的输入电压偏移的校正。

另一方面，于执行步骤(S3)之时，该控制处理单元13输出一第二控制信号(Ctrl_N)至该第二晶体管阵列12以逐一地开启该多个N输入端补偿晶体管之中的n个，直至该输出信号被检测为一低准位信号之后即执行步骤(S4)。请参阅图13，显示步骤(S3)的细部步骤流程图。如图13所示，欲完成整个步骤(S3)必须先行执行步骤(S31)：该控制处理单元13输出该第二控制信号Ctrl_N至该第二晶体管阵列12以逐一地开启该多个N输入端补偿晶体管之中的n个。完成步骤(S31)之后，再接着执行步骤(S32)以确认是否该输出信号被检测为一高准位信号；若否，则表示该差动放大器单元10的输入电压偏移的消除(或校正)程序已经完成(步骤(S4))。然而，若步骤(S32)的判断结果为“是”，则接着执行步骤(S33)以确认是否该第二晶体管阵列12之中的所有N输入端补偿晶体管皆已被开启。

若步骤(S33)的判断结果为“是”，则表示即使开启所有N输入端补偿晶体管仍旧无法完全消除该差动放大器单元10的输入电压偏移；在这种情况下，控制处理单元13会特别标示一校正失败旗帜(cancellation fail flag)(步骤(S34))。于本发明中，如上表(二)所示，控制处理单元13可以藉由确定15位的第二控制信号Ctrl_N的数值是否等于N-1的方式来确认是否已不存在任何N输入端补偿晶体管可以被开启。举例而言，若所述15位为1111_1111_1111_1111，那么，当被开启的N输入端补偿晶体管的数量已经达到15个之时，则控制处理单元13便会标示校正失败旗帜(cancellation fail flag)，并通过其失败旗帜输出端131予以输出。

请参阅图14，显示比较器的背景校正操作的时序图。如图14所示，当控制处理单元13输出第二控制信号以逐一地开启该多个N输入端补偿晶体管之中的n个之时，第二输入信号V_inN的电压值会随之逐渐地增大；并且，当增大后的第二输入信号V_inN的电压值大于第一输入信号V_inP的电压值之时，该差动放大器单元10的输出信号V_out会由高准位转变至低准位。这种情况表示已经完成该差动放大器单元10的输入电压偏移的校正。

继续地参阅图10A与图10B。当步骤(S2)与步骤(S4)被完成之后或者当步骤(S3)与步骤(S4)被完成之后，本发明的方法接着执行步骤(S5)与步骤(S6)，进而于等待一校正中断时间经过之后，清除该第一偏移电压消除信号与该第二偏移电压消除信号，并重复执行步骤(S1)。于此，必须特别说明的是，由于不同的环境温度会导致不同程度的输入电压偏移，因此，本发明特别设计步骤(S5)与步骤(S6)，使得控制处理单元13能够每隔一段时间便对该差动放大器单元10执行输入电压偏移的检测与消除程序，进以确保本发明的比较器1的电路精准度。另一方面，值得说明的是，于执行该步骤(S1)之前同样地必须清除该第一偏移电压消除信号与该第二偏移电压消除信号。

如此，上述已完整且清楚地说明本发明的一种具背景校正功能的比较器与应用于该比较器的中的一种背景校正方法，经由上述，吾人可以得知本发明具有下列的优点：

(1)本发明特别地利用由多个P输入端补偿晶体管所组成的第一晶体管阵列11、由多个N输入端补偿晶体管所组成的第二晶体管阵列12、一差动放大器单元10、与一控制处理单元13构成一比较器1。并且，于该比较器1的电路运作中，控制处理单元13可以根据该差动放大器单元10的一输入-输出电压转换曲线计算出该差动放大器单元10的一输入电压偏移(input voltage offset)；进一步地，该控制处理单元13可以根据该差动放大器单元10的一输出信号而对应地输出一第一控制信号(Ctrl_P)至该第一晶体管阵列11进以开启n个P输入端补偿晶体管；或者，输出一第二控制信号Ctrl_N至该第二晶体管阵列12进以开启n个N输入端补偿晶体管，藉此方式完成该输入电压偏移的校正。

(2)此外，本发明又同时提出应用于上述比较器1之中的背景校正方法，以藉由该方法(软件/固件/硬件)的辅助令该比较器1电路中的控制处理单元13能够每隔一段时间便对差动放大器单元10执行输入电压偏移的检测与消除程序，进以确保该比较器1的电路精准度。

必须加以强调的是，上述的详细说明针对本发明可行实施例的具体说明，惟该实施例并非用以限制本发明的专利范围，凡未脱离本发明技艺精神所为的等效实施或变更，均应包含于本发明所附权利要求的保护范围中。

Claims

1.一种具背景校正功能的比较器，其特征在于，包括：

其中，该控制处理单元可根据该差动放大器单元的一输入-输出电压转换曲线计算出该差动放大器单元的一输入电压偏移；并且，根据该差动放大器单元的所输出的该输出信号，该控制处理单元对应地输出一偏移电压消除信号至该第一晶体管阵列或该第二晶体管阵列，进以开启n个P输入端补偿晶体管或n个N输入端补偿晶体管，藉此方式消除输入电压偏移。

2.如权利要求1项所述的具背景校正功能的比较器，其特征在于，该第一晶体管阵列更包括：

一第一开关单元，包括彼此相互并联的多个P输入端开关元件，且该多个P输入端开关元件分别地串联至该多个P输入端补偿晶体管；其中，该控制处理单元藉由切换n个P输入端开关元件的方式开启n个P输入端补偿晶体管。

3.如权利要求1所述的具背景校正功能的比较器，其特征在于，该差动放大器单元更包括：

一第一电流源，耦接至该差动输入电路、该第一晶体管阵列与该第二晶体管阵列，用以提供一第一偏压电流；

一偏压电路，耦接至该差动输入电路、该第一晶体管阵列与该第二晶体管阵列，用以提供一偏压；

一主动负载电路，耦接至该偏压电路；

一输出电路，耦接至该主动负载电路；及

一第二电流源，耦接至该输出电路，用以提供一第二偏压电流。

4.如权利要求1所述的具背景校正功能的比较器，其特征在于，该第一输入晶体管与该第二输入晶体管皆为一N型金氧半场效晶体管或一P型金氧半场效晶体管。

5.如权利要求1项所述的具背景校正功能的比较器，其特征在于，该P输入端补偿晶体管与该N输入端补偿晶体管皆为一N型金氧半场效晶体管或一P型金氧半场效晶体管。

6.如权利要求1所述的具背景校正功能的比较器，其特征在于，该多个P输入端补偿晶体管与该多个N输入端补偿晶体管皆具有特殊设计的一元件宽度与一元件长度，藉此方式固定该多个P输入端补偿晶体管与该N输入端补偿晶体管的一临界电压变异数。

7.如权利要求2所述的具背景校正功能的比较器，其特征在于，该第二晶体管阵列更包括：

一第二开关单元，包括彼此相互并联的多个N输入端开关元件，且该多个N输入端开关元件分别地串联至该多个N输入端补偿晶体管；其中，所述控制信号藉由切换n个N输入端开关元件的方式开启n个N输入端补偿晶体管。

8.如权利要求3所述的具背景校正功能的比较器，其特征在于，更包括嵌于该主动负载电路的中的一磁滞电路，用以提升所述比较器的抗干扰能力。

9.如权利要求6所述的具背景校正功能的比较器，其特征在于，该临界电压变异数由以下数学表达式计算而得：

其中，A_Vth表示为有关于晶体管临界电压的面积比例常数；

W表示为晶体管元件宽度；

L表示为晶体管元件长度；

S_Vth晶体管临界电压的样本标准偏差；

D表示为有关于相邻二晶体管元件的间距。

10.如权利要求7所述的具背景校正功能的比较器，其特征在于，包括：

一第一组合逻辑译码器，耦接于该控制处理单元与该第一晶体管阵列之间，用以对该控制处理单元所输出的该偏移电压消除信号进行译码的动作，而后输出一第一控制信号至该第一开关单元，以藉由切换n个第一开关元件的方式开启n个第一补偿晶体管；以及

一第二组合逻辑译码器，耦接于该控制处理单元与该第二晶体管阵列之间，用以对该偏移电压消除信号进行译码的动作，而后输出一第二控制信号至该第二开关单元，以藉由切换n个第二开关元件的方式开启n个第二补偿晶体管。

11.如权利要求10项所述的具背景校正功能的比较器，其特征在于，该控制处理单元、该第一组合逻辑译码器与该第二组合逻辑译码器构成一偏移电压消除模块芯片。

12.一种应用于如权利要求1-11任一项所述的具背景校正功能的比较器之中的比较器的背景校正方法，其特征在于，包括以下步骤：

(4)完成该差动放大器单元的该输入电压偏移的消除程序；

(5)等待一校正中断时间经过；

13.如权利要求12项所述的比较器的背景校正方法，其特征在于，该步骤(2)更包括以下详细步骤：

(21)该控制处理单元输出该第一控制信号至该第一晶体管阵列以逐一地开启该多个P输入端补偿晶体管之中的n个；

(22)确认是否该输出信号被检测为该低准位信号，若是，则执行该步骤(23)；若否，则执行步骤(4)；

(23)是否该第一晶体管阵列之中的所有P输入端补偿晶体管皆已被开启，若是，则执行步骤(24)；若否，则重复执行步骤(21)；

(24)该控制处理单元特别标示一校正失败旗帜，表示该差动放大器单元的该输入电压偏移无法被完全消除。

14.如权利要求12所述的比较器的背景校正方法，其特征在于，该步骤(3)更包括以下详细步骤：

(31)该控制处理单元输出该第二控制信号至该第二晶体管阵列以逐一地开启该多个N输入端偿晶体管之中的n个；

(32)是否该输出信号被检测为该高准位信号，若是，则执行该步骤(33)；若否，则执行步骤(4)；

(33)该控制处理单元确认是否该第二晶体管阵列之中的所有N输入端补偿晶体管皆已被开启，若是，则执行步骤(34)；若否，则重复执行步骤(31)；

(34)该控制处理单元特别标示一校正失败旗帜，表示该差动放大器单元的该输入电压偏移无法被完全消除。

15.如权利要求12所述的比较器的背景校正方法，其特征在于，于执行该步骤(1)之前必须清除该第一控制信号与该第二控制信号。