CN116846385A - 运用于dll的时钟占空比自动控制电路 - Google Patents

运用于dll的时钟占空比自动控制电路 Download PDF

Info

Publication number
CN116846385A
CN116846385A CN202310899143.XA CN202310899143A CN116846385A CN 116846385 A CN116846385 A CN 116846385A CN 202310899143 A CN202310899143 A CN 202310899143A CN 116846385 A CN116846385 A CN 116846385A
Authority
CN
China
Prior art keywords
type mos
mos tube
circuit
delay
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310899143.XA
Other languages
English (en)
Inventor
任旭亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Gaobo Technology Co ltd
Gaoche Technology Shanghai Co ltd
Original Assignee
Shenzhen Gaobo Technology Co ltd
Gaoche Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Gaobo Technology Co ltd, Gaoche Technology Shanghai Co ltd filed Critical Shenzhen Gaobo Technology Co ltd
Priority to CN202310899143.XA priority Critical patent/CN116846385A/zh
Publication of CN116846385A publication Critical patent/CN116846385A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Abstract

本发明实施例涉及电路领域，公开了一种运用于DLL的时钟占空比自动控制电路。本发明中，一种延迟锁定回路包括：延迟时间产生电路，以及与延迟时间产生电路连接的占空比控制电路；延迟时间产生电路用于根据输入的参考时钟信号输出延迟后的参考时钟信号；占空比控制电路的输入端用于接收延迟时间产生电路输出的延迟后的参考时钟信号，输出端用于向延迟时间产生电路反馈占空比控制信号；占空比控制电路包括：滤波电路和比较电路；所述滤波电路用于得到延迟后的参考时钟信号的直流电压。通过将延迟锁定回路中产生的延迟信号的直流部分电压与一半的电源电压比较，并根据比较结果调整延迟信号的占空比，自动的实现了控制延迟信号的占空比为50％。

Description

运用于DLL的时钟占空比自动控制电路
技术领域
本发明实施例涉及电路领域，特别涉及一种运用于DLL的时钟占空比自动控制电路。
背景技术
延迟锁定回路(Delay-Locked Loop)是一种时钟产生电路，它能根据输入时钟和输出时钟的相位差，调整压控延迟线的输出，使输出时钟与输入时钟的相位保持一致。单个DLL容易受到外界干扰，如温度、电压波动等都会使得内部时钟和外部时钟的延迟不同步，将多个DLL组装成一个多抽头延迟锁定回路(Multi Tap Delay-Locked Loop)则能减少这种外界抑制。
占空比(Duty Cycle)是指在一个脉冲循环内，通电时间相对于总时间所占的比例。时钟的占空比控制在50％时能使电路达到最理想状态，若时钟的占空比大于50％，则会造成电路不稳定，若时钟的占空比小于50％，则会影响电路的性能。
发明人发现相关技术中至少存在如下问题：DLL中的延迟时间产生电路(DelayTime Generate)用于产生延迟时间，延迟后的时钟会因为响应速度的不同而导致信号上升沿发生变化，从而导致时钟的占空比在延迟单元级联传输过程中逐步恶化。
发明内容
本发明实施方式的目的在于提供一种运用于DLL的时钟占空比自动控制电路，使得时钟信号的占空比在延迟单元级联传输过程中能被自动控制在50％。
为解决上述技术问题，本发明的实施方式提供了一种延迟锁定回路，包括：延迟时间产生电路，以及与所述延迟时间产生电路连接的占空比控制电路；所述延迟时间产生电路用于根据输入的参考时钟信号输出延迟后的参考时钟信号；所述占空比控制电路的输入端用于接收所述延迟时间产生电路输出的所述延迟后的参考时钟信号，输出端用于向所述延迟时间产生电路反馈占空比控制信号；其中，所述占空比控制电路包括：滤波电路和比较电路；所述滤波电路用于对所述延迟后的参考时钟信号进行滤波，得到所述延迟后的参考时钟信号的直流电压；所述比较电路用于比较所述直流电压和二分之一的电源电压，并根据比较结果向所述延迟时间产生电路反馈所述占空比控制信号。
本发明的实施方式还提供了一种占空比控制电路，包括：滤波电路，比较电路和分压电路，所述比较电路分别与所述滤波电路和所述分压电路连接；其中，所述滤波电路用于对所述延迟后的参考时钟信号进行滤波，得到所述延迟后的参考时钟信号的直流电压；所述分压电路用于将所述电源电压分压为二分之一的电源电压；所述比较电路的第一输入端与所述滤波电路连接，用于接收所述延迟后的参考时钟信号的直流电压，所述比较电路的第二输入端与所述分压电路连接，用于接收二分之一的电源电压，所述比较电路用于比较所述直流电压和二分之一的电源电压，并根据比较结果输出占空比控制信号。
本发明实施方式相对于相关技术而言，由于对延迟时间产生电路增加了一个占空比控制电路，占空比控制电路将延迟锁定回路中产生的延迟信号的直流部分电压与一半的电源电压比较，并根据比较结果输出占空比控制信号，以调整延迟信号的占空比，使得延迟时间产生电路最终输出信号的占空比能保持在50％，减少了参考时钟信号的占空比在内部循环过程中不断恶化的可能性，也减少了参考时钟信号的占空比在延迟单元级联传输过程中逐步恶化的可能性，实现了参考时钟信号的占空比自动控制。
另外，所述占空比控制信号包括：第一占空比控制信号和第二占空比控制信号；所述比较电路包括：第一P型MOS管，第二P型MOS管，第一N型MOS管，第二N型MOS管，第三N型MOS管；所述第一P型MOS管的源极与所述电源电压相连，所述第一P型MOS管的漏极和栅极与所述第一N型MOS管的漏极相连；所述第二P型MOS管的源极与所述电源电压相连，所述第二P型MOS管的漏极和栅极与所述第二N型MOS管的漏极相连；所述第一N型MOS管的源极和所述第二N型MOS管的源极相连；所述第三N型MOS管的漏极连接所述第一N型MOS管和所述第二N型MOS管的源极，所述第三N型MOS管的源极接地；所述第一N型MOS管的栅极作为所述比较电路的第一输入端接收所述延迟后的参考时钟信号的直流电压，所述第二N型MOS管的栅极作为所述比较电路的第二输入端接收所述二分之一的电源电压，所述第三N型MOS管的栅极作为所述比较电路的第三输入端接收电流信号；其中，所述比较电路的第一输出端位于所述第一N型MOS管的漏极和所述第一P型MOS管的漏极之间，用于输出所述第一占空比控制信号；所述比较电路的第二输出端位于所述第二N型MOS管的漏极和所述第二P型MOS管的漏极之间，用于输出所述第二占空比控制信号。
另外，所述占空比控制电路还包括：分压电路；所述分压电路一端连接所述电源电压，另一端连接所述比较电路的所述第二输入端；所述分压电路用于将所述电源电压分压为二分之一的电源电压后，将所述二分之一的电源电压输出至所述第二输入端。由于分压电路将电源电压分为原来的二分之一并输入比较电路，相当于为比较电路的比较端提供了一个1/2VDD的直流电平。
另外，所述占空比控制电路还包括：第四电阻，第四N型MOS管；所述第四电阻的一端连接所述电源电压，另一端与所述第四N型MOS管的漏极相连；所述第四N型MOS管的栅极与所述比较电路的所述比较电路的所述第三输入端相连，用于传输调整电流信号，所述第四N型MOS管的源极接地。这样的电路与比较电路相连构成了一个电流镜结构，通过电流镜结构可以控制流过比较电路的电流。
另外，所述延迟时间产生电路包括：第一反相器，第二反相器，延迟单元电容阵列，第三P型MOS管，第四P型MOS管，第五P型MOS管和第六P型MOS管；所述第四P型MOS管的栅极用于接收所述占空比控制信号，漏极与所述第一反相器的输入端相连并将第一占空比控制信号输入第一反相器，源极与所述第三P型MOS管的源极并联接入电源电压；所述第六P型MOS管的栅极用于接收所述第二占空比控制信号，漏极与所述第二反相器的输入端相连并将第二占空比控制信号输入第二反相器，源极与所述第五P型MOS管的源极并联接入电源电压；所述第一反相器的输入端用于接收所述参考时钟信号和所述第一占空比控制信号，输出端将控制占空比后的参考时钟信号传输至第二反相器；所述第二反相器的输入端用于接收所述第一反相器输出的所述控制占空比后的参考时钟信号和所述占空比控制信号，输出端与所述滤波电路的输入端相连；所述延迟单元电容阵列的一端与第一反相器的输出端和第二反相器的输入端相连，另一端接地；其中，所述延迟单元电容阵列用于控制延迟时间。通过在电路中接入延迟单元电容阵列，实现了对参考时钟信号的延迟，并且由于第四P型MOS管和第六P型MOS管将占空比控制信号分别输送至第一反相器和第二反相器，通过第三P型MOS管和第五P型MOS管对延迟时间产生电路的延迟时间进行细调节，通过延迟单元电容阵列对延迟时间产生电路的延迟时间进行粗调节，能够适配多种频率的参考时钟。
另外，所述延迟单元电容阵列包括：多个电容阵列；多个电容阵列之间并联。可以通过改变电容阵列的数量来改变具体的延迟时长，实现简单。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明一实施例的延迟锁定回路的结构示意图；
图2是本发明一实施例的占空比控制电路的结构示意图；
图3是本发明一实施例的延迟时间产生电路的结构示意图；
图4是本发明一实施例的多抽头延迟锁定回路的结构示意图；
图5是本发明一实施例的占空比控制电路的原理示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
本发明的第一实施方式涉及一种延迟锁定回路。在本实施方式中，延迟锁定回路包括：延迟时间产生电路，以及与所述延迟时间产生电路连接的占空比控制电路；所述延迟时间产生电路用于根据输入的参考时钟信号输出延迟后的参考时钟信号；所述占空比控制电路的输入端用于接收所述延迟时间产生电路输出的所述延迟后的参考时钟信号，输出端用于向所述延迟时间产生电路反馈占空比控制信号；其中，所述占空比控制电路包括：滤波电路和比较电路；所述滤波电路用于对所述延迟后的参考时钟信号进行滤波，得到所述延迟后的参考时钟信号的直流电压；所述比较电路用于比较所述直流电压和二分之一的电源电压，并根据比较结果向所述延迟时间产生电路反馈所述占空比控制信号。通过将延迟锁定回路中产生的延迟信号的直流部分电压与一半的电源电压比较，根据比较结果来逐步调整延迟信号的占空比至50％。
图1示出了根据本实施方式的延迟锁定回路，具体包括：延迟时间产生电路和占空比控制电路。延迟时间产生电路用于对参考时钟信号进行延迟，延迟时间产生电路的输入端接收参考时钟信号，输出端与占空比控制电路的输入端相连并输出延迟信号，占空比控制电路接收延迟信号后会在内部通过滤波电路提取出直流部分电压，通过比较直流部分电压与二分之一的电源电压来判断延迟信号的占空是否为50％，占空比控制电路根据判断结果，通过第一输出端和第二输出端将第一占空比控制信号DCC_FB_N、第二占空比控制信号DCC_FB_P反馈回延迟时间产生电路，在本实施方式中，占空比控制信号为电压信号，占空比控制信号控制延迟信号的上升沿的斜率，延迟信号上升沿的斜率发生变化也必然会影响到延迟信号的占空比，若判断得到延迟信号的占空比不为50％，则第一占空比控制信号和第二占空比控制信号的大小发生变化，通过改变延迟信号上升沿的斜率逐步将延迟信号的占空比能调整至50％，实现对延迟信号的占空比的控制。
图2示出了本实施方式中的占空比控制电路，具体包括：滤波电路、比较电路、分压电路、第四电阻R4和第四N型MOS管Mn4。
滤波电路的一端接收延迟信号，在滤波电路接收延迟信号后，会通过电阻和电容的组合将延迟信号中的直流部分电压提取出来并输入比较电路的第一输入端。
分压电路的输入端与电源电压相连，并通过两个阻值相等的第二电阻R2、第三电阻R3将分压电路的输出端电压控制为二分之一的电源电压，通过分压电路的输出端输入比较电路的第二输入端。
比较电路包括：第一P型MOS管Mp1，第二P型MOS管Mp2，第一N型MOS管Mn1，第二N型MOS管Mn2，第三N型MOS管Mn3；Mn1的源极与电源电压相连，Mp1的漏极和栅极与Mn1的漏极相连；Mp2的源极与所述电源电压相连，Mp2与Mn2的漏极相连；Mp1和Mp2的尺寸相同，在比较电路中相当于两个电阻，保护电路；Mn1的源极和所述Mn2的源极相连；Mn3的漏极连接所述Mn1和所述Mn2的源极，Mn3的源极接地；Mn1的栅极作为比较电路的第一输入端接收滤波电路提取出的延迟信号的直流电压，Mn2的栅极作为比较电路的第二输入端接收二分之一的电源电压，Mn3的栅极作为比较电路的第三输入端接收电流信号。比较电路通过比较第一输入端的电压和第二输入端的电压来判断延迟信号的占空比是否为50％，若两边电压相等，即延迟信号的直流部分电压等于二分之一的电源电压，此时延迟信号的占空比就是50％，反馈至延迟时间产生电路的第一、第二占空比控制信号不发生改变。而若第一输入端的电压大于第二输入端的电压时，即延迟信号的直流部分电压大于二分之一的电源电压，则说明延迟信号的占空比大于50％，这时第一占空比控制信号减小，第二占空比控制信号增大，延迟信号的占空比变小，然后逐步将延迟信号的占空比调整至50％。
占空比控制电路还包括第四电阻R4和第四N型MOS管Mn4，用于控制比较电路两端的电流大小相等。R4的一端连接电源电压，另一端与所述Mn4的漏极相连，Mn4的栅极与所述比较电路的比较电路的第三输入端相连，Mn4的源极接地。
在一个例子中，滤波电路可以是RC低通滤波电路，也可以是巴特沃斯滤波器、切比雪夫滤波器等。比较电路的第二输入端可以是经分压电路分压后的二分之一电源电压，也可以直接接入大小为二分之一电源电压的其他电源。
通过如图2所示的占空比控制电路结构，当延迟时间产生电路输出的延迟信号输入至占空比控制电路，占空比控制电路中的滤波电路的输入端在接收到延迟信号后，将延迟信号中的直流部分电压提取出来并输出至比较电路的第一输入端；分压电路的一端连接电源电压，通过两个阻值相等的电阻将电源电压分为二分之一的电源电压后输出至比较电路的第二输入端；在比较电路比较完延迟信号的直流部分电压和二分之一的电源电压之间的大小关系后，比较电路的第一输出端和第二输出端向延迟时间产生电路输出第一占空比控制信号和第二占空比控制信号。当延迟信号的直流部分电压大于二分之一的电源电压的时候，延迟信号的占空比大于50％，这时第一占空比控制信号减小，第二占空比控制信号增大，使得延迟信号的占空比变小，然后逐步将延迟信号的占空比调整至50％。
本实施方式中，图3示出了本实施方式的延迟时间产生电路，具体包括:第一反相器D1、第二反相器D2、延迟单元电容阵列和第三P型MOS管Mp3、第四P型MOS管Mp4、第五P型MOS管Mp5、第六P型MOS管Mp6。
两个反相器D1和D2串联，D1的输入端用于接收参考时钟信号，输出端输出反相后的时钟信号，D2的输入端用于接收经延迟后的时钟信号，并对延迟信号进行又一次的反相，以保证最终在延迟产生电路输出端的信号与初始信号的正负相位依然一致。
延迟单元电容阵列的一端接入第一反相器D1的输出端，另一端接地，延迟单元电容阵列用于实现对延迟时间的粗调节，在信号传输电路中接入延迟单元电容阵列可以对参考时钟信号做一个范围较大的延迟，具体的延迟时长可以通过改变延迟单元电容阵列的数量来设置。
第三P型MOS管Mp3的源极与电源电压相连，Mp3的漏极与第一反相器D1的一端相连并将第一延迟时长控制信号输入D1；第五P型MOS管Mp5的源极与电源电压相连，Mp5的漏极与第二反相器D2的一端相连并将第二延迟时长控制信号输入D2。Mp3和Mp5作为延迟时间产生电路的主控制器使用，主要用于实现对延迟时间的精调节，所述第一、第二延迟时长控制信号均为电流信号，因此通过改变流过Mp3和Mp5的电流大小可以对参考时钟信号做一个范围较小的延迟。
第四P型MOS管Mp4的栅极用于接收第一占空比控制信号DCC_FB_N，Mp4的漏极与D1的控制端相连并将DCC_FB_N输入所述第一反相器，Mp4的源极与电源电压相连；第六P型MOS管Mp6的栅极用于接收第二占空比控制信号DCC_FB_P，Mp6的漏极与D2的控制端相连并将所述第二占空比控制信号输入第二反相器D2，Mp6的源极与电源电压相连；DCC_FB_N和DCC_FB_P均为电流信号，并且DCC_FB_N和DCC_FB_P的变换状态相反，通过调整DCC_FB_N和DCC_FB_P的大小以实现对延迟电路占空比的调节。具体来说，当延迟信号的上升沿斜率发生变化时，延迟信号的占空比也必然受到影响，而信号的上升沿斜率与MOS管的响应速度有关，MOS管的响应速度又受到流过其电流大小的影响，因而可以通过改变DCC_FB_N和DCC_FB_P的大小来实现对信号上升沿斜率的控制，从而实现对信号占空比的控制。
在一个例子中，增加一个延迟单元电容阵列可以对信号进行延迟，以实现对延迟时间的粗调节，如将信号延迟200ps，通过调节流过Mp3和Mp5中的电流大小可以对信号延迟9ps。
本发明实施方式相对于相关技术而言，通过比较电路来对比延迟信号的直流电平和固定电平的大小来间接反映所述延迟信号的占空比是否为50％，并将第一、第二占空比控制信号反馈给延迟时间产生电路，第一占空比控制信号、第二占空比控制信号均为电流信号，并且上述两个电流信号的变换状态相反，因此当延迟信号大于50％或小于50％时，可以通过调整上述两个电流信号的大小来控制延迟信号的占空比减小或增大，从而逐步将所述延迟信号的占空比调整为50％，避免了时钟的占空比在延迟单元级联传输过程中逐步恶化，也降低了控制成本。
本发明的第二实施方式涉及一种多抽头延迟锁定回路，在本实施方式中，多抽头延迟锁定回路包括：多个串联的上述实施方式中的延迟锁定回路。
在本实施方式中，如图4所示，延迟锁定回路DLL1接收参考时钟信号；延迟锁定回路DLL1通过本回路中的延迟时间产生电路对参考时钟信号进行延迟，并通过本回路中的占空比控制电路将延迟信号的占空比逐步控制为50％；DLL1中的缓冲器向下一级延迟锁定回路DLL2输出占空比为50％的延迟信号；下一级延迟锁定回路DLL2再次通过DLL2中的延迟时间产生电路对参考时钟信号进行延迟，并通过DLL2中的占空比控制电路将延迟信号的占空比逐步控制为50％；DLL2中的缓冲器再向下下一级延迟锁定回路DLL3输出占空比为50％的延迟信号；依此类推。串联多个延迟锁定回路组成多抽头延迟锁定回路不仅可以扩大延迟时间范围，而且可以根据具体接入的抽头数来控制延迟时间，在对参考时钟信号延迟的同时也避免了参考时钟信号在各级联之间传输时导致的占空比逐步恶化。
本发明的第三实施方式涉及一种占空比控制电路。在本实施方式中，占空比控制电路包括：滤波电路，比较电路和分压电路，所述比较电路分别与所述滤波电路和所述分压电路连接，如图5所示。其中，所述滤波电路用于对所述延迟后的参考时钟信号进行滤波，得到所述延迟后的参考时钟信号的直流电压；所述分压电路用于将所述电源电压分压为二分之一的电源电压；所述比较电路的第一输入端与所述滤波电路连接，用于接收所述延迟后的参考时钟信号的直流电压，所述比较电路的第二输入端与所述分压电路连接，用于接收二分之一的电源电压，所述比较电路用于比较所述直流电压和二分之一的电源电压，并根据比较结果输出占空比控制信号。
本实施方式中的占空比控制电路如图2所示，在此不过多赘述。
在本实施方式中，通过占空比控制电路将延迟锁定回路中产生的延迟信号的直流部分电压与一半的电源电压比较，并根据比较结果输出占空比控制信号，以调整延迟信号的占空比，使得延迟时间产生电路最终输出信号的占空比能保持在50％，减少了参考时钟信号的占空比在内部循环过程中不断恶化的可能性，也减少了参考时钟信号的占空比在延迟单元级联传输过程中逐步恶化的可能性，实现了参考时钟信号的占空比自动控制。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种延迟锁定回路，其特征在于，包括：延迟时间产生电路，以及与所述延迟时间产生电路连接的占空比控制电路；
所述延迟时间产生电路用于根据输入的参考时钟信号输出延迟后的参考时钟信号；
所述占空比控制电路的输入端用于接收所述延迟时间产生电路输出的所述延迟后的参考时钟信号，输出端用于向所述延迟时间产生电路反馈占空比控制信号；
其中，所述占空比控制电路包括：滤波电路和比较电路；
所述滤波电路用于对所述延迟后的参考时钟信号进行滤波，得到所述延迟后的参考时钟信号的直流电压；
所述比较电路用于比较所述直流电压和二分之一的电源电压，并根据比较结果向所述延迟时间产生电路反馈所述占空比控制信号。
2.根据权利要求1所述的延迟锁定回路，其特征在于，所述占空比控制信号包括：第一占空比控制信号和第二占空比控制信号；
所述比较电路包括：第一P型MOS管，第二P型MOS管，第一N型MOS管，第二N型MOS管，第三N型MOS管；
所述第一P型MOS管的源极与所述电源电压相连，所述第一P型MOS管的漏极和栅极与所述第一N型MOS管的漏极相连；
所述第二P型MOS管的源极与所述电源电压相连，所述第二P型MOS管的漏极和栅极与所述第二N型MOS管的漏极相连；
所述第一N型MOS管的源极和所述第二N型MOS管的源极相连；
所述第三N型MOS管的漏极连接所述第一N型MOS管和所述第二N型MOS管的源极，所述第三N型MOS管的源极接地；
所述第一N型MOS管的栅极作为所述比较电路的第一输入端接收所述延迟后的参考时钟信号的直流电压，所述第二N型MOS管的栅极作为所述比较电路的第二输入端接收所述二分之一的电源电压，所述第三N型MOS管的栅极作为所述比较电路的第三输入端接收电流信号；
其中，所述比较电路的第一输出端位于所述第一N型MOS管的漏极和所述第一P型MOS管的漏极之间，用于输出所述第一占空比控制信号；
所述比较电路的第二输出端位于所述第二N型MOS管的漏极和所述第二P型MOS管的漏极之间，用于输出所述第二占空比控制信号。
3.根据权利要求2所述的延迟锁定回路，其特征在于，所述滤波电路包括：信号输入端，第一电阻和第一电容；
所述第一电阻的一端连接所述信号输入端，所述第一电阻的另一端连接所述第一电容的一端，所述第一电容的另一端接地；
所述信号输入端用于接收所述延迟后的参考时钟信号，所述第一电阻与所述第一电容连接的一端，用于输出所述延迟后的参考时钟信号的直流电压至所述比较电路的所述第一输入端。
4.根据权利要求2所述的延迟锁定回路，其特征在于，所述占空比控制电路还包括：分压电路；
所述分压电路一端连接所述电源电压，另一端连接所述比较电路的所述第二输入端；
所述分压电路用于将所述电源电压分压为二分之一的电源电压后，将所述二分之一的电源电压输出至所述第二输入端。
5.根据权利要求4所述的延迟锁定回路，其特征在于，所述分压电路包括：第二电容，第二电阻和第三电阻；
所述第二电阻和所述第三电阻的阻值相同；
所述第二电阻的一端与所述第三电阻的一端相连，另一端与电源电压相连；
所述第三电阻的另一端接地；
所述第二电容与所述第三电阻并联。
6.根据权利要求3所述的延迟锁定回路，其特征在于，所述占空比控制电路还包括：第四电阻，第四N型MOS管；
所述第四电阻的一端连接所述电源电压，另一端与所述第四N型MOS管的漏极相连；
所述第四N型MOS管的栅极与所述比较电路的所述比较电路的所述第三输入端相连，所述第四N型MOS管的源极接地。
7.根据权利要求1所述的延迟锁定回路，其特征在于，所述占空比控制信号包括：第一占空比控制信号和第二占空比控制信号；
所述延迟时间产生电路包括：第一反相器，第二反相器，延迟单元电容阵列，第三P型MOS管，第四P型MOS管，第五P型MOS管和第六P型MOS管；
所述第四P型MOS管的栅极用于接收所述第一占空比控制信号，所述第四P型MOS管的漏极与所述第一反相器的控制端相连并将所述第一占空比控制信号输入所述第一反相器，所述第四P型MOS管的源极与所述第三P型MOS管的源极并联接入电源电压；所述第三P型MOS管的栅极用于接收第一延迟时长控制信号，所述第三P型MOS管的漏极与所述第一反相器的所述控制端相连并将所述第一延迟时长控制信号输入所述第一反相器；
所述第六P型MOS管的栅极用于接收所述第二占空比控制信号，所述第六P型MOS管的漏极与所述第二反相器的控制端相连并将所述第二占空比控制信号输入所述第二反相器，所述第六P型MOS管的源极与所述第五P型MOS管的源极并联接入电源电压；所述第五P型MOS管的栅极用于接收第二延迟时长控制信号，所述第五P型MOS管的漏极与所述第二反相器的所述控制端相连并将所述第二延迟时长控制信号输入所述第二反相器；
所述第一反相器的输入端用于接收所述参考时钟信号和所述第一占空比控制信号，所述第一反相器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端作与所述滤波电路的输入端相连；
其中，所述延迟单元电容阵列的一端与第一反相器的输出端和第二反相器的输入端相连，另一端接地，所述延迟单元电容阵列用于控制延迟时间。
8.根据权利要求1所述的延迟锁定回路，其特征在于，所述延迟单元电容阵列包括：多个电容阵列；
多个电容阵列之间并联。
9.一种多抽头延迟锁定回路，其特征在于，包括多个串联的如权利要求1至8中任一项所述的延迟锁定回路。
10.一种占空比控制电路，其特征在于，包括：滤波电路，比较电路和分压电路，所述比较电路分别与所述滤波电路和所述分压电路连接；
其中，所述滤波电路用于对所述延迟后的参考时钟信号进行滤波，得到所述延迟后的参考时钟信号的直流电压；所述分压电路用于将所述电源电压分压为二分之一的电源电压；
所述比较电路的第一输入端与所述滤波电路连接，用于接收所述延迟后的参考时钟信号的直流电压，所述比较电路的第二输入端与所述分压电路连接，用于接收二分之一的电源电压，所述比较电路用于比较所述直流电压和二分之一的电源电压，并根据比较结果输出占空比控制信号。
CN202310899143.XA 2023-07-20 2023-07-20 运用于dll的时钟占空比自动控制电路 Pending CN116846385A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310899143.XA CN116846385A (zh) 2023-07-20 2023-07-20 运用于dll的时钟占空比自动控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310899143.XA CN116846385A (zh) 2023-07-20 2023-07-20 运用于dll的时钟占空比自动控制电路

Publications (1)

Publication Number Publication Date
CN116846385A true CN116846385A (zh) 2023-10-03

Family

ID=88167017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310899143.XA Pending CN116846385A (zh) 2023-07-20 2023-07-20 运用于dll的时钟占空比自动控制电路

Country Status (1)

Country Link
CN (1) CN116846385A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084452A (en) * 1998-06-30 2000-07-04 Sun Microsystems, Inc Clock duty cycle control technique
CN103312299A (zh) * 2012-03-05 2013-09-18 联发科技（新加坡）私人有限公司 占空比检测器及占空比校正系统
CN104467887A (zh) * 2014-11-20 2015-03-25 东南大学 一种动态偏置超再生接收机
CN106330193A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 占空比调整电路和模数转换系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084452A (en) * 1998-06-30 2000-07-04 Sun Microsystems, Inc Clock duty cycle control technique
CN103312299A (zh) * 2012-03-05 2013-09-18 联发科技（新加坡）私人有限公司 占空比检测器及占空比校正系统
CN104467887A (zh) * 2014-11-20 2015-03-25 东南大学 一种动态偏置超再生接收机
CN106330193A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 占空比调整电路和模数转换系统

Similar Documents

Publication Publication Date Title
CN109639272B (zh) 一种自适应宽带锁相环电路
US10418981B2 (en) System and method for calibrating pulse width and delay
US20100308878A1 (en) Automatic control of clock duty cycle
US10135429B2 (en) Clock correction device and clock correcting method
US6882196B2 (en) Duty cycle corrector
KR101190313B1 (ko) 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기
US7379521B2 (en) Delay circuit with timing adjustment function
US7746128B2 (en) Clock multiplier and clock generator having the same
US10686435B2 (en) Asymmetric pulse width comparator circuit and clock phase correction circuit including the same
US8773186B1 (en) Duty cycle correction circuit
US6859079B2 (en) Semiconductor device capable of accurately producing internal multi-phase clock signal
CN111492584B (zh) 用于提供分频时钟的设备及方法
US8451064B2 (en) Voltage-controlled oscillator module having adjustable oscillator gain and related operating methods
US6731158B1 (en) Self regulating body bias generator
KR20150084268A (ko) 전하 펌프 회로 및 이를 포함하는 위상 고정 루프
WO1998038743A1 (en) Temperature independent, wide range frequency clock multiplier
KR20110130330A (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
US20100127747A1 (en) Digitally controlled oscillator with the wide operation range
JP2010135956A (ja) Ｐｌｌ回路およびその制御方法
KR101065818B1 (ko) 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
CN112636725B (zh) 一种电阻电容rc振荡器
US20160359491A1 (en) Digital phase controlled delay circuit
CN116846385A (zh) 运用于dll的时钟占空比自动控制电路
US7113014B1 (en) Pulse width modulator
JP3659630B2 (ja) 電圧参照回路およびそれを用いた半導体回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination