KR950010890B1 - 영상신호 자동이득제어장치 - Google Patents

영상신호 자동이득제어장치 Download PDF

Info

Publication number
KR950010890B1
KR950010890B1 KR1019920019863A KR920019863A KR950010890B1 KR 950010890 B1 KR950010890 B1 KR 950010890B1 KR 1019920019863 A KR1019920019863 A KR 1019920019863A KR 920019863 A KR920019863 A KR 920019863A KR 950010890 B1 KR950010890 B1 KR 950010890B1
Authority
KR
South Korea
Prior art keywords
signal
gain control
video signal
level
output
Prior art date
Application number
KR1019920019863A
Other languages
English (en)
Other versions
KR940010736A (ko
Inventor
박홍기
Original Assignee
삼성전자주식회사
윤종용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 윤종용 filed Critical 삼성전자주식회사
Priority to KR1019920019863A priority Critical patent/KR950010890B1/ko
Publication of KR940010736A publication Critical patent/KR940010736A/ko
Application granted granted Critical
Publication of KR950010890B1 publication Critical patent/KR950010890B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

영상신호 자동이득제어장치
제 1 도는 본 발명에 의한 영상신호 자동이득제어장치의 일실시예를 나타내는 블록구성도.
제 2 도는 제 1 도의 각부 파형도.
제 3 도는 본 발명의 적분부에 대한 상세 회로도.
제 4 도는 본 발명의 이득제어부에 대한 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 이득제어부 12 : A/D변환부
13 : 동기신호분리부 14 : 검출신호발생부
15,16 : 래치 17 : 감산기
18 : 기준신호발생부 19 : 비교기
20 : 적분부 32 : 연산증폭기
42,44,46 : 바이어스부 48 : 증폭기
본 발명은 영상신호의 신호레벨을 적정하게 유지하는 영상신호의 자동이득제어장치에 관한 것으로, 특히 디지탈신호로 변환된 영상신호의 진폭이 적정레벨을 유지할 수 있도록 영상신호의 입력값의 변화에 적응적으로 영상신호의 이득을 제어할 수 있도록 한 영상신호의 자동이득제어장치에 관한 것이다.
일반적인 통신기기에 있어서 전송신호를 증폭하는 증폭기의 이득을 자동으로 제어하여, 입력신호의 크기에 변동이 있을지라도 출력신호의 크기가 변동하지 않도록 동작하는 자동이득제어(Automatic Gain Control; 이하, AGC)장치가 있다. 영상신호를 처리하는 장치에도 영상신호의 진폭을 일정하게 유지하기 위해 영상신호의 이득을 자동으로 제어하는 자동이득제어장치를 구비하고 있는데, 이로한 자동이득제어(AGC)장치는 채널에 따른 수상기의 감도차, 페이딩에 의해 생기는 화면의 콘트라스트 변화를 경감하는데, 특히 칼러 TV에서는 영상신호의 레벨이 변화될때 화면의 콘트라스트와 함께 색조까지 변화하는 현상이 자주 발생하므로 자동이득제어(AGC)장치를 사용하여 영산신호 입력베렐의 변동을 작게 조정한다.
이러한 자동이득제어장치는 영상신호의 이득을 자동으로 조정하기 위한 이득제어부, 증폭부, 검출부등이 아날로그회로로 구성되어 있어서 회로구성이 복잡해진다. 따라서 영상신호의 이득을 미세조정하기가 어려워 안정적으로 이득제어를 하는데 한계가 있었다. 또, 회로구성의 복잡도가 증가함에 따라 제작에 어려움이 따름은 물론 소요비용의 증가하는 문제점이 있었다.
따라서, 본 발명의 목적은 아날로그신호를 디지탈신호로 변환하고, 이 디지탈신호로부터 신호의 이득을 제어하기 위한 이득제어신호를 산출하여 영상신호의 이득을 가변시킴으로써 신호처리과정 및 회로구성이 가난해짐과 아울러 영상신호의 이득을 적정하게 설정할 수 있는 영상신호의 자동이동제어장치를 제공함에 있다.
상기와 같은 본 발명의 목적은 영상신호의 신호레벨에 따라 영상신호의 이득을 조정하는 영상신호 이득제어장치에 있어서, 상기 영상신호와 적분부에서 출력하는 이득제어신호를 입력받으면, 상기 이득제어신호에 따라 영상신호의 이득을 조정하는 이득제어부와, 상기 이득제어부에 의해 이득조정된 아날로그 영상신호를 입력받아 디지탈신호로 변환하는 A/D변환부와, 상기 A/D변환부에 의해 변환된 디지탈영상신호를 입력받고 그 디지탈영상신호의 진폭을 검출하는 진폭검출수단과, 사용자에 의해 기준신호의 크기를 설정가능하며, 정상상태의 영상신호의 진폭에 상응하는 기준신호를 출력하는 기준신호발생부와, 상기 진폭검출수단에 의해 검출된 진폭과 상기 기준신호발생부에서 출력되는 기준신호를 비교하여, 그 비교결과에 따른 소정 차이값을 출력하는 비교기 및 상기 비교기의 출력신호를 적분하여, 상기 이득제어부로 적분한 이득제어신호를 출력하는 적분부에 의하여 달성된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
제 1 도는 본 발명에 의한 영상신호 자동이동제어장치의 일실시예를 나타내는 블록구성도이다. 제 1 도에 도시한 바와 같이, 본 발명의 영상신호 자동이득제어장치는 영상신호(Sv)를 입력받으며 적분부(20)에서 출력하는 이득제어신호(SG)에 따라 영상신호(SV)의 이득을 조정하는 이득제어부(11)와, 상기 이득제어부(11)에서 이득조정된 아날로그 영상신호(SV')를 디지탈영상신호로 변환하는 A/D변환부(12)와, 상기 이득제어부(11)에서 이득조정된 영상신호(SV')로부터 동기신호를 분리하는 동기신호분리부(13)와, 영상신호의 동기구간에서 동기검출신호(HD)를 출력하고 영상신호의 페디스틀레벨(Pede-stal Level) 구간에서 페디스틀검출신호(PD)를 출력하는 검출신호발생부(14)와, 상기 동기검출신호(HD)에 따라 상기 A/D변환부(12)에 의해 변환된 디지탈영상신호에서 소정의 페디스틀레벨을 래칭하는 제 2 래치(16)와, 상기 제 1 래치(15)의 출력신호와 제 2 래치(16)의 출력신호를 입력받아 뺄셈연산하여 그차이값을 산출하는 감산기(17)와, 소정 기준신호를 발생하는 기준신호발생부(18)와, 감산기(17)의 출력신호(SB)와 상기 기준신호의 크기를 비교하고 결과치를 출력하는 비교기(19)와 비교기(19)의 출력신호(SCP)를 적분하여 상기 이득제어부(11)로 소정의 이득제어신호(SG)를 출력하는 적분부(20)로 이루어진다.
제 2 도는 제 1 도의 각부 파형도로서, 제 2 도를 참조하여 영상신호를 이득제어하는 것을 상세히 설명하기로 한다.
먼저, 이득제어부(11)는 제 2(a) 도와 제 2(e) 도에 도시한 영상신호(SV)와 이득제어부(SG)를 입력받는다. 적분부(20)에 의해 이득제어신호(SG)가 얻어지는 과정은 후술하기로 한다. 상기 이득제어부(11)는 이득제어신호(SG)에 따라 영상신호(SV')의 이득을 조정하여 즉, 진폭값을 가변시켜 출력한다. 이득제어부(11)에 의해 이득조정된 영상신호(SV')는 아날로그형태이며 A/D변환부(12)와 동기신호분리부(13)에 각각 인가된다. 상기 동기신호분리부(13)는 영상신호(SV')에서 수평동기를 검출하여 검출신호발생부(14)로 동기신호를 출력한다. 그러면, 검출신호발생부(14)는 동기신호분리부(13)의 동기신호를 입력받아 영상신호의 각 동기구간에서 제 2(b) 도에 도시한 동기검출신호(HD)를 출력하고, 영상신호의 페디스틀구간에서 제 2(c) 도에 도시한 페디스틀검출신호(PD)를 출력한다. 제 1 래치(15)는 A/D변환부(12)에 의해 변환된 디지탈영상신호를 데이타입력단자로 입력받고, 검출신호발생부(14)에서 출력되는 동기검출신호(HD)를 클록단자로 입력받으며, '하이'상태의 동기검출신호(HD)가 인가될 때마다 동기레벨을 래칭하여 출력한다.
또한, 제 2 래치(16)는 A/D변환부(12)에 의해 변환된 디지탈영상신호를 데이타입력단자로 입력받고 검출신호발생부(14)에서 출력되는 페디스틀검출신호(PD)를 클록단자로 입력받으며, '하이'상태의 페디스틀검출신호(PD)가 인가될 때마다 페디스틀레벨을 래칭하여 출력한다. 제 1 래치(15)에서 출력되는 동기레벨과 제 2 래치(16)에서 출력되는 페디스틀레벨은 감산기(17)로 입력되고, 감산기(17)는 페디스틀레벨에서 동기레벨을 감산하여 그 차이값(SB)을 비교기(19)로 출력한다. 한편, 기준신호발생부(18)는 정상상태에서의 영상신호(SV)의 진폭에 해당하는 소정의 기준신호(REF)를 비교기(19)로 출력한다. 상기 비교기(19)는 감산기(17)에서 입력되는 차이값(SB)과 기준신호발생부(18)에서 입력되는 기준신호(REF)의 크기를 비교하여, 그 결과에 따라 출력한다. 즉, 비교기(19)는 감산기(17)의 차값(SB)이 기준신호(REF) 보다 큰 경우 '하이레벨(H)'의 신호를 출력하고, 감산기(17)의 차값(SB)이 기준신호(REF) 보다 작은 경우 '로우레벨(L)'의 신호를 출력하며, 감산기(17)의 차이값(SB)과 기준신호발생부(18)의 기준신호(REF)가 같은 경우 소정의 기준레벨(N)을 출력한다. 이와 같은 비교기(19)의 출력신호(SCP)가 제 2(d) 도에 도시되어 있다.
한편, 적분부(20)는 비교기(19)의 출력신호(SCP)를 입력받아 제 2(e) 도와 같이 적분된 이득제어신호(SG)를 출력한다. 적분부(20)는 비교기(19)의 출력신호(SCP)를 적분할때 상기 출력신호(SCP)가 하이레벨(H)이면 음의 방향으로 적분하고, 입력되는 신호가 로우레벨(L)이면 양의 방향으로 적분한다. 이와 같은 적분부(20)의 적분과정을 통해 얻어지는 제 2(e) 도와 같은 이득제어신호(SG)는 이득제어부(11)로 입력되어져 영상신호(SV)의 이득조정을 위한 척도로 사용된다. 적분부(20)가 음의 방향으로 적분하여 이득제어신호(SG)가 감소하는 경우 이 이득제어신호(SG)를 인가받는 이득제어부(11)는 영상신호(SV)의 진폭을 증가하여 출력하고, 적분부(20)가 양의 방향으로 적분하여 이득제어신호(SG)가 증가하는 경우 이 이득제어신호(SG)를 인가받는 이득제어부(11)는 영상신호(SV)의 진폭을 감소하여 출력한다.
제 3 도는 본 발명의 적분분에 대한 상세 회로도로서, 제 1 도에 도시된 적분부(20)의 구체적인 실시예를 나타낸다. 적분부(20)의 입력단으로 전술한 비교기(19)의 출력신호(SCP)가 입력되고, 이 입력신호(SCP)는 저항(R)을 거쳐 연산증폭기(32)의 반전단자(-)에 인가된다. 또한, 연산증폭기(32)의 비반전단자(+)에 일정 전압을 갖는 직류기준전압(E)이 인가된다. 상기 연산증폭기(32)는 반전단자(-)에 인가되는 비교기(19)의 출력신호(SCP)가 비반전단자(+)에 입력되는 직류기준전압(E)보다 큰 경우 연산증폭기(32)의 반전단자(-)의 입력신호에 대해 반전된 신호를 출력하므로, 적분부는 음의 방향으로 적분된 신호를 출력하게 된다. 반대로, 연산증폭기(32)의 반전단자(-)에 입력되는 신호의 전압이 비반전단자(+)에 입력되는 직류기준전압(E)보다 작은 경우 연산증폭기(32)는 반전단자(-)의 입력신호에 대해 반전된 신호를 출력하므로, 적분부(20)는 양의 방향으로 적분된 신호를 출력하게 된다. 또한, 상기 비교기(19)의 출력신호(SCP)가 하이레벨(H) 또는 로우레벨(L)이 아닌 소정의 기준레벨(N)인 경우, 적분부의 저항(R)에 전류가 흐르지 않게 되여 적분 동작은 이루어지지 않는다.
제 4 도는 본 발명에 이득제어부에 대한 상세 회로도이다, 제 4 도에서 이득제어부(11)는 2개의 차동증폭기와, 각 차동증폭기에 소정의 동작바이어스 전압을 인가하기 위한 바이어스부(42,44,46)와, 이득제어된 영상신호를 증폭하여 출력하기 위한 증폭기(48)로 이루어진다. 제 4 도에서, 제 1 트랜지스터(Q1)의 베이스단자에 제 1 바이어스부(42)가 연결되고, 제 4 트랜지스터(Q4)의 베이스단자에 제 2 바이어스부(44)가 연결되고, 제 6 트랜지스터(Q6)의 베이스단자에 제 3 바이어스부(46)가 연결됨에 따라 제 1 트랜지스터(Q1), 제 4 트랜지스터(Q4) 및 제 6 트랜지스터(Q6)는 소정 바이어스전압을 입력받아 '온'상태를 유지한다.
한편, 제 5 트랜지스터(Q5)의 베이스단자에 영상신호(SV)가 입력되면 제 1 트랜지스터(Q1) 및 제 3 트랜지스터(Q3)의 콜렉터단자에서 출력신호가 얻어진다. 이때, 제 2 트랜지스터(Q2) 및 제 3 트랜지스터(Q3)의 베이스단자에 상기 적분부(20)에서 출력하는 이득제어신호(SG)가 인가되어, 차동증폭기의 이득을 제어한다.
한편, 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)에 흐르는 전류(IC1, IC2, Ie1)와 제 3 트랜지스터(Q3) 및 제 4 트랜지스터(Q4)에 흐르는 전류(IC3, IC4, Ie2) 사이에는 다음과 같은 관계가 성립한다.
IC1+ IC2= Ie1.........................................................(1)
IC3+ IC4= Ie2..........................................................(2)
따라서, 제 2 트랜지스터(Q2) 및 제 3 트랜지스터(Q3)의 베이스다자에 인가되는 이득제어신호(SG)가 감소하는 경우, 제 2 트랜지스터(Q2) 및 제 3 트랜지스터(Q3)에 흐르는 'IC2' 및 'IC3' 전류는 감소되고, 이에 따라 제 1 트랜지스터(Q1) 및 제 4 트랜지스터(Q4)에 흐르는 'IC1' 및 'IC4'는 증가하게 된다. 이때 영상신호(SV)의 진폭이 증가하게 되고, 이와 같이 이득제어된 영상신호는 증폭기(48)에서 소정 크기로 증폭되어 출력된다. 반면에, 제 2 트랜지스터(Q2) 및 제 3 트랜지스터(Q3)의 베이스단자에 인가되는 이득제어신호(SG)가 증가하는 경우, 제 2 트랜지스터(Q2) 및 제 3 트랜지스터(Q3)에 흐르는 'IC2' 및 'IC3' 전류는 증가하게 되고, 이에 따라 제 1 트랜지스터(Q1) 및 제 4 트랜지스터(Q4)에 흐르는 'IC1' 및 'IC4'는 감소하게 된다. 이때 영상신호(SV)의 진폭은 감소하게 된다.
상술한 바와 같이, 본 발명에 의한 영상신호 자동이득제어장치는 이득조정된 영상신호를 디지탈신호로 변환시키고, 이 디지탈영상신호로부터 동기레벨과 페디스틀레벨의 차에 해당하는 신호의 진폭을 검출한 다음, 이 검출된 진폭과 소정 기준값을 비교하고, 비교결과 얻어진 신호를 적분하여 그 적분값을 이득제어신호로 사용한다. 이와 같은 일련의 이득제어루프가 제어동작에 의해 영상신호의 이득을 적정하게 유지할 수 있는 효과가 있다.

Claims (9)

  1. 영상신호의 신호레벨에 따라 영상신호의 이득을 조정하는 영상신호 이득제어장치에 있어서, 상기 영상신호와 적분부에서 출력하는 이득제어신호를 입력받으며, 상기 이득제어신호에 따라 영상신호의 이득을 조정하는 이득제어부; 상기 이득제어부에 의해 이득조정된 아날로그 영상신호를 입력받아 디지탈신호로 변환하는 A/D변환부; 상기 A/D변환부에 의해 변환된 디지탈영상신호를 입력받고 그 디지탈영상신호의 진폭을 검출하는 진폭검출수단; 사용자에 의해 기준신호의 크기를 설정가능하며, 정상상태의 영상신호의 진폭에 상응하는 기준신호를 출력하는 기준신호발생부; 상기 진폭검출수단에 의해 검출된 진폭과 상기 기준신호발생부에서 출력되는 기준신호를 비교하여, 그 비교결과에 따른 소정 차이값을 출력하는 비교기; 및 상기 비교기의 출력신호를 적분하여, 상기 이득제어부로 적분한 이득제어신호를 출력하는 적분부를 포함하는 것을 특징으로 하는 영상신호 자동이득제어장치.
  2. 제 1 항에 있어서, 상기 진폭검출수단은 상기 이득제어부에서 이득조정된 영상신호를 입력받아, 이 영상신호로부터 동기신호를 분리하는 동기분리부; 상기 동기분리부의 동기신호를 입력받으며, 동기구간일 경우 소정 펄스의 동기검출신호를 출력하는 반면 페디스틀레벨구간일 경우 소정 펄스의 페디스틀검출신호를 출력하는 검출신호발생부; 상기 A/D변환부에서 변환된 디지탈영상신호와 상기 검출신호발생부에서 출력되는 동기검출신호 및 페디스틀검출신호를 입력받아, 상기 이득조정된 영상신호의 동기레벨 및 페디스틀레벨을 검출하여 출력하는 레벨검출부; 및 상기 레벨검출부가 출력하는 동기레벨 및 페디스틀레벨을 입력받아 페디스틀레벨에서 동기레벨을 뺄셈연산하여 그 차이를 산출하는 감산기로 이루어진 것을 특징으로 하는 영상신호 자동이득제어장치.
  3. 제 1 항에 있어서, 상기 비교기는 상기 진폭검출수단에서 출력하는 영상신호의 진폭이 상기 기준신호발생부에서 출력하는 기준신호 보다 큰 경우 소정 크기의 하이레벨신호를 출력하고, 상기 진폭검출수단에서 출력하는 영상신호의 진폭이 상기 기준신호발생부에서 출력하는 기준신호보다 작은 경우 소정 크기의 로우레벨신호를 출력하며, 상기 진폭검출수단에서 출력하는 영상신호의 진폭과 상기 기준신호발생부에서 출력하는 기준신호의 크기가 동일한 경우 소정의 기준신호를 출력하는 것을 특징으로 하는 영상신호 자동이득제어장치.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 적분부는 상기 비교기의 출력신호가 하이레벨인 경우 음의 방향으로 적분을 수행하고, 상기 비교기의 출력신호가 로우레벨인 경우 양의 방향으로 적분을 수행하는 것을 특징으로 하는 영상신호 자동이득제어장치.
  5. 제 4 항에 있어서, 상기 적분부는 반전단자를 통해 상기 비교기의 출력신호를 입력받고, 비반전단자를 통해 소정의 직류기준전압을 입력받는 연산증폭기를 포함하는 것을 특징으로 하는 영상신호 자동이득제어장치.
  6. 제 5 항에 있어서, 상기 연산증폭기는 상기 비교기의 로우레벨신호 보다 크고 하이레벨신호 보다 작은 상기 직류기준전압이 비반전단자에 입력되고, 상기 비교기의 기준레벨신호가 반전단자에 입력되는 경우 연산증폭기의 증폭동작을 중단하는 것을 특징으로 하는 영상신호 자동이득제어장치.
  7. 제 2 항에 있어서, 상기 레벨검출부는 상기 A/D변환부에서 출력되는 영상신호와 상기 검출신호발생부에서 출력되는 동기검출신호를 입력받아, 상기 동기검출신호가 '하이상태'신호로 입력될때 상기 영상신호의 레벨을 래칭하는 제 1 래치; 및 상기 A/D변환부에서 출력되는 영상신호와 상기 검출신호발생부에서 출력되는 페디스틀검출신호를 입력받아, 상기 페디스틀검출신호가 '하이상태'신호로 입력될때 상기 영상신호의 레벨을 래칭하는 제 2 래치를 포함하는 것을 특징으로 하는 영상신호 자동이득제어장치.
  8. 제 1 항에 있어서, 상기 이득제어부는 복수개의 트랜지스터로 구성되고, 상기 영상신호와 상기 이득제어신호를 입력받아 이득제어신호에 따라 영상신호의 진폭을 가변시키는 차동증폭부; 상기 차동증폭부에 의해 진폭이 조정된 영상신호를 증폭하는 증폭기; 및 상기 차동증폭부에 소정의 바이어스 전압을 출력하는 제1 내지 제 3 바이어스부로 이루어진 것을 특징으로 하는 영상신호 자동이득제어장치.
  9. 제 8 항에 있어서, 상기 차동증폭부는 콜렉터단자에 소정의 전원전압이 인가되고, 베이스단자에 제 1 바이어스부에서 공급하는 소정 바이어스전압이 인가되는 제 1 트랜지스터; 콜렉터단자에 상기 전원전압의 일단이 인가되고, 베이스단자에 상기 이득제어신호가 인가되는 제 2 트랜지스터; 콜렉터단자는 상기 제 1 트랜지스터의 콜렉터단자와 연결되고, 베이스단자는 상기 제 2 트랜지스터의 베이스단자와 연결된 제 3 트랜지스터; 콜렉터단자에 상기 전원전압의 일단이 인가되고, 베이스단자에 제 2 바이어스부에서 공급하는 소정 바이어스전압이 인가되는 제 4 트랜지스터; 콜렉터단자는 상기 제 1 트랜지스터의 에미터단자 및 상기 제 2 트랜지스터의 에미터단자와 연결되고, 베이스단자에 상기 영상신호가 입력되며, 에이터단자는 접지된 제 5 트랜지스터; 및 콜렉터단자는 상기 제 3 트랜지스터의 에미터단자 및 상기 제 4 트랜지스터의 에미터단자와 연결되고, 베이스단자에 제 3 바이어스부에서 공급하는 소정 바이어스전압이 인가되며, 에미터단자는 접지된 제 6 트랜지스터를 포함하는 것을 특징으로 하는 영상신호 자동이득제어장치.
KR1019920019863A 1992-10-28 1992-10-28 영상신호 자동이득제어장치 KR950010890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920019863A KR950010890B1 (ko) 1992-10-28 1992-10-28 영상신호 자동이득제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019863A KR950010890B1 (ko) 1992-10-28 1992-10-28 영상신호 자동이득제어장치

Publications (2)

Publication Number Publication Date
KR940010736A KR940010736A (ko) 1994-05-26
KR950010890B1 true KR950010890B1 (ko) 1995-09-25

Family

ID=19341869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019863A KR950010890B1 (ko) 1992-10-28 1992-10-28 영상신호 자동이득제어장치

Country Status (1)

Country Link
KR (1) KR950010890B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703504A (en) * 1995-12-26 1997-12-30 Motorola Feedforward adaptive threshold processing method
KR20020023523A (ko) * 2000-09-22 2002-03-29 박규영 조도 보정용 카메라

Also Published As

Publication number Publication date
KR940010736A (ko) 1994-05-26

Similar Documents

Publication Publication Date Title
JP2000068945A (ja) 光受信装置
FI76454B (fi) Samplings- och fasthaollningsstroemkrets speciellt foer smao signaler.
US4982191A (en) Clamping apparatus and gain control apparatus
US5406221A (en) Video amplifier circuit with gain and alignment control
KR950010890B1 (ko) 영상신호 자동이득제어장치
CA2229701C (en) Automatic black level stabilizing apparatus
JP3024346B2 (ja) 圧縮器のｄｃ制御用回路
US5262862A (en) Black level compensation circuit for a luminance signal
EP0551858A2 (en) Duobinary to binary decoder
US20040136683A1 (en) AGC circuit
US20100020243A1 (en) Video signal processor
KR950010063B1 (ko) 영상신호의 자동 이득 조절 및 클램핑 회로
JP2510520Y2 (ja) 光受信器用プリアンプ
KR950010999B1 (ko) 영상신호의 휘도보정장치
KR950010062B1 (ko) 자동이득 제어회로
JPH07184110A (ja) Ａｇｃ出力オフセット調節回路
KR100394498B1 (ko) 영상신호의윤곽보정회로
KR900003104Y1 (ko) 비데오 신호의 흑 레벨 설정회로
KR100486198B1 (ko) 빔전류를디지탈적으로조절하는텔레비젼시스템및그의빔전류조절방법
KR950012661B1 (ko) 영상신호의 ee 레벨 조정회로
JPS61102871A (ja) 画像ａ／ｄ変換回路
KR100242234B1 (ko) 서보메카니즘의 자동이득제어 장치
JP3128448B2 (ja) Ｆｍ信号検波器
JP3301550B2 (ja) クランプ回路及び信号クランプ方法
JP2754935B2 (ja) クランプ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee