KR20050041564A - 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법 - Google Patents

아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법 Download PDF

Info

Publication number
KR20050041564A
KR20050041564A KR1020030076773A KR20030076773A KR20050041564A KR 20050041564 A KR20050041564 A KR 20050041564A KR 1020030076773 A KR1020030076773 A KR 1020030076773A KR 20030076773 A KR20030076773 A KR 20030076773A KR 20050041564 A KR20050041564 A KR 20050041564A
Authority
KR
South Korea
Prior art keywords
offset voltage
digital value
analog signal
digital
value
Prior art date
Application number
KR1020030076773A
Other languages
English (en)
Inventor
이용섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030076773A priority Critical patent/KR20050041564A/ko
Publication of KR20050041564A publication Critical patent/KR20050041564A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 플래시 메모리와 아날로그 디지털 변환기(Analog to Digital Converter; 이하 ADC)가 함께 내장된 시스템 온 칩에서 테스트 시에 ADC의 오프셋 전압을 측정하여 플래시 메모리의 특정 영역에 저장하고 아날로그 신호를 디지털 신호로 변환한 후에 그 디지털 신호에 플래시 메모리에 저장된 오프셋 전압을 가감하여 오프셋 전압을 보정하기 때문에 큰 면적을 차지하는 보정회로를 사용하지 않으면서도 변환 시간을 줄일 수 있는 ADC 및 그를 이용한 오프셋 전압 보정 방법에 관한 것으로, ADC는 입력된 제 1 아날로그 신호와 제 2 아날로그 신호를 비교하는 비교 수단과, 비교 수단으로부터 출력된 신호에 따라 해당하는 디지털 값을 결정하는 SAR(Successive Approximate Register)과, SAR에 의해 결정된 디지털 값에 해당하는 제 2 아날로그 신호를 발생하는 DAC(Digital to Analog Converter)과, 테스트에 의해 측정된 오프셋전압을 저장하고, 제 1 아날로그 신호에 해당하는 디지털 값에 오프셋전압을 반영하여 디지털 신호를 출력하는 오프셋전압 보정 수단을 포함한다.

Description

아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을 보정하는 방법{Analog to digital converter(ADC) and method for complementing a offset voltage using therefor}
본 발명은 오프셋 전압(offset voltage)을 보정하는 아날로그 디지털 변환기(analog to digital converter; 이하 ADC)에 관한 것으로, 보다 상세하게는 플래시 메모리와 ADC가 함께 내장된 시스템 온 칩에서 테스트 시에 ADC의 오프셋 전압을 측정하여 플래시 메모리의 특정 영역에 저장하고 아날로그 신호를 디지털 신호로 변환한 후에 그 디지털 신호에 플래시 메모리에 저장된 오프셋 전압을 가감하여 오프셋 전압을 보정하기 때문에 큰 면적을 차지하는 보정회로를 사용하지 않으면서도 변환 시간을 줄일 수 있는 ADC 및 그를 이용한 오프셋 전압 보정 방법에 관한 것이다.
아날로그-디지털 변환은, 계속해서 변화하는 신호(아날로그)가 그것의 본질적인 내용은 달라지지 않은 채, 여러 수준의 신호(디지털)로 바뀌어지는 전자적 처리과정이다.
아날로그 디지털 변환기(Analog to Digital Converter)는 보통 ADC 또는 A/D Converter로 불리는 장치이다. ADC는 아날로그 신호를 디지털 신호로 바꾸는 변환 장치 즉, 연속적인 값을 표현하는 아날로그 형태로 구성된 신호를 입력받아서 이산적인 양의 값을 표현하는 디지털 형태의 신호로 변환하여 주는 장치를 말한다.
이와 반대로 디지털 신호를 아날로그 신호로 변환하는 장치를 DAC(Digital to Analog Converter)라고 한다.
도 1은 종래 기술에 따른 ADC를 나타낸 블록도이다.
종래 기술에 따른 ADC는 비교부(1), 디지털 아날로그 변환부(Digital to Analog Converter; 이하 DAC)(2), SAR(Successive Approximate Register)(3), 및 보정부(4)를 포함한다.
먼저, 아날로그 신호(VA)가 입력되면, SAR(3)은 디지털 신호(OUT)의 최상위 비트(이하 MSB)를 '1'로 설정하고 나머지 비트는 '0'으로 설정한다.
DAC(2)는 디지털 신호(OUT)에 해당하는 아날로그 신호(VFB)를 생성한다.
비교부(1)는 DAC(2)로부터 출력된 아날로그 신호(VFB)와 입력된 아날로그 신호(VA)를 비교한다.
이때, DAC(2)로부터 출력된 아날로그 신호(VFB)가 입력된 아날로그 신호(VA)보다 크면 디지털 신호(OUT)의 MSB를 '0'으로 설정하고, 작으면 '1'의 상태를 유지한다.
이어서, 디지털 신호(OUT)의 MSB 다음 비트의 값을 '1'로 설정한 디지털 신호에 해당하는 DAC(2)로부터 출력된 아날로그 신호(VFB)와 입력된 아날로그 신호(VA)가 비교부(1)에서 비교된다.
이때, DAC(2)로부터 출력된 아날로그 신호(VFB)가 입력된 아날로그 신호(VA)보다 크면 디지털 신호(OUT)의 MSB 다음 비트를 '0'으로 설정하고, 작으면 '1'의 상태를 유지한다.
이와 같은 방법으로 디지털 신호(OUT)의 최하위 비트(이하 LSB)까지 값이 결정되면, 부수적인 변환과정을 걸쳐 보정부(4)를 통해 오프셋 전압이 제거된다.
이와 같이 종래 기술에 따른 ADC는 오프셋 전압을 보정 회로를 통해서 보정하는데, 여기서 보정 회로는 면적이 매우 큰 소자로써, ADC의 면적을 증가시키는 주요 원인이 되는 문제점이 있다.
또한 보정 회로를 이용하여 오프셋 전압을 보정하기 위해서는 부수적인 클럭을 사용하여 변환 동작과는 별도의 추가적인 보정 동작을 진행하여야 하기 때문에 변환 시간이 증가되는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 보정 회로를 사용하지 않고 테스트 시에 오프셋 전압을 측정하여 저장하고 아날로그 신호를 디지털 신호로 변환한 후 저장된 오프셋 전압을 반영하여 오프셋 전압을 보정하는 것이다.
상기 목적을 달성하기 위한 본 발명의 오프셋 전압을 보정하는 ADC는 입력된 제 1 아날로그 신호와 제 2 아날로그 신호를 비교하는 비교 수단; 상기 비교 수단으로부터 출력된 신호에 따라 해당하는 상기 디지털 값을 결정하는 SAR(Successive Approximate Register); 상기 SAR에 의해 결정된 상기 디지털 값에 해당하는 상기 제 2 아날로그 신호를 발생하는 DAC(Digital to Analog Converter); 및 테스트에 의해 측정된 오프셋전압을 저장하고, 상기 제 1 아날로그 신호에 해당하는 상기 디지털 값에 상기 오프셋전압을 반영하여 디지털 신호를 출력하는 오프셋전압 보정 수단을 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명의 ADC에서 오프셋 전압을 보정하는 방법은 입력된 기준 아날로그 신호에 해당하는 기준 디지털 값과 실제 변환된 디지털 값을 비교하여 오프셋전압을 측정하여 저장하는 제 1 단계; 입력된 아날로그 신호에 해당하는 상기 디지털 값을 결정하는 제 2 단계; 및 상기 디지털 값에 상기 오프셋전압을 반영하여 디지털 신호를 생성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 아날로그 디지털 변환기(Analog to Digital Converter; 이하 ADC)를 나타낸 블록도이다.
본 발명에 따른 ADC는 비교부(10), 디지털 아날로그 변환부(Digital to Analog Converter; 이하 DAC)(20), SAR(Successive Approximate Register)(30), 및 오프셋전압 보정부(Contented offset memory)(40)를 포함한다.
도 3은 도 2에 도시된 ADC에서 보정부(40)를 나타낸 상세 블록도이다.
테스트 시에 기준 디지털 값과 실제 변환된 디지털 값을 비교하는 비교기(41)와, 비교기(41)에 의해 결정된 오프셋전압을 저장하는 플래시 메모리(42)와, 변환된 디지털 값에 오프셋전압을 반영하는 설정부(43)와, 변환된 디지털 값을 저장하는 레지스터(44)를 포함한다.
설정부(43)는 오프셋전압 값이 양의 값을 갖는 경우 변환된 디지털 값에서 오프셋전압을 감산하는 감산기(45)와, 음의 값을 갖는 경우 변환된 디지털 값에서 오프셋전압을 가산하는 가산기(46)를 포함한다.
이와 같이 구성된 본 발명에 따른 ADC의 동작을 도 2 및 도 3을 참조하여 설명하면 다음과 같다.
먼저, 테스트 시에 측정되어 오프셋전압 보정부(40)의 플래시 메모리(42)에 저장된 오프셋전압을 읽는다. 이때 오프셋 전압이 양의 방향인지 음의 방향인지에 따라 감산부(45) 또는 가산부(46)를 선택한다.
아날로그 신호(VA)가 입력되면 SAR(30)는 디지털 값(AD<(N-1):0>)의 MSB를 '1'로 설정하고 나머지 비트는 '0'으로 설정한다.
DAC(20)는 디지털 값(AD<(N-1):0>)에 해당하는 아날로그 신호(VFB)를 생성한다.
비교부(10)는 DAC(20)로부터 출력된 아날로그 신호(VFB)와 입력된 아날로그 신호(VA)를 비교한다.
이때, DAC(20)로부터 출력된 아날로그 신호(VFB)가 입력된 아날로그 신호(VA)보다 크면 디지털 값(AD<(N-1):0>)의 MSB를 '0'으로 설정하고, 작으면 '1'의 상태를 유지한다.
이어서, 디지털 값(AD<(N-1):0>)의 MSB 다음 비트의 값을 '1'로 설정하여 DAC(20)로부터 출력된 아날로그 신호(VFB)와 입력된 아날로그 신호(VA)가 비교부(10)에서 비교된다.
이때, DAC(2)로부터 출력된 아날로그 신호(VFB)가 입력된 아날로그 신호(VA)보다 크면 디지털 값(AD<(N-1):0>)의 MSB 다음 비트를 '0'으로 설정하고, 작으면 '1'의 상태를 유지한다.
이와 같은 방법으로 디지털 값(AD<(N-1):0>)의 LSB까지 값이 결정되면, 오프셋 전압 보정부(40)의 레지스터(44)에 저장된다.
이어서 레지스터(44)에 저장된 변환된 디지털 값은 미리 선택된 감산기(45) 또는 가산기(46)에 의해 플래시 메모리(42)에 미리 저장된 오프셋 전압을 반영하여 최종적인 디지털 신호(OUT)를 출력한다.
여기서, 오프셋 전압은 테스트에 의해 측정되는데 그 측정 방법을 설명하면 다음과 같다.
도 4는 도 2에 도시된 ADC에서 오프셋전압을 측정하기 위한 테스트 동작을 나타낸 순서도이다.
먼저, 아날로그 신호(VA)의 값을 반전압(1/2VDD)으로 설정하여 입력한다(S1). 여기서 반전압(1/2VDD)의 이상적인 디지털 값은 MSB만 '1'이고 나머지 비트는 모두 '0'인 값이다.
SAR(30)는 디지털 값(AD<(N-1):0>)의 MSB를 '1'로 설정하고 나머지 비트는 '0'으로 설정한다.
DAC(20)는 디지털 값(AD<(N-1):0>)에 해당하는 아날로그 신호(VFB)를 생성한다.
비교부(10)는 DAC(20)로부터 출력된 아날로그 신호(VFB)와 입력된 아날로그 신호(VA)를 비교한다.
이때, DAC(20)로부터 출력된 아날로그 신호(VFB)가 입력된 아날로그 신호(VA)보다 크면 디지털 값(AD<(N-1):0>)의 MSB를 '0'으로 설정하고, 작으면 '1'의 상태를 유지한다.
이어서, 디지털 값(AD<(N-1):0>)의 MSB 다음 비트의 값을 '1'로 설정하여 DAC(20)로부터 출력된 아날로그 신호(VFB)와 입력된 아날로그 신호(VA)가 비교부(10)에서 비교된다.
이때, DAC(2)로부터 출력된 아날로그 신호(VFB)가 입력된 아날로그 신호(VA)보다 크면 디지털 값(AD<(N-1):0>)의 MSB 다음 비트를 '0'으로 설정하고, 작으면 '1'의 상태를 유지한다.
이와 같은 방법으로 디지털 값(AD<(N-1):0>)의 LSB까지 값이 결정되면, 오프셋 전압 보정부(40)의 레지스터(44)에 저장된다(S2).
비교기(41)는 레지스터(44)에 저장된 값과 입력된 아날로그 신호(VA)에 대한 이상적인 값을 비교하여 그 차이에 해당하는 오프셋 전압을 결정한다(S3).
결정된 오프셋전압에 해당하는 디지털 값은 플래시 메모리(42)에 저장된다(S4).
플래시 메모리(42)에 저장된 오프셋전압을 읽어(S5) 플래시 메모리(42)에 오프셋전압이 정상적으로 저장되었는지 확인하여(S5) 패일(fail)인 경우 특정 횟수(Max1) 동안 결정된 오프셋전압을 다시 저장한다(S6). 이때 특정 횟수(Max1) 동안 정상적으로 저장되지 않은 경우는 패일 칩으로 결정한다(S7).
오프셋전압이 플래시 메모리(42)에 정상적으로 저장된 경우 리셋을 걸어 플래시 메모리(42)에 저장된 오프셋전압을 읽는다(S8).
아날로그 신호(VA)의 값을 반전압(1/2VDD)으로 설정하여 다시 입력한다(S9).
플래시 메모리(42)에 저장된 오프셋전압을 반영하여 정상적인 아날로그 디지털 변환을 수행하고(S10), 입력된 아날로그 신호(VA)의 디지털 값과 변환된 디지털 값을 비교하여(S11) 동일할 경우 정상 칩으로 결정하고(S12), 동일하지 않을 경우 특정 횟수(Max2) 동안 테스트 동작을 처음부터 다시 실행한다(S13). 이때 특정 횟수(Max) 동안 정상적으로 오프셋전압을 반영한 디지털 값으로 변환되지 않은 경우 패일 칩으로 결정한다(S14).
이와 같이 본원발명은 오프셋전압을 보정회로를 사용하여 보정하는 것이 아니라 테스트 시에 오프셋전압을 측정하여 오프셋전압을 플래시 메모리에 저장하고 아날로그 신호를 디지털 신호로 변환한 후 변환된 디지털 값에 플래시 메모리에 저장된 오프셋전압을 반영하여 오프셋전압을 보정한 디지털 신호를 출력할 수 있는 기술이다.
이상에서 살펴본 바와 같이, 본 발명에 따른 오프셋전압을 보정하는 아날로그 디지털 변환기(ADC)는 보정 회로를 사용하지 않기 때문에 칩 면적을 줄일 수 있는 효과가 있다.
또한 본 발명에 따른 오프셋전압을 보정하는 ADC는 테스트 시에 오프셋전압을 측정하여 오프셋전압을 플래시 메모리에 저장하고 아날로그 신호를 디지털 신호로 변환한 후 변환된 디지털 값에 플래시 메모리에 저장된 오프셋전압을 반영하여 오프셋전압을 보정한 디지털 신호를 출력하기 때문에 오프셋전압을 보정하기 위한 추가적인 시간을 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 기술에 따른 ADC를 나타낸 블록도.
도 2는 본 발명에 따른 ADC를 나타낸 블록도.
도 3은 도 2에 도시된 ADC에서 보정부를 나타낸 상세 블록도.
도 4는 도 2에 도시된 ADC에서 오프셋전압을 측정하기 위한 테스트 동작을 나타낸 순서도.

Claims (11)

  1. 입력된 제 1 아날로그 신호와 제 2 아날로그 신호를 비교하는 비교 수단;
    상기 비교 수단으로부터 출력된 신호에 따라 해당하는 상기 디지털 값을 결정하는 SAR(Successive Approximate Register);
    상기 SAR에 의해 결정된 상기 디지털 값에 해당하는 상기 제 2 아날로그 신호를 발생하는 DAC(Digital to Analog Converter); 및
    테스트에 의해 측정된 오프셋전압을 저장하고, 상기 제 1 아날로그 신호에 해당하는 상기 디지털 값에 상기 오프셋전압을 반영하여 디지털 신호를 출력하는 오프셋전압 보정 수단을 포함하는 것을 특징으로 하는 오프셋전압을 보상하는 ADC.
  2. 제 1 항에 있어서,
    상기 오프셋전압 보정 수단은
    테스트 시에 기준 디지털 값과 실제 변환된 디지털 값을 비교하는 비교 수단;
    상기 비교수단에 의해 결정된 오프셋전압을 저장하는 메모리 수단;
    상기 변환된 디지털 값에 상기 오프셋전압을 반영하는 설정 수단; 및
    상기 변환된 디지털 값을 저장하는 레지스터를 포함하는 것을 특징으로 하는 오프셋전압을 보정하는 ADC.
  3. 제 2 항에 있어서,
    상기 설정 수단은
    상기 오프셋전압 값이 양의 값을 갖는 경우 상기 변환된 디지털 값에서 오프셋전압을 감산하는 감산기; 및
    상기 오프셋전압 값이 음의 값을 갖는 경우 상기 변환된 디지털 값에서 오프셋전압을 가산하는 가산기를 포함하는 것을 특징으로 하는 오프셋전압을 보정하는 ADC.
  4. 제 2 항에 있어서,
    상기 기준 디지털 값은 반전압(1/2VDD)에 해당하는 디지털 값인 것을 특징으로 하는 오프셋전압을 보정하는 ADC.
  5. 제 2 항에 있어서,
    상기 메모리 수단은 플래시 메모리인 것을 특징으로 하는 오프셋전압을 보정하는 ADC.
  6. 입력된 기준 아날로그 신호에 해당하는 기준 디지털 값과 실제 변환된 디지털 값을 비교하여 오프셋전압을 측정하여 저장하는 제 1 단계;
    입력된 아날로그 신호에 해당하는 상기 디지털 값을 결정하는 제 2 단계; 및
    상기 디지털 값에 상기 오프셋전압을 반영하여 디지털 신호를 생성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 하는 ADC에서 오프셋전압을 보상하는 방법.
  7. 제 6 항에 있어서,
    상기 제 1 단계는 상기 오프셋전압이 반영된 디지털 값과 상기 기준 디지털 값을 비교하여 칩의 정상 여부를 판단하는 제 4 단계를 더 포함하여 이루어지는 것을 특징으로 하는 ADC에서 오프셋전압을 보상하는 방법.
  8. 제 7 항에 있어서,
    상기 제 4 단계에서 상기 오프셋전압이 반영된 디지털 값과 상기 기준 디지털 값이 동일하지 않은 경우 특정 횟수 동안 상기 제 1 단계를 반복하는 것을 특징으로 하는 ADC에서 오프셋전압을 보상하는 방법.
  9. 제 6 항에 있어서,
    상기 제 1 단계에서 상기 저장된 오프셋전압이 정상적으로 읽혀질 때까지 특정 횟수 동안 반복하여 저장하는 제 5 단계를 더 포함하여 이루어진 것을 특징으로 하는 ADC에서 오프셋전압을 보상하는 방법.
  10. 제 6 항에 있어서,
    상기 제 1 단계는
    상기 기준 아날로그 신호와 상기 변환된 아날로그 신호를 비교하는 제 6 단계;
    상기 제 6 단계에서의 비교 결과에 따라 디지털 값을 결정하는 제 7 단계; 및
    상기 제 7 단계에서 결정된 상기 디지털 값과 상기 기준 아날로그 신호에 해당하는 기준 디지털 값을 비교하여 상기 오프셋전압을 측정하고 측정된 상기 오프셋전압을 저장하는 제 8 단계를 포함하여 이루어진 것을 특징으로 하는 ADC에서 오프셋전압을 보상하는 방법.
  11. 제 6 항에 있어서,
    상기 제 3 단계는
    상기 오프셋전압의 값이 양의 값인 경우 상기 디지털 값에서 오프셋전압을 감산하는 제 9 단계; 및
    상기 오프셋전압 값이 음의 값을 갖는 경우 상기 변환된 디지털 값에서 오프셋전압을 가산하는 제 10 단계를 포함하여 이루어진 것을 특징으로 하는 ADC에서 오프셋전압을 보상하는 방법.
KR1020030076773A 2003-10-31 2003-10-31 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법 KR20050041564A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030076773A KR20050041564A (ko) 2003-10-31 2003-10-31 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076773A KR20050041564A (ko) 2003-10-31 2003-10-31 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법

Publications (1)

Publication Number Publication Date
KR20050041564A true KR20050041564A (ko) 2005-05-04

Family

ID=37243027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076773A KR20050041564A (ko) 2003-10-31 2003-10-31 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법

Country Status (1)

Country Link
KR (1) KR20050041564A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362938B2 (en) 2010-09-13 2013-01-29 Electronics And Telecommunications Research Institute Analog digital converting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273649A (ja) * 1994-03-30 1995-10-20 Nec Corp 信号変換回路
KR19990030021A (ko) * 1997-09-22 1999-04-26 가네꼬 히사시 Ａ/ｄ 변환 회로
JP2000209089A (ja) * 1999-01-14 2000-07-28 Nec Corp Ａ／ｄコンバ―タテスト方式および方法
KR20020014522A (ko) * 2000-08-18 2002-02-25 박종섭 에러 보정이 가능한 연속 근사 레지스터 타입의아날로그-디지털 변환 장치 및 에러 보정 방법
KR20030056903A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 아날로그-디지털 변환장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273649A (ja) * 1994-03-30 1995-10-20 Nec Corp 信号変換回路
KR19990030021A (ko) * 1997-09-22 1999-04-26 가네꼬 히사시 Ａ/ｄ 변환 회로
JP2000209089A (ja) * 1999-01-14 2000-07-28 Nec Corp Ａ／ｄコンバ―タテスト方式および方法
KR20020014522A (ko) * 2000-08-18 2002-02-25 박종섭 에러 보정이 가능한 연속 근사 레지스터 타입의아날로그-디지털 변환 장치 및 에러 보정 방법
KR20030056903A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 아날로그-디지털 변환장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362938B2 (en) 2010-09-13 2013-01-29 Electronics And Telecommunications Research Institute Analog digital converting device

Similar Documents

Publication Publication Date Title
US8319675B2 (en) Analog-to-digital converter
US10574254B2 (en) Hybrid flash architecture of successive approximation register analog to digital converter
US8416105B2 (en) ADC calibration apparatus
US7733250B1 (en) Microcontroller having in-situ autocalibrated integrating analog-to-digital converter (IADC)
KR101182402B1 (ko) 순차 접근 아날로그-디지털 변환기
KR0157122B1 (ko) 디지탈 보상형 아날로그 디지탈 변환기
US8988268B2 (en) Analog-digital converter and analog-digital conversion method
US9362938B2 (en) Error measurement and calibration of analog to digital converters
JP2003510880A (ja) アナログ／デジタルコンバータの校正方法及び校正装置
US7075465B2 (en) Comparator offset calibration for A/D converters
JP2002111497A (ja) デジタルディザを用いる多段変換器
JP4999955B2 (ja) アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置
US8223049B2 (en) Charge injection mechanism for analog-to-digital converters
JPH01131918A (ja) Ａｄ変換器
JP2001024509A (ja) 自己補正方式電荷再配分逐次比較型ａｄ変換器
KR20050041564A (ko) 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법
EP1665540B1 (en) Method for calibrating a multi-bit digital-to-analog converter, multi-bit digital-to-analog converter in which this method is applied and converter provided with such a multi-bit digital-to-analog converter
US20060114140A1 (en) Two step flash analog to digital converter
KR101175230B1 (ko) 아날로그 디지탈 변환 장치
Jin et al. A digital self-calibration algorithm for ADCs based on histogram test using low-linearity input signals
TWI745977B (zh) 具有偏移及位元權重校正機制的類比數位轉換系統及方法
JP4610753B2 (ja) Ａｄコンバータ
KR20020014522A (ko) 에러 보정이 가능한 연속 근사 레지스터 타입의아날로그-디지털 변환 장치 및 에러 보정 방법
KR100280494B1 (ko) 아날로그/디지털 변환기
CN100542040C (zh) 零位准误差自动补偿电路与方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application