JP2000209089A - Ａ／ｄコンバ―タテスト方式および方法 - Google Patents
Ａ／ｄコンバ―タテスト方式および方法Info
- Publication number
- JP2000209089A JP2000209089A JP11007405A JP740599A JP2000209089A JP 2000209089 A JP2000209089 A JP 2000209089A JP 11007405 A JP11007405 A JP 11007405A JP 740599 A JP740599 A JP 740599A JP 2000209089 A JP2000209089 A JP 2000209089A
- Authority
- JP
- Japan
- Prior art keywords
- limit value
- analog
- lower limit
- voltage
- upper limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 アナログ・デジタル変換に必要な比較の回数
を減らすことによりテスト時間を大幅に短縮するＡ／Ｄ
コンバータテスト方式および方法を提供する。 【解決手段】 外部入力する外部入力アナログ電圧の期
待値ｘおよび許容範囲ｍから上限値（ｘ＋ｍ）および下
限値（ｘ−ｍ）を記憶する上限レジスタ２０および下限
レジスタ２２と、上限値（ｘ＋ｍ）および下限値（ｘ−
ｍ）を伝達し、外部アナログ入力電圧の比較結果を通知
するＡ／Ｄコントローラ２４と、上限値（ｘ＋ｍ）およ
び下限値（ｘ−ｍ）を書き込まれるＳＡＲ２６と、ＳＡ
Ｒ２６に書き込まれた上限値（ｘ＋ｍ）および下限値
（ｘ−ｍ）をアナログ電圧に変換するデジタル・アナロ
グ変換器２８と、アナログ電圧と外部アナログ入力電圧
とを比較し、比較結果をＡ／Ｄコントローラ２４へ通知
する比較器３０とを備える。
を減らすことによりテスト時間を大幅に短縮するＡ／Ｄ
コンバータテスト方式および方法を提供する。 【解決手段】 外部入力する外部入力アナログ電圧の期
待値ｘおよび許容範囲ｍから上限値（ｘ＋ｍ）および下
限値（ｘ−ｍ）を記憶する上限レジスタ２０および下限
レジスタ２２と、上限値（ｘ＋ｍ）および下限値（ｘ−
ｍ）を伝達し、外部アナログ入力電圧の比較結果を通知
するＡ／Ｄコントローラ２４と、上限値（ｘ＋ｍ）およ
び下限値（ｘ−ｍ）を書き込まれるＳＡＲ２６と、ＳＡ
Ｒ２６に書き込まれた上限値（ｘ＋ｍ）および下限値
（ｘ−ｍ）をアナログ電圧に変換するデジタル・アナロ
グ変換器２８と、アナログ電圧と外部アナログ入力電圧
とを比較し、比較結果をＡ／Ｄコントローラ２４へ通知
する比較器３０とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄコンバータ
の変換精度のテストでアナログ・デジタル変換に必要な
比較の回数を大幅に減らすことによりテスト時間を短縮
するＡ／Ｄコンバータテスト方式および方法に関する。
の変換精度のテストでアナログ・デジタル変換に必要な
比較の回数を大幅に減らすことによりテスト時間を短縮
するＡ／Ｄコンバータテスト方式および方法に関する。
【０００２】
【従来の技術】従来のＡ／Ｄコンバータテスト方法の一
例が、特開昭５７−１１９２５９号公報に記載されてい
る。この公報に記載されたＡ／Ｄ変換器のテスト方法
は、外部計算機から入力コードが設定可能なＤ／Ａ変換
器と、Ｄ／Ａ変換器と並列に接続され外部計算機から入
力を設定される基準Ｄ／Ａ変換器と、Ｄ／Ａ変換器から
の出力と基準Ｄ／Ａ変換器からの出力とを比較し外部計
算機へ結果を出力する電圧比較器とを備え、Ｄ／Ａ変換
器に外部設定された入力信号を入力させるとともに、基
準Ｄ／Ａ変換器に設定された入力信号を入力させ、電圧
比較器の出力に基づいてＤ／Ａ変換器および電圧比較器
の精度を測定する。また外部計算機において誤差を偏差
として求められる。
例が、特開昭５７−１１９２５９号公報に記載されてい
る。この公報に記載されたＡ／Ｄ変換器のテスト方法
は、外部計算機から入力コードが設定可能なＤ／Ａ変換
器と、Ｄ／Ａ変換器と並列に接続され外部計算機から入
力を設定される基準Ｄ／Ａ変換器と、Ｄ／Ａ変換器から
の出力と基準Ｄ／Ａ変換器からの出力とを比較し外部計
算機へ結果を出力する電圧比較器とを備え、Ｄ／Ａ変換
器に外部設定された入力信号を入力させるとともに、基
準Ｄ／Ａ変換器に設定された入力信号を入力させ、電圧
比較器の出力に基づいてＤ／Ａ変換器および電圧比較器
の精度を測定する。また外部計算機において誤差を偏差
として求められる。
【０００３】この特開昭５７−１１９２５９号公報のＡ
／Ｄ変換器のテスト方法は、Ａ／Ｄコンバータの変換結
果が理想の値と比べてどのくらいの偏差があるかを、い
かに短い時間で探すかをおこなうものである。この誤差
の範囲を見つけるには多くの時間がかかっていた。そこ
でこの問題を解決するために誤差範囲を予め入力するこ
とでＡ／Ｄコンバータの変換精度を測定する方法の一例
が、実開平４−３１８３５号公報に記載されている。こ
の公報に記載されたＡＤコンバータ検査装置は、アナロ
グ信号ををＡＤコンバータでデジタル変換し、ＡＤコン
バータの直線性を検査するＡＤコンバータ検査装置にお
いて、ＡＤコンバータの特性データによって設定された
上限値，下限値のデータが記憶されているメモリと、Ａ
Ｄコンバータから出力されるデジタルデータをステップ
ごとにメモリの上限値，下限値とを比較する比較部と、
アナログ信号を発生させる信号発生器とメモリとを制御
し比較部から出力されるデータに基づいてステップごと
にＡＤコンバータの良否を判断するコントローラとを備
える。
／Ｄ変換器のテスト方法は、Ａ／Ｄコンバータの変換結
果が理想の値と比べてどのくらいの偏差があるかを、い
かに短い時間で探すかをおこなうものである。この誤差
の範囲を見つけるには多くの時間がかかっていた。そこ
でこの問題を解決するために誤差範囲を予め入力するこ
とでＡ／Ｄコンバータの変換精度を測定する方法の一例
が、実開平４−３１８３５号公報に記載されている。こ
の公報に記載されたＡＤコンバータ検査装置は、アナロ
グ信号ををＡＤコンバータでデジタル変換し、ＡＤコン
バータの直線性を検査するＡＤコンバータ検査装置にお
いて、ＡＤコンバータの特性データによって設定された
上限値，下限値のデータが記憶されているメモリと、Ａ
Ｄコンバータから出力されるデジタルデータをステップ
ごとにメモリの上限値，下限値とを比較する比較部と、
アナログ信号を発生させる信号発生器とメモリとを制御
し比較部から出力されるデータに基づいてステップごと
にＡＤコンバータの良否を判断するコントローラとを備
える。
【０００４】
【発明が解決しようとする課題】実開平４−３１８３５
号公報に記載されているＡＤコンバータ検査装置は、上
限値と下限値とを設定し、外部アナログ入力電圧との比
較をおこなうことにより、検査時間の短縮を行なうもの
である。上限値，下限値の比較動作は、ｎビット精度で
比較をおこなうときのＡ／Ｄコンバータ内部での比較回
数はｎ回になり、比較回数が大きくなると大幅に時間が
かかっていた。
号公報に記載されているＡＤコンバータ検査装置は、上
限値と下限値とを設定し、外部アナログ入力電圧との比
較をおこなうことにより、検査時間の短縮を行なうもの
である。上限値，下限値の比較動作は、ｎビット精度で
比較をおこなうときのＡ／Ｄコンバータ内部での比較回
数はｎ回になり、比較回数が大きくなると大幅に時間が
かかっていた。
【０００５】さらに、こうしてできたｎビットの値を上
限値，下限値と比較しようとするものであるため、さら
に多くの時間がかかりＬＳＩなどのテストに時間がかか
りコスト上昇をさせていた。
限値，下限値と比較しようとするものであるため、さら
に多くの時間がかかりＬＳＩなどのテストに時間がかか
りコスト上昇をさせていた。
【０００６】本発明の目的は、アナログ・デジタル変換
に必要な比較の回数を減らすことによりテスト時間を大
幅に短縮するＡ／Ｄコンバータテスト方式および方法を
提供することにある。
に必要な比較の回数を減らすことによりテスト時間を大
幅に短縮するＡ／Ｄコンバータテスト方式および方法を
提供することにある。
【０００７】
【課題を解決するための手段】従来の逐次変換方式を採
用したｎビットの分解能をもつＡ／Ｄコンバータのテス
ト方法では、１つアナログ入力電圧に対するアナログ・
デジタル変換に必要な比較の回数はｎ回であり時間がか
かった。さらにＡ／Ｄコンバータの分解可能分全ての期
待値について正しく変換出来ることをテストしようとす
ると、ｎ＊２n回の変換が必要となる。本発明によるＡ
／Ｄコンバータテスト方法では、１回のアナログ・デジ
タル変換に必要な比較の回数は２回であり、さらにすべ
ての期待値についてテストを行うと必要な総変換回数は
２n+1 回となる。よって本発明による方法では、従来の
テスト方法より（ｎ−２）＊２n 回の変換回数を減らす
ことが出来る。
用したｎビットの分解能をもつＡ／Ｄコンバータのテス
ト方法では、１つアナログ入力電圧に対するアナログ・
デジタル変換に必要な比較の回数はｎ回であり時間がか
かった。さらにＡ／Ｄコンバータの分解可能分全ての期
待値について正しく変換出来ることをテストしようとす
ると、ｎ＊２n回の変換が必要となる。本発明によるＡ
／Ｄコンバータテスト方法では、１回のアナログ・デジ
タル変換に必要な比較の回数は２回であり、さらにすべ
ての期待値についてテストを行うと必要な総変換回数は
２n+1 回となる。よって本発明による方法では、従来の
テスト方法より（ｎ−２）＊２n 回の変換回数を減らす
ことが出来る。
【０００８】本発明のＡ／Ｄコンバータテスト方式は、
Ａ／Ｄコンバータの変換精度をテストするＡ／Ｄコンバ
ータテスト方式において、期待される変換値および誤差
とを読み込み、変換値および誤差とから許容誤差の上限
値および下限値とを記憶するレジスタと、前記レジスタ
に記憶されている前記上限値および下限値と、外部から
入力されてくる外部アナログ入力電圧の値とについて判
定をおこなうテスト手段とを有することを特徴とする。
Ａ／Ｄコンバータの変換精度をテストするＡ／Ｄコンバ
ータテスト方式において、期待される変換値および誤差
とを読み込み、変換値および誤差とから許容誤差の上限
値および下限値とを記憶するレジスタと、前記レジスタ
に記憶されている前記上限値および下限値と、外部から
入力されてくる外部アナログ入力電圧の値とについて判
定をおこなうテスト手段とを有することを特徴とする。
【０００９】本発明のＡ／Ｄコンバータテスト方法は、
Ａ／Ｄコンバータの変換精度をテストするＡ／Ｄコンバ
ータテスト方法において、期待される変換値および誤差
とを読み込み、変換値および誤差とから上限値および下
限値とを記憶し、前記レジスタに記憶されている前記上
限値および下限値と、外部から入力されてくる外部アナ
ログ入力電圧の値とについて判定することを特徴とす
る。
Ａ／Ｄコンバータの変換精度をテストするＡ／Ｄコンバ
ータテスト方法において、期待される変換値および誤差
とを読み込み、変換値および誤差とから上限値および下
限値とを記憶し、前記レジスタに記憶されている前記上
限値および下限値と、外部から入力されてくる外部アナ
ログ入力電圧の値とについて判定することを特徴とす
る。
【００１０】
【発明の実施の形態】本発明の実施例の構成を図１を参
照して詳細に説明する。図１は、本発明のＡ／Ｄコンバ
ータの構成を示すブロック図である。Ａ／Ｄコンバータ
１０は、図１に示すように、Ａ／Ｄコンバータテストの
開始を指示するテストモード信号を入力する信号路であ
るテストモード信号線１２と、Ａ／Ｄコンバータテスト
のときの比較するアナログ電圧値の期待値であるＸと期
待値の許容誤差範囲であるｍとをそれぞれデジタル値で
表した信号を入力する信号路であるｘ，ｍ信号線１４
と、比較する外部アナログ入力電圧を入力する入力線１
６と、テスト結果の信号を出力するテスト結果信号線１
８との入出力線を備える。
照して詳細に説明する。図１は、本発明のＡ／Ｄコンバ
ータの構成を示すブロック図である。Ａ／Ｄコンバータ
１０は、図１に示すように、Ａ／Ｄコンバータテストの
開始を指示するテストモード信号を入力する信号路であ
るテストモード信号線１２と、Ａ／Ｄコンバータテスト
のときの比較するアナログ電圧値の期待値であるＸと期
待値の許容誤差範囲であるｍとをそれぞれデジタル値で
表した信号を入力する信号路であるｘ，ｍ信号線１４
と、比較する外部アナログ入力電圧を入力する入力線１
６と、テスト結果の信号を出力するテスト結果信号線１
８との入出力線を備える。
【００１１】さらにＡ／Ｄコンバータ１０は、ｘ，ｍ信
号線１４と接続されｘ，ｍ信号線１４から入力される
ｘ，ｍより外部アナログ入力電圧の上限値（ｘ＋ｍ）を
記憶する上限レジスタ２０と、ｘ，ｍ信号線１４から入
力されるｘ，ｍより外部アナログ入力電圧の下限値（ｘ
−ｍ）を記憶する下限レジスタ２２と、テストモード信
号線１２からテストモード信号を受信するとテストモー
ドとし、上限レジスタおよび下限レジスタに記憶されて
いる上限値および下限値を伝達し、外部アナログ入力電
圧の比較結果を受信し、比較結果をテスト結果信号線１
８より出力するＡ／Ｄコントローラ２４と、ｎビットの
レジスタでありＡ／Ｄコントローラ２４から伝達された
上限値および下限値を記憶する逐次変換レジスタ（以
下、ＳＡＲ）２６と、ＳＡＲ２６に記憶された上限値お
よび下限値を取得しアナログ電圧に変換し送出するデジ
タル・アナログ変換器２８と、デジタル・アナログ変換
器２８からのアナログ電圧と入力線１６からの外部アナ
ログ入力電圧とを比較し、比較の結果をＡ／Ｄコントロ
ーラ２４へ通知する比較器３０とを備える。
号線１４と接続されｘ，ｍ信号線１４から入力される
ｘ，ｍより外部アナログ入力電圧の上限値（ｘ＋ｍ）を
記憶する上限レジスタ２０と、ｘ，ｍ信号線１４から入
力されるｘ，ｍより外部アナログ入力電圧の下限値（ｘ
−ｍ）を記憶する下限レジスタ２２と、テストモード信
号線１２からテストモード信号を受信するとテストモー
ドとし、上限レジスタおよび下限レジスタに記憶されて
いる上限値および下限値を伝達し、外部アナログ入力電
圧の比較結果を受信し、比較結果をテスト結果信号線１
８より出力するＡ／Ｄコントローラ２４と、ｎビットの
レジスタでありＡ／Ｄコントローラ２４から伝達された
上限値および下限値を記憶する逐次変換レジスタ（以
下、ＳＡＲ）２６と、ＳＡＲ２６に記憶された上限値お
よび下限値を取得しアナログ電圧に変換し送出するデジ
タル・アナログ変換器２８と、デジタル・アナログ変換
器２８からのアナログ電圧と入力線１６からの外部アナ
ログ入力電圧とを比較し、比較の結果をＡ／Ｄコントロ
ーラ２４へ通知する比較器３０とを備える。
【００１２】テストモード信号は、Ａ／Ｄコンバータ１
０がテストモードに入るか否かを決定する信号であり、
テストモード信号が有効ならば、Ａ／Ｄコンバータがテ
ストモードに入る。上限レジスタ２０，下限レジスタ２
２は、Ａ／Ｄコンバータ１０の外部より入力されるＡ／
Ｄ変換の期待値ｘと、Ａ／Ｄコンバータ１０のスペック
によって定まる期待値からの許容誤差ｍを記憶するレジ
スタであり、それぞれ許容範囲の下限値（ｘ−ｍ）と上
限値（ｘ＋ｍ）を記憶する。Ａ／Ｄコントローラ２４
は、本テスト時には下限レジスタ２２、および上限レジ
スタ２０の値を順にＳＡＲ２６に書き込む働きをする。
ＳＡＲ２６はｎビットのレジスタであり、デジタル・ア
ナログ変換器２８は、ＳＡＲ２６の値をアナログ電圧に
変換し、比較器３０に出力する。比較器３０はデジタル
・アナログ変換器２８からのアナログ電圧と外部アナロ
グ入力電圧との比較を行い、その結果をＡ／Ｄコントロ
ーラ２４へ出力する。Ａ／Ｄコントローラ２４はこれら
結果を受けてテスト結果をテスト結果信号へと出力す
る。
０がテストモードに入るか否かを決定する信号であり、
テストモード信号が有効ならば、Ａ／Ｄコンバータがテ
ストモードに入る。上限レジスタ２０，下限レジスタ２
２は、Ａ／Ｄコンバータ１０の外部より入力されるＡ／
Ｄ変換の期待値ｘと、Ａ／Ｄコンバータ１０のスペック
によって定まる期待値からの許容誤差ｍを記憶するレジ
スタであり、それぞれ許容範囲の下限値（ｘ−ｍ）と上
限値（ｘ＋ｍ）を記憶する。Ａ／Ｄコントローラ２４
は、本テスト時には下限レジスタ２２、および上限レジ
スタ２０の値を順にＳＡＲ２６に書き込む働きをする。
ＳＡＲ２６はｎビットのレジスタであり、デジタル・ア
ナログ変換器２８は、ＳＡＲ２６の値をアナログ電圧に
変換し、比較器３０に出力する。比較器３０はデジタル
・アナログ変換器２８からのアナログ電圧と外部アナロ
グ入力電圧との比較を行い、その結果をＡ／Ｄコントロ
ーラ２４へ出力する。Ａ／Ｄコントローラ２４はこれら
結果を受けてテスト結果をテスト結果信号へと出力す
る。
【００１３】次に、本発明の実施例の動作の説明を図２
を参照して詳細に説明する。図２は、本発明のＡ／Ｄコ
ンバータテストの動作のフローチャートを表す図であ
る。本実施例は、ｎビット分解能を持つＡ／Ｄコンバー
タを例にとる。Ａ／Ｄコンバータ１０は、テストモード
信号線１２からテストモード信号を受信すると、入力さ
れたテストモード信号が有効か否かを判断する（ステッ
プＡ１）。判断の結果、有効でない場合は通常モードで
の動作をおこない（ステップＡ２）、処理を終了する。
判断の結果、有効である場合は、テストモードに入る。
Ａ／Ｄコンバータがテストモードに入っていることを確
認したら、ｘ，ｍ信号線１４から期待される変換値ｘ
と、許容誤差値ｍとから上限値（ｘ＋ｍ）を上限レジス
タ２０へ下限値（ｘ−ｍ）を下限レジスタ２２へそれぞ
れ読み込む（ステップＡ３）。Ａ／Ｄコンバータ１０
は、下限レジスタ２２の下限値（ｘ−ｍ）をＡ／Ｄコン
トローラ２４へ伝達する（ステップＡ４）。Ａ／Ｄコン
トローラ２４は、下限値（ｘ−ｍ）をＳＡＲ２６に書き
込む（ステップＡ５）。この下限値をデジタル・アナロ
グ変換器２８は、アナログ電圧に変換し比較器３０へ送
出する。比較器３０は、デジタル・アナログ変換器２８
より得られるアナログ電圧と外部アナログ入力電圧とを
比較し（ステップＡ６）、比較の結果をＡ／Ｄコントロ
ーラ２４へ通知する。Ａ／Ｄコントローラ２４は比較器
３０からの通知結果より、アナログ電圧が外部アナログ
入力電圧より小さいか否かを判断する（ステップＡ
７）。判断の結果、小さいと判断した場合、ステップＡ
１２へ進む。判断の結果、大きいと判断した場合、Ａ／
Ｄコンバータ１０は、上限レジスタ２０の上限値（ｘ＋
ｍ）をＡ／Ｄコントローラ２４へ伝達する（ステップＡ
８）。Ａ／Ｄコントローラ２４は、ＳＡＲ２６に上限値
（ｘ＋ｍ）を書き込む（ステップＡ９）。デジタル・ア
ナログ変換器２８は、上限値をアナログ電圧に変換し比
較器へ送出する。比較器３０は、アナログ電圧と外部ア
ナログ入力電圧とを比較し（ステップＡ１０）、結果を
Ａ／Ｄコントローラ２４へ通知する。比較器３０からの
通知結果より、デジタル・アナログ変換器２８からのア
ナログ電圧が外部アナログ入力電圧より大きいか否かを
判断する（ステップＡ１１）。判断の結果、大きいと判
断した場合、テストをフェイルとし、テスト結果信号線
１８に結果を出力し（ステップＡ１２）、テスト終了と
する。判断の結果、小さいと判断した場合、テストはパ
スと判定されテスト結果信号線１８に結果を出力する
（ステップＡ１３）。さらに次のテストがあるか否かを
判断する（ステップＡ１４）。判断の結果、次のテスト
がある場合ステップＡ３へ進み、無い場合テストを終了
する。
を参照して詳細に説明する。図２は、本発明のＡ／Ｄコ
ンバータテストの動作のフローチャートを表す図であ
る。本実施例は、ｎビット分解能を持つＡ／Ｄコンバー
タを例にとる。Ａ／Ｄコンバータ１０は、テストモード
信号線１２からテストモード信号を受信すると、入力さ
れたテストモード信号が有効か否かを判断する（ステッ
プＡ１）。判断の結果、有効でない場合は通常モードで
の動作をおこない（ステップＡ２）、処理を終了する。
判断の結果、有効である場合は、テストモードに入る。
Ａ／Ｄコンバータがテストモードに入っていることを確
認したら、ｘ，ｍ信号線１４から期待される変換値ｘ
と、許容誤差値ｍとから上限値（ｘ＋ｍ）を上限レジス
タ２０へ下限値（ｘ−ｍ）を下限レジスタ２２へそれぞ
れ読み込む（ステップＡ３）。Ａ／Ｄコンバータ１０
は、下限レジスタ２２の下限値（ｘ−ｍ）をＡ／Ｄコン
トローラ２４へ伝達する（ステップＡ４）。Ａ／Ｄコン
トローラ２４は、下限値（ｘ−ｍ）をＳＡＲ２６に書き
込む（ステップＡ５）。この下限値をデジタル・アナロ
グ変換器２８は、アナログ電圧に変換し比較器３０へ送
出する。比較器３０は、デジタル・アナログ変換器２８
より得られるアナログ電圧と外部アナログ入力電圧とを
比較し（ステップＡ６）、比較の結果をＡ／Ｄコントロ
ーラ２４へ通知する。Ａ／Ｄコントローラ２４は比較器
３０からの通知結果より、アナログ電圧が外部アナログ
入力電圧より小さいか否かを判断する（ステップＡ
７）。判断の結果、小さいと判断した場合、ステップＡ
１２へ進む。判断の結果、大きいと判断した場合、Ａ／
Ｄコンバータ１０は、上限レジスタ２０の上限値（ｘ＋
ｍ）をＡ／Ｄコントローラ２４へ伝達する（ステップＡ
８）。Ａ／Ｄコントローラ２４は、ＳＡＲ２６に上限値
（ｘ＋ｍ）を書き込む（ステップＡ９）。デジタル・ア
ナログ変換器２８は、上限値をアナログ電圧に変換し比
較器へ送出する。比較器３０は、アナログ電圧と外部ア
ナログ入力電圧とを比較し（ステップＡ１０）、結果を
Ａ／Ｄコントローラ２４へ通知する。比較器３０からの
通知結果より、デジタル・アナログ変換器２８からのア
ナログ電圧が外部アナログ入力電圧より大きいか否かを
判断する（ステップＡ１１）。判断の結果、大きいと判
断した場合、テストをフェイルとし、テスト結果信号線
１８に結果を出力し（ステップＡ１２）、テスト終了と
する。判断の結果、小さいと判断した場合、テストはパ
スと判定されテスト結果信号線１８に結果を出力する
（ステップＡ１３）。さらに次のテストがあるか否かを
判断する（ステップＡ１４）。判断の結果、次のテスト
がある場合ステップＡ３へ進み、無い場合テストを終了
する。
【００１４】以上の様に、実際に比較器３０で比較を行
うのはステップＡ６とステップＡ１０の２回であり、通
常のｎ回比較を行う方法に比べてテスト時間を大幅に短
縮することができる。尚、上記実施例は下限レジスタ２
２よりも、上限レジスタ２０の値（ｘ＋ｍ）との比較を
先に行っても全く同様の結果を得ることができる。
うのはステップＡ６とステップＡ１０の２回であり、通
常のｎ回比較を行う方法に比べてテスト時間を大幅に短
縮することができる。尚、上記実施例は下限レジスタ２
２よりも、上限レジスタ２０の値（ｘ＋ｍ）との比較を
先に行っても全く同様の結果を得ることができる。
【００１５】次に本発明の他の実施例の構成と動作を図
３，図４を参照し詳細に説明する。図３は、本発明のＡ
／Ｄコンバータの他の実施例の構成を示すブロック図で
ある。図４は、本発明のＡ／Ｄコンバータテストの他の
実施例の動作のフローチャートを表す図である。本実施
例の構成は、図３を参照すると、図１と比べて新たにＡ
／Ｄコントローラ２４からデジタル・アナログ変換器２
８へ信号線３２が加えられている。
３，図４を参照し詳細に説明する。図３は、本発明のＡ
／Ｄコンバータの他の実施例の構成を示すブロック図で
ある。図４は、本発明のＡ／Ｄコンバータテストの他の
実施例の動作のフローチャートを表す図である。本実施
例の構成は、図３を参照すると、図１と比べて新たにＡ
／Ｄコントローラ２４からデジタル・アナログ変換器２
８へ信号線３２が加えられている。
【００１６】次に本実施例の動作は、図４を参照する
と、図２の動作に対しステップＢ１およびステップＢ２
の動作が変更になるものである。すなわち、Ａ／Ｄコン
バータ１０がテストモードに入っているか否かをＡ／Ｄ
コントローラ２４が判定し、下限レジスタ２２のｎビッ
トのデータ（ｘ−ｍ）をＡ／Ｄコントローラ２４が読み
込むまでの動作については、実施例と同じである（ステ
ップＡ１〜Ａ３）。次にＡ／Ｄコントローラ２４は、信
号線３２を用いて下限値（ｘ−ｍ）をデジタルアナログ
変換器２８に伝達する（ステップＢ１）。比較動作に関
しては、上述の実施例と同じである（ステップＡ５，Ａ
６）。さらに、ステップＡ８の後、Ａ／Ｄコントローラ
２４は、信号線３２を用いて上限値（ｘ＋ｍ）をデジタ
ルアナログ変換器２８に伝達する（ステップＢ２）。上
述の実施例と異なるだけである。以上の様にして、上述
の実施例と同じ効果を得ることができる。
と、図２の動作に対しステップＢ１およびステップＢ２
の動作が変更になるものである。すなわち、Ａ／Ｄコン
バータ１０がテストモードに入っているか否かをＡ／Ｄ
コントローラ２４が判定し、下限レジスタ２２のｎビッ
トのデータ（ｘ−ｍ）をＡ／Ｄコントローラ２４が読み
込むまでの動作については、実施例と同じである（ステ
ップＡ１〜Ａ３）。次にＡ／Ｄコントローラ２４は、信
号線３２を用いて下限値（ｘ−ｍ）をデジタルアナログ
変換器２８に伝達する（ステップＢ１）。比較動作に関
しては、上述の実施例と同じである（ステップＡ５，Ａ
６）。さらに、ステップＡ８の後、Ａ／Ｄコントローラ
２４は、信号線３２を用いて上限値（ｘ＋ｍ）をデジタ
ルアナログ変換器２８に伝達する（ステップＢ２）。上
述の実施例と異なるだけである。以上の様にして、上述
の実施例と同じ効果を得ることができる。
【００１７】尚、本実施例ではＳＡＲ２６を経由しない
分テスト時間の短縮をはかることができるが、ＳＡＲ２
６のテストを別途おこなう必要がある。
分テスト時間の短縮をはかることができるが、ＳＡＲ２
６のテストを別途おこなう必要がある。
【００１８】
【発明の効果】本発明のＡ／Ｄコンバータテスト方式
は、Ａ／Ｄコンバータの変換精度のテストにおいて、デ
ジタル変換させる外部からのアナログ入力電圧に対し、
Ａ／Ｄコンバータ内部で作る比較値を、予め許容誤差に
絞り込んで行うことにより、テスト時間の削減を計るこ
とができる。
は、Ａ／Ｄコンバータの変換精度のテストにおいて、デ
ジタル変換させる外部からのアナログ入力電圧に対し、
Ａ／Ｄコンバータ内部で作る比較値を、予め許容誤差に
絞り込んで行うことにより、テスト時間の削減を計るこ
とができる。
【００１９】つまり外部アナログ入力電圧に対し、期待
値の許容誤差範囲の上限値（ｘ＋ｍ）および下限値（ｘ
−ｍ）をそれぞれ比較することにより、外部アナログ入
力電圧のＡ／Ｄ変換値が許容誤差範囲内に収まっている
か否かを判定し、その結果をＡ／Ｄコントローラ部２４
より外部へ出力する。ただしｘは外部アナログ入力電圧
の期待値を、またｍは許容誤差範囲をそれぞれデジタル
値で表したものである。以上により１つの外部アナログ
入力電圧に対し、僅か２回のＡ／Ｄ変換を行うだけでＡ
／Ｄコンバータの精度をテストすることができる。
値の許容誤差範囲の上限値（ｘ＋ｍ）および下限値（ｘ
−ｍ）をそれぞれ比較することにより、外部アナログ入
力電圧のＡ／Ｄ変換値が許容誤差範囲内に収まっている
か否かを判定し、その結果をＡ／Ｄコントローラ部２４
より外部へ出力する。ただしｘは外部アナログ入力電圧
の期待値を、またｍは許容誤差範囲をそれぞれデジタル
値で表したものである。以上により１つの外部アナログ
入力電圧に対し、僅か２回のＡ／Ｄ変換を行うだけでＡ
／Ｄコンバータの精度をテストすることができる。
【００２０】このように比較回数を削減することにより
テスト時間の短縮が実現されコストの低減、安価なＬＳ
Ｉの提供が可能となる。特に精度の高いＡ／Ｄコンバー
タに対してはｎが大きいので、比較回数を大幅に減らす
ことが可能である。
テスト時間の短縮が実現されコストの低減、安価なＬＳ
Ｉの提供が可能となる。特に精度の高いＡ／Ｄコンバー
タに対してはｎが大きいので、比較回数を大幅に減らす
ことが可能である。
【図１】本発明のＡ／Ｄコンバータの構成を示すブロッ
ク図である。
ク図である。
【図２】本発明のＡ／Ｄコンバータテストの動作のフロ
ーチャートを表す図である。
ーチャートを表す図である。
【図３】本発明のＡ／Ｄコンバータの他の実施例の構成
を示すブロック図である。
を示すブロック図である。
【図４】本発明のＡ／Ｄコンバータテストの他の実施例
の動作のフローチャートを表す図である。
の動作のフローチャートを表す図である。
１０ Ａ／Ｄコンバータ １２ テストモード信号線 １４ Ｘ，ｍ信号線 １６ 入力線 １８ テスト結果信号線 ２０ 上限レジスタ ２２ 下限レジスタ ２４ Ａ／Ｄコントローラ ２６ ＳＡＲ ２８ デジタル・アナログ変換器 ３０ 比較器 ３２ 信号線
Claims (7)
- 【請求項１】Ａ／Ｄコンバータの変換精度をテストする
Ａ／Ｄコンバータテスト方式において、 期待される変換値および誤差とを読み込み、変換値およ
び誤差とから上限値および下限値とを記憶するレジスタ
と、 前記レジスタに記憶されている前記上限値および下限値
と、外部から入力されてくる外部アナログ入力電圧の値
とについて判定をおこなうテスト手段と、を有すること
を特徴とするＡ／Ｄコンバータテスト方式。 - 【請求項２】期待される変換値と許容される誤差とか
ら、外部から入力され比較される外部アナログ入力電圧
の上限値を記憶する上限レジスタと、 前記変換値と誤差とから前記外部アナログ入力電圧の下
限値を記憶する下限レジスタと、 前記上限レジスタおよび前記下限レジスタに記憶されて
いる前記上限値および前記下限値を伝達し、前記外部ア
ナログ入力電圧との比較結果を受信し、比較結果を出力
するＡ／Ｄコントローラと、 ｎビットのレジスタであり前記Ａ／Ｄコントローラから
伝達された前記上限値および前記下限値を記憶する逐次
変換レジスタであるＳＡＲと、 前記ＳＡＲに記憶された前記上限値および前記下限値を
取得しアナログ電圧に変換し送出するデジタル・アナロ
グ変換器と、 前記アナログ電圧と前記外部アナログ入力電圧とを比較
し、比較の結果を前記Ａ／Ｄコントローラへ通知する比
較器と、を備えることを特徴とするＡ／Ｄコンバータテ
スト方式。 - 【請求項３】期待される変換値と許容される誤差とか
ら、外部から入力され比較される外部アナログ入力電圧
の上限値を記憶する上限レジスタと、 前記変換値と誤差とから前記外部アナログ入力電圧の下
限値を記憶する下限レジスタと、 前記上限レジスタおよび前記下限レジスタに記憶されて
いる前記上限値および前記下限値を伝達し、前記外部ア
ナログ入力電圧との比較結果を受信し、比較結果を出力
するＡ／Ｄコントローラと、 前記Ａ／Ｄコントローラから伝達された前記上限値およ
び前記下限値をアナログ電圧に変換し送出するデジタル
・アナログ変換器と、 前記アナログ電圧と前記外部アナログ入力電圧とを比較
し、比較の結果を前記Ａ／Ｄコントローラへ通知する比
較器と、を備えることを特徴とするＡ／Ｄコンバータテ
スト方式。 - 【請求項４】Ａ／Ｄコンバータの変換精度をテストする
Ａ／Ｄコンバータテスト方法において、 期待される変換値および誤差とを読み込み、変換値およ
び誤差とから上限値および下限値とを記憶し、前記レジ
スタに記憶されている前記上限値および下限値と、外部
から入力されてくる外部アナログ入力電圧の値とについ
て判定することを特徴とするＡ／Ｄコンバータテスト方
法。 - 【請求項５】期待される変換値および誤差とを読み込
み、変換値および誤差とから上限値および下限値とを記
憶するレジスタと、 前記レジスタに記憶されている前記上限値および前記下
限値を伝達し、前記外部アナログ入力電圧との比較結果
を受信し、比較結果を出力するＡ／Ｄコントローラと、 ｎビットのレジスタであり前記Ａ／Ｄコントローラから
伝達された前記上限値および前記下限値を記憶する逐次
変換レジスタであるＳＡＲと、 前記ＳＡＲに記憶された前記上限値および前記下限値を
取得しアナログ電圧に変換し送出するデジタル・アナロ
グ変換器と、 前記アナログ電圧と前記外部アナログ入力電圧とを比較
し、比較の結果を前記Ａ／Ｄコントローラへ通知する比
較器と、 を備えるＡ／Ｄコンバータテスト方式におけるＡ／Ｄコ
ンバータテスト方法であって、 前記レジスタへ前記変換値および誤差を読み込み、前記
下限値を前記Ａ／Ｄコントローラへ伝達し、前記Ａ／Ｄ
コントローラが前記ＳＡＲへ前記下限値を書き込み、前
記デジタル・アナログ変換器が前記ＳＡＲに書き込まれ
ている前記下限値を取得しアナログ電圧へ変換し前記比
較器へ送出し、前記比較器で外部から入力されてくる外
部アナログ入力電圧と前記比較器から送出されてきた前
記アナログ電圧とを比較し比較結果を前記Ａ／Ｄコント
ローラへ通知し、前記Ａ／Ｄコントローラが前記アナロ
グ電圧と前記外部アナログ入力電圧との大小を判断し、
前記アナログ信号が小さいときエラーとして外部へ通知
し動作を終了し、前記アナログ信号が大きいとき正しい
として外部へ通知し、前記上限値を前記ＳＡＲへ書き込
み、前記デジタル・アナログ変換器が前記ＳＡＲに書き
込まれている前記上限値を取得しアナログ電圧へ変換し
前記比較器へ送出し、前記比較器で外部から入力されて
くる外部アナログ入力電圧と前記比較器から送出されて
きた前記アナログ電圧とを比較し比較結果を前記Ａ／Ｄ
コントローラへ通知し、前記Ａ／Ｄコントローラが前記
アナログ電圧と前記外部アナログ入力電圧との大小を判
断し、前記アナログ信号が小さいときエラーとして外部
へ通知し動作を終了し、前記アナログ信号が大きいとき
正しいとして外部へ通知し、次にテストするものがある
かを判断し、あるときははじめから動作を開始し、ない
ときは動作を終了することを特徴とするＡ／Ｄコンバー
タテスト方法。 - 【請求項６】期待される変換値および誤差とを読み込
み、変換値および誤差とから上限値および下限値とを記
憶するレジスタと、 前記レジスタに記憶されている前記上限値および前記下
限値を伝達し、前記外部アナログ入力電圧との比較結果
を受信し、比較結果を出力するＡ／Ｄコントローラと、 前記Ａ／Ｄコントローラから伝達された前記上限値およ
び前記下限値をアナログ電圧に変換し送出するデジタル
・アナログ変換器と、 前記アナログ電圧と前記外部アナログ入力電圧とを比較
し、比較の結果を前記Ａ／Ｄコントローラへ通知する比
較器と、を備えるＡ／Ｄコンバータテスト方式における
Ａ／Ｄコンバータテスト方法であって、 前記レジスタへ前記変換値および誤差を読み込み、前記
下限値を前記Ａ／Ｄコントローラへ伝達し、前記Ａ／Ｄ
コントローラから前記デジタル・アナログ変換器へ前記
下限値を伝達し、前記下限値をアナログ電圧へ変換し前
記比較器へ送出し、前記比較器で外部から入力されてく
る外部アナログ入力電圧と前記比較器から送出されてき
た前記アナログ電圧とを比較し比較結果を前記Ａ／Ｄコ
ントローラへ通知し、前記Ａ／Ｄコントローラが前記ア
ナログ電圧と前記外部アナログ入力電圧との大小を判断
し、前記アナログ信号が小さいときエラーとして外部へ
通知し動作を終了し、前記アナログ信号が大きいとき正
しいとして外部へ通知し、前記上限値を前記前記デジタ
ル・アナログ変換器へ前記上限値を伝達し、前記上限値
をアナログ電圧へ変換し前記比較器へ送出し、前記比較
器で外部から入力されてくる外部アナログ入力電圧と前
記比較器から送出されてきた前記アナログ電圧とを比較
し比較結果を前記Ａ／Ｄコントローラへ通知し、前記Ａ
／Ｄコントローラが前記アナログ電圧と前記外部アナロ
グ入力電圧との大小を判断し、前記アナログ信号が小さ
いときエラーとして外部へ通知し動作を終了し、前記ア
ナログ信号が大きいとき正しいとして外部へ通知し、次
にテストするものがあるかを判断し、あるときははじめ
から動作を開始し、ないときは動作を終了することを特
徴とするＡ／Ｄコンバータテスト方法。 - 【請求項７】前記下限値を上限値に読み替え、前記上限
値を下限値に読み替え、上限値を先に前記アナログ電圧
に変換し前記外部アナログ入力電圧と比較し、次に下限
値を前記アナログ電圧に変換し前記外部アナログ入力電
圧と比較することを特徴とする請求項５および６記載の
Ａ／Ｄコンバータテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007405A JP2000209089A (ja) | 1999-01-14 | 1999-01-14 | Ａ／ｄコンバ―タテスト方式および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007405A JP2000209089A (ja) | 1999-01-14 | 1999-01-14 | Ａ／ｄコンバ―タテスト方式および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000209089A true JP2000209089A (ja) | 2000-07-28 |
Family
ID=11664976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11007405A Pending JP2000209089A (ja) | 1999-01-14 | 1999-01-14 | Ａ／ｄコンバ―タテスト方式および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000209089A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050041564A (ko) * | 2003-10-31 | 2005-05-04 | 매그나칩 반도체 유한회사 | 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법 |
| US8610696B2 (en) | 2010-02-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the same |
-
1999
- 1999-01-14 JP JP11007405A patent/JP2000209089A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050041564A (ko) * | 2003-10-31 | 2005-05-04 | 매그나칩 반도체 유한회사 | 아날로그 디지털 변환기 및 그를 이용한 오프셋 전압을보정하는 방법 |
| US8610696B2 (en) | 2010-02-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020105353A1 (en) | External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device | |
| JP2001134458A (ja) | システムオンチップの埋込アナログ・混成信号コアの試験方法及び試験構成 | |
| JP2580338Y2 (ja) | アナログ／ディジタル変換器のテスト装置 | |
| TWI407129B (zh) | 可調式電壓比較電路及可調式電壓檢測裝置 | |
| JPH06148279A (ja) | 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法 | |
| JP2000209089A (ja) | Ａ／ｄコンバ―タテスト方式および方法 | |
| US6651023B2 (en) | Semiconductor test apparatus, and method of testing semiconductor device | |
| JP3389815B2 (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
| JP2001077691A (ja) | 半導体集積回路のテスト方法及び情報記憶媒体 | |
| JP5211122B2 (ja) | サンプリング装置および試験装置 | |
| JPH1155120A (ja) | Ａｄ変換器及びこれを内蔵したマイクロコンピュータ | |
| JPH10268004A (ja) | ロジックテスタ | |
| US7342523B2 (en) | Testing apparatus | |
| JP2000149593A (ja) | Ｉｃ試験装置 | |
| JP3068504U (ja) | 半導体試験装置 | |
| JPH02272823A (ja) | アナログ・デジタル変換器の試験装置 | |
| JPH09197010A (ja) | Ｉｃ試験装置の伝搬遅延時間の補正方法 | |
| WO2010128541A1 (ja) | 逐次比較型ａ／ｄ変換装置 | |
| JP3063357B2 (ja) | Ｌｓｉテスタ | |
| JPH01172761A (ja) | 試験用直流電圧発生装置 | |
| JPH06152412A (ja) | 半導体集積回路装置 | |
| JP3639652B2 (ja) | Ａｄコンバータ内蔵集積回路のテスト方法および装置 | |
| JPH10311867A (ja) | 半導体装置 | |
| JP2001308705A (ja) | ディジタル／アナログ変換器およびその変換誤差低減化方法 | |
| JPH1174790A (ja) | アナログ−デジタルコンバータ及びその評価方法 |