JP2651240B2 - Ａ／ｄ変換器 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 A/D変換器、特にアナログ入力信号からアナログ値を
抽出し、循環アナログ値と基準電圧とを加減／比較し
て、デジタル値を出力する循環比較型A/D変換器に関
し、 該循環比較型A/D変換器の変換レンジを比較回路の入
力レンジに左右されることなく広く確保して、単一電源
で精度良くアナログ値をデジタル値に変換することを目
的とし、 クロック信号に基づいて、アナログ入力信号からアナ
ログ値を抽出し、かつ変換手段，第1,第２の比較手段及
び循環手段の入出力を制御するスイッチ制御手段と、前
記アナログ値と第1,第２及び第３の基準電圧とを入力し
て、循環アナログ値の出力をする変換手段と、前記循環
アナログ値と第１及び第３の基準電圧とを入力して、第
１の比較出力信号を出力する第１の比較手段と、前記循
環アナログ値と第１及び第３の基準電圧とを入力して、
第２の比較出力信号を出力する第２の比較手段と、前記
循環アナログ値を、変換手段と第1,2の比較手段とに循
環させる循環手段と、前記第1,及び第２の比較出力信号
を入力して、３つのデジタル値を出力する比較出力手段
16とを具備し、前記変換手段の変換判定レベルを第１の
基準電圧と第３の基準電圧との間に設定することを含み
構成する。

〔産業上の利用分野〕

本発明はA/D変換器に関するものであり、更に詳しく
言えば、アナログ入力信号からアナログ値を抽出し、循
環アナログ値と基準電圧とを加減／比較してデジタル値
を出力する循環比較型A/D変換器に関するものである。

近年、半導体集積回路（LSI）技術の発展に伴い、高
機能のアナログ回路とデジタル回路とを混載した高度な
信号処理LSIの要求が高まっている。

この様なLSIにおいては、変換レンジが広く、しかも
単一電源で動作させることが要求される。

〔従来の技術〕

第6,7図は、従来例に係る説明図である。

第６図は、従来例のA/D変換器に係る構成図であり、
３値制御循環比較型A/D変換器を示している。

図において、３値制御循環比較型A/D変換器は、スイ
ッチトキャパシタ制御回路1,変換セル回路2,比較回路3,
4、S/H回路5,容量C0〜C2及びスイッチS0〜S4から成る。

その動作は、まず、アナログ入力信号VINからスイッ
チS1,S2を介してアナログ値Viが抽出（サンプリング）
されると、アナログ値Viに基づく電圧が容量C2とC1とに
充電される。

次に、スイッチSI,SOを介して入力された基準電圧VR,
VGに基づく電荷が容量C1,C0に充電される。このアナロ
グ値Viが容量C1,C0に充電された電荷と加減され、スイ
ッチS3を介して変換セル回路２から循環アナログ値VOが
出力される。そして、この循環アナログ値VOがスイッチ
S4を介して比較回路3,4に入力される。比較回路３で
は、循環アナログ値VOと基準電圧VR/4とが加減／比較さ
れ、比較回路４では循環アナログ値VOと基準電圧VR/4と
が比較される。この結果、３つのデジタル値PO「＋
１」,OO「０」,NO「−１」が出力されるものである。

この際の基準電圧VR/4,−VR/4,VRの動作電源は、正負
両電源（±５〔Ｖ〕）を必要とする。

〔発明が解決しようとする課題〕

第７図は、従来例の問題点にかかる変換レンジを説明
する図である。

図において、３値制御循環比較型A/D変換器の変換レ
ンジは、基準電圧VR,−VR間が３つに分割され、その中
間点に判定レベルをもつものである。

このため、比較回路3,4の基準電圧±VR/4に伴うオフ
セット誤差については、アナログ入力信号VINの中央値
に判定レベルを設けることによって、アナログ値Viが変
換レンジの中央部により変換される。これにより、比較
回路3,4のオフセット誤差を取り除くことができる。

しかし、変換レンジが比較回路3,4の基準電圧±VR/
4、すなわち比較回路3,4を構成するオペアンプの入力レ
ンジに制御されて、例えば、±５〔Ｖ〕動作の場合、ア
ナログ入力信号VINに対する変換レンジが1.5〜3.5
〔Ｖ〕程度になり、変換レンジが狭くなるという問題が
ある。

本発明は、かかる従来例の問題点に鑑み創作されたも
のであり、循環比較型A/D変換器の変換レンジを比較回
路の入力レンジに左右されることなく広く確保して，単
一電源で精度良くアナログ値をデジタル値に変換するこ
とを可能とするA/D変換器の提供を目的とする。

〔課題を解決するための手段〕

第１図は、本発明のA/D変換器に係る原理図を示して
いる。

その変換器は、クロック信号φに基づいて、アナログ
入力信号VINからアナログ値Viを抽出し、かつ変換手段1
2、第1,第２の比較手段13,14及び循環手段15の入出力を
制御するスイッチ制御手段11と、前記アナログ値Viと第
1,第２及び第３の基準電圧VR,VR/2,VGとを入力して、循
環アナログ値VOの出力する変換手段12と、前記循環アナ
ログ値VOと、第１及び第３の基準電圧VR,VGとを入力し
て、第１の比較出力信号CD1を出力する第１の比較手段1
3と、前記循環アナログ値VOと第１及び第３の基準電圧V
R;VGとを入力して、第２の比較出力信号CD2を出力する
第２の比較手段14と、前記循環アナログ値VOを、変換手
段12と第1,2の比較手段13,14とに循環させる循環手段15
と、前記第1,及び第２の比較出力信号CD1,及びCD2を入
力して、３つのデジタル値PO「＋１」,OO「０」,NO「−
１」を出力する比較出力手段16とを具備し、前記変換手
段12の変換判定レベルを第１の基準電圧VRと第３の基準
電圧VGとの間に設定することを特徴とし、上記目的を達
成する。

〔作用〕

本発明によれば、アナログ入力信号VINより抽出され
たアナログ値Viに対して、第1,第２の基準電圧VR,VGを
入力した２つの比較手段13,及び14により変換レンジが
３分割され、変換判定レベルが第1,第２の基準電圧VRと
VGの中央値に設定されている。

このため、、アナログ入力信号VINから抽出されたア
ナログ値Viの循環アナログ値VOに対して、第1,第２の比
較手段13,14共に、第1,第２の基準電圧VR〜VGを入力レ
ンジにして、比較出力信号CD1,CD2を出力することがで
きる。従ってCD1,CD2を入力した比較出力手段17から３
つのデジタル値PO「＋１」,OO「０」及びNO「−１」を
出力することが可能となる。

また、変換手段12,第1,第２の比較手段13,14の基準電
圧VR,VR/2,VGについて、従来のような負の電源を省略す
ることが可能となる。

これにより、従来に比べて変換レンジが広く、単一電
源で動作する３値制御循環比較型のA/D変換器を製造す
ることが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明を
する。

第２〜５図は、本発明の実施例に係るA/D変換器を説
明する図であり、第２図は本発明の実施例の３値制御循
環比較型のA/D変換器に係る構成図を示している。

図において、21はスイッチ制御手段11の一実施例とな
るスイッチトキャパシタ制御回路であり、変換セル回路
22,比較回路23,24,S/H回路25のスイッチング素子S1〜S2
4及びアナログ入力信号VINを抽出するスイッチング素子
S25等に供給する制御信号を、クロック信号φに基づい
て生成する機能を有している。

22は変換手段12の一実施例となる変換セル回路であ
り、オペアンプOP1,充放電用コンデンサC1〜C3及びスイ
ッチング素子S1〜S11から成る。変換セル回路22は、ア
ナログ入力信号VINから抽出されたアナログ値Viと基準
電圧VR,VGとを入力して、循環アナログ値VOを出力する
機能を有している。

なお、オペアンプOP1には、仮想グランド電位となる
基準電圧VR/2が入力されている。

ここで、仮想クランド電位とは、アナログ電源電位VR
とアナロググランド電位VGとのほぼ中間位置を意味する
ものである。この仮想グランド電位は、変換セル回路22
のオペアンプOP1の他に、スイッチング素子S6,S4にも接
続される。また後述のS/H回路25のオペアンプOP2にも仮
想グランド電位が接続される。

仮想グランド電位は基準電圧発生回路27により生成さ
れる。すなわち、これは、基準電圧発生回路27に入力さ
れたアナログ電源電圧AVCC＝VRとアナロググランド電位
VG＝Ｏとを抵抗R1,R2により２分割した中間電位VM＝VR/
2により得られるものである。

また、充放電用コンデンサC1,C2及びC3の間には、容
量Ｃに対してC1＝C2＝2C,C3＝Ｃの関係を有している。
この関係と仮想グランド電位の関係からオペアンプOP1
の入力信号の振幅、例えば振幅を１とすると、その出力
信号の振幅を1/2にすることができる。これにより、ア
ナログ入力信号VINからアナログ値Viを抽出し、第１回
目の循環アナログ値VO＝ViをS/H回路25を介して循環さ
せることで、変換すべきアナログ値Viを減衰（アッテネ
ート）させることができる。この第１回目の循環アナロ
グ値VO＝Viに係る動作は、第３〜５図を参照しながら詳
述する。

23は、第１の比較手段13の一実施例となる比較回路で
あり、インバータIN1,充放電用コンデンサC4,C5及びス
イッチング素子S15〜S18,S23から成る。比較回路23は、
アナログ入力信号VINから抽出されたアナログ値Viや、
循環アナログ値VOと基準電圧VR,VGとを入力し、比較出
力信号CD1を出力する機能を有している。

24は、第２の比較手段の一実施例となる比較回路であ
り、インバータIN2,充放電用コンデンサC6,C7及びスイ
ッチング素子S19〜S22,S24から成る。比較回路23は、ア
ナログ入力信号VINから抽出されたアナログ値Viや、循
環アナログ値VOと、基準電圧VR,VGとを入力し、比較出
力信号CD2を出力する機能を有している。

25は循環手段15の一実施例となるS/H回路であり、オ
ペアンプOP2と、充放電用コンデンサC8及びスイッチン
グ素子S12〜S14から成る。S/H回路25は、変換セル回路2
2からの循環アナログ値VOを、再び変換セル回路22や比
較回路23,24に循環させる機能を有している。なお、オ
ペアンプOP2には仮想グランド電位（基準電圧VR/2）が
入力されている。

26は比較出力手段16の一実施例となる比較出力回路で
あり、二入力NOR論理素子NORから成る。比較出力回路26
は、比較出力信号CD1,及びCD2を入力して、デジタル値P
O「＋１」,OO「０」及びNO「−１」を出力する機能を有
している。

S25はS/H選択スイッチング素子であり、アナログ入力
信号VINからアナログ値Viをサンプリングするサンプリ
ング状態では「Ｓ」側，アナログ値Viや循環アナログ値
VOと基準電圧VR,VR/2,VGとの加減／比較をするホールド
状態では、「Ｈ」側に切り換わるものである。

また、各基準電圧VR,VR/2,VGは、例えばマイクロコン
ピュータ等の動作電源である直流５〔Ｖ〕を用いる。従
って、基準電圧VR＝５〔Ｖ〕とすれば、基準電圧VR/2＝
2.5〔Ｖ〕，基準電圧VG＝０〔Ｖ〕となる。

第３図は本発明の実施例のA/D変換器のスイッチ制御
に係るタイムチャートであり、アナログ入力信号VINに
ついて、クロック信号２サイクルでアナログ値Viを抽出
し、その後４サイクル毎にアナログ値Viの重み付けを行
なうタイムチャートを示している。

図において、φはクロック信号であり、スイッチトキ
ャパシタ制御回路21に入力される基準信号である。

S/Hはクロック信号に同期して動作するスイッチング
素子S25の制御信号であり、サンプリング状態「Ｓ」、
又はホールド状態「Ｈ」を選択する信号である。

SS1〜SS11はクロック信号に同期して動作する変換セ
ル回路22のスイッチング素子S1〜S11の制御信号であ
り、サンプリングされたアナログ値Viや循環アナログ値
VOに基づく電荷を、充放電用コンデンサC1〜C3に入力す
る信号である。

SS12〜SS14はクロック信号に同期して動作するS/H回
路25のスイッチ制御信号である。

SCS1,SCS2はクロック信号に同期して動作する各比較
回路23,24のスイッチング素子S15,S17,S23,S19,S21,S24
の制御信号であり、各比較回路23,24にサンプリングさ
れたアナログ値Viや循環アナログ値VOに基づく電荷を充
放電用コンデンサC4〜C7に注入する信号である。

SCH1,SCH2はクロック信号に同期して動作する各比較
回路23,24のスイッチング素子S16,S18,S20,S22の制御信
号であり、各比較回路23,24にホールドされたアナログ
値Viや循環アナログ値Viに基づく電荷を加減／比較する
信号である。

第４図は、本発明の実施例に係る変換判定レベルを説
明する図である。

図において、Ｌは変換判定レベルであり、基準電圧VR
とVGとの中央値に基準電圧VR/2を設定することにより得
られる。これは、アナログ入力信号VINより抽出された
アナログ値Viに対して、２つの比較回路23,24により、
変換レンジが３分割されたことになる。

このため、比較回路23は、アナログ値Viと基準電圧V
R,VR/2との関係が、VR/2≦Vi＜VRの場合には、デジタル
値PO「＋１」の出力を分担する。

さらに、比較出力回路26はアナログ値Viと基準電圧VR
/2,VGとの関係がVR/2＜Vi≦VGの場合には、デジタル値O
O「０」の出力を分担する。

また、比較回路24は、アナログ値Viと基準電圧VGとの
関係がVi＜VGの場合には、デジタル値NO「−１」の出力
を分担する。

これにより、アナログ入力信号VINから抽出したアナ
ログ値Viの重み付けを単一電源で、しかもフルスケール
の変換レンジにて行なうことができる。

第５図（ａ）〜（ｆ）は、本発明の実施例のA/D変換
器の動作に係る補足説明図であり、アナログ値Viの取り
込みから第１回目とのデジタル値の出力に至る間のスイ
ッチング素子S1〜S25の状態を示す図である。

同図（ａ）において、まずクロック信号の立ち上が
りに同期して、さらに変換セル回路22のスイッチング素
子S3を「ON」してアナログ入力信号VINを抽出する（サ
ンプリング状態）。

これにより、充放電用コンデンサC3にアナログ入力信
号VINから抽出されたアナログ値Viに基づく電荷が注入
される。同時にスイッチング素子S6,S11が「ON」され、
充放電用コンデンサC2に基準電圧VR/2に基づく電荷と、
先のアナログ値Viに基づく電荷が加減される。他のスイ
ッチング素子S1,S2,S4,S5,S7〜S10,S12〜S23は、OFFで
ある。

次に、図（ｂ）において、クロック信号φ＝の立ち
上がりに同期して、スイッチング素子S25を「Ｈ」に
し、さらに変換セル回路22のスイッチング素子S3,S6,S1
1を「OFF」すると共に、S7,S4を「ON」する。また、S/H
回路のスイッチング素子S12,S14を「ON」してホールド
状態を作る。これにより、第１回目の循環アナログ値VO
＝Viに基づく電荷が充放電用コンデンサC1〜C3,C8に充
電される。

次いで、同図（ｃ）において、クロック信号φ＝の
立ち上がりに同期して、変換セル回路22のスイッチング
素子S7を「OFF」すると共に、S4,S5,S8,S10,S11が「O
N」し、充放電用コンデンサC1〜C3に電荷が注入され
る。

一方、比較回路23,24のスイッチング素子S15,S17,S1
9,S21,S23,S24がクロック信号φ＝の立ち上がりに同
期して「ON」し、充放電用コンデンサC4〜C7に循環アナ
ログ値VO＝Viに基づく電荷が注入される。このとき、S/
H回路25のスイッチング素子S12,S14が「OFF」すると共
にS13が「ON」してオフセットが取り除かれる。

さらに、同図（ｄ）において、クロック信号φ＝の
立ち上がりに同期して、変換セル回路22のスイッチング
素子S5,S8,S11,「OFF」すると共にS4,S6,S9,S10が「O
N」し、充放電用コンデンサC1〜C3に基準電圧VR/2に基
づく電荷が注入される。

同時に比較回路23,24のスイッチング素子S15,S17,S1
9,S21,S23,S24が「OFF」すると共にS16,S18,S20,S22が
「ON」し、充放電用コンデンサC4〜C7に基準電圧VR,VG
が接続される。

次いで、同図（ｅ）において、クロック信号φ＝の
立ち上がりに同期して、変換セル回路22のスイッチング
素子S5,S11が「ON」し、S6,S10が「OFF」すると共にオ
ペアンプOP1のオフセットが取り除かれる。

なお、変換セル回路22のスイッチング素子S4,S9,S1
1、比較回路23,24のスイッチング素子S16,S18,S20,S22
及びS/H回路25のスイッチング素子S13は「ON」状態を維
持している。

次に、同図（ｆ）において、クロック信号φ＝の立
ち上がりに同期して、変換セル回路22のスイッチング素
子S4,S5,S9,S11が「OFF」すると共に、S1,S7,S8,S10が
「ON」し、基準電圧VRが充放電用コンデンサC1〜C3に接
続され、次回の循環アナログ値VOを生成する。

同時にS/H回路25のスイッチング素子S12が「OFF」す
ると共に、S12,S14が「ON」し、次回のホールド状態の
準備がなされる。なお、比較回路23,24のスイッチング
素子S16,S18,S20,S22は「ON」状態を継続している。

このクロック信号φ＝〜によって、変換セル回路
22の入出力の関係は、入力電圧Vi（アナログ値），出力
電圧をVO（循環アナログ値）とすると、 VO＝2Vi・Ａ・VR（Ａは定数）…（１） ここで、VRは基準電圧であり、Ａは、比較出力回路26
の出力によりPO「＋１」,OO「０」,NO「−１」の３つの
値をとる。この変換セル回路22の出力は、循環アナログ
値VOとなって、再び変換セル回路22や比較回路23,24に
入力される。

この操作がｎ回繰り返される。このｎ回の繰り返しを
式で表現すると、第１サイクル目の変換セル回路22の入
力電圧Vi（ｉ），出力電圧VO（ｉ），比較出力回路26の
判定結果をAiとすれば、 なる漸化式が得られる。

これにより、 となる。これをアナログ入力信号VINについて整理する
と、 となる。

なお、本発明の実施例では、比較出力回路26の判定結
果Aiについて、デジタル値PO「＋１」,OO「０」,NO「−
１」をそれぞれ出力することができる。

また、デジタル出力,PO「＋１」,OO「０」,NO「−
１」を２進数に変換する方法は、２台のシフトレジスタ
等を用いて、１ビット毎に補正を行うことにより得られ
る。例えば、比較出力回路26のデジタル値PO「＋１」が
1100,NO「−１」が0011の場合には、次式により、 となり、３値を２値に変換することができる。

このようにして、本発明の実施例によれば、アナログ
入力信号VINから抽出されたアナログ値Viに対して基準
電圧VR,VGを入力した２つの比較回路23,24により当該A/
D変換器の変換レンジが３分割され、変換判定レベルが
基準電圧VR,VGの中央値に設定されている。

このため、アナログ入力信号VINから抽出されたアナ
ログ値Viや循環アナログ値VOに対して、比較回路23,24
共に、基準電圧VRからVGまでをフルスケース（入力レン
ジ）にして、比較出力信号（CD）1,CD2を出力すること
ができる。従って、比較出力信号CD1,CD2を入力した比
較出力回路26から３つのデジタル値PO「＋１」,OO
「０」，及びNO「−１」を出力することが可能となる。

また、変換セル回路22,比較回路23,24の充放電用コン
デンサC1〜C7の容量関係をC1＝C4＝C6＝2C,C3＝C5＝C7
＝Ｃとしたり、変換セル回路22の仮想グランド電位及び
S/H回路25のオペアンプOP2の仮想グランド電位を基準電
圧発生回路27で、アナログ電源電圧AVCC＝VRの1/2とす
ることにより、従来のような負の電源を省略することが
可能となる。

これにより、従来に比べて変換レンジが広く、単一電
源で動作する３値制御循環比較型のA/D変換器を製造す
ることが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、アナログ入力
信号を変換判定レベルを中心に再現性良くデジタル値に
変換することができる。

このため、比較器の精度に左右されることなく、単一
電源で動作する高分解能のA/D変換器を構成することが
可能となる。

これにより、音声認識装置などのアナログ／デジタル
混在回路を制御するマイクロコンピュータ周辺回路装置
として、当該A/D変換器を搭載することが可能となる。

【図面の簡単な説明】

第１図は、本発明のA/D変換器に係る原理図、 第２図は、本発明の実施例のA/D変換器に係る構成図、 第３図は、本発明の実施例のA/D変換器のスイッチ制御
に係るタイムチャート、 第４図は、本発明の実施例に係る変換判定レベルを説明
する図、 第５図（ａ）〜（ｆ）は、本発明の実施例のA/D変換器
の動作に係る補足説明図、 第６図は、従来例のA/D変換器に係る構成図、 第７図は、従来例の問題点に係る変換レンジを説明する
図である。 （符号の説明） 11……スイッチ制御手段、 12……変換手段、 13……第１の比較手段、 14……第２の比較手段、 15……循環手段、 16……比較出力手段、 VIN……アナログ入力信号、 VO……循環アナログ値、 Vi……アナログ値、 CD1,CD2……比較出力信号、 VR,VR/2,VG……基準電圧、 PO「＋１」,OO「０」,NO「−１」……デジタル値、 φ……クロック信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】クロック信号（φ）に基づいて、アナログ
   入力信号（VIN）からアナログ値（Vi）を抽出し、かつ
   変換手段（12），第1,第２の比較手段（13,14）及び循
   環手段（15）の入出力を制御するスイッチ制御手段（1
   1）と、 前記アナログ値（Vi）と第1,第２及び第３の基準電圧
   （VR,VR/2,VG）とを入力して、循環アナログ値（VO）を
   出力する変換手段（12）と、 前記循環アナログ値（VD）と第１及び第３の基準電圧
   （VR,VG）とを入力して、第１の比較出力信号（CD1）を
   出力する第１の比較手段（13）と、 前記循環アナログ値（VO）と第１及び第３の基準電圧
   （VR,VG）とを入力して、第２の比較出力信号（CD2）を
   出力する第２の比較手段（14）と、 前記循環アナログ値（VO）を、変換手段（12）と第1,2
   の比較手段（13,14）とに循環させる循環手段（15）
   と、 前記第１及び第２の比較出力信号（CD1,及びCD2）を入
   力して、３つのデジタル値（PO「＋１」,OO「０」,NO
   「−１」）を出力する比較出力手段16とを具備し、 前記変換手段（12）の変換判定レベルを、第１の基準電
   圧（VR）と第３の基準電圧（VG）との間に設定すること
   を特徴とするA/D変換器。