CN1574643A - 具有偏置补偿功能的数/模转换装置及其偏置补偿方法 - Google Patents
具有偏置补偿功能的数/模转换装置及其偏置补偿方法 Download PDFInfo
- Publication number
- CN1574643A CN1574643A CNA2004100346491A CN200410034649A CN1574643A CN 1574643 A CN1574643 A CN 1574643A CN A2004100346491 A CNA2004100346491 A CN A2004100346491A CN 200410034649 A CN200410034649 A CN 200410034649A CN 1574643 A CN1574643 A CN 1574643A
- Authority
- CN
- China
- Prior art keywords
- offset
- converter
- bias compensation
- comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
在用来测量D/A转换器的DC偏置的比较器的前一级提供输入转换开关,并且在后一级提供极性改变电路。由补偿值产生电路产生第一补偿值,然后将其存储在寄存器中。通过切换输入转换开关和极性改变电路来产生第二补偿值,然后将其存储在寄存器中。通过用补偿值计算电路平均第一和第二补偿值来计算第三补偿值,然后,从主D/A转换器的模拟输出电压中减去通过偏置补偿D/A转换器根据该补偿值获得的模拟输出电压。因此,补偿了D/A转换器的DC偏置。
Description
技术领域
本发明涉及一种具有偏置补偿功能的D/A(数/模)转换装置及其偏置补偿方法,它补偿D/A转换器的DC偏置。
背景技术
在数字无线通信设备中,经过数字调制的各自I(同相)、Q(正交)信号经过D/A转换,然后耦合于无线电话的射频部分中,然后作为无线信号从天线送出。理想地,D/A转换器的模拟输出电压应当与对应于数字输入值的理想模拟输出电压(没有DC偏置的模拟输出电压)一致。实际上,由于各种因素在实际模拟输出电压与理想模拟输出电压之间产生DC偏置。
在差分输出型D/A转换器的情况下,如果在分别对应于I信号和Q信号的D/A转换器的差分输出(I+和I-,或者Q+和Q-)之间产生DC偏置,(即,D/A转换器的差分输出的输入/输出特性不同),则各自I、Q信号之间的相位发生偏移,从而产生传输误差。因此,D/A转换器的特性必须通过消除D/A转换器的差分输出之间的DC偏置来达到一致。
为了消除D/A转换器的差分输出之间的DC偏置,必须在不存在输入信号的测试模式中测量响应于测试数据的D/A转换器的差分输出之间的DC偏置。为此,采用比较器(电压比较器)。
图14示出用来补偿偏置的相关技术。在相关技术中,通过采用二分检索法(binary search mothod)在逻辑电路14中对根据比较器50的电压比较结果获得的信号进行计算,获得补偿值。然后,将该补偿值存储在寄存器26中。
然后,从主D/A转换器130的模拟输出电压中减去通过偏置补偿D/A转换器132根据存储在寄存器26中的补偿值获得的模拟输出信号。然后,将所得到的信号返回给比较器50。通过重复上述步骤来计算用来补偿D/A转换器130的输出电压与GND之间的DC偏置的补偿值(控制数据)。
一种用来消除D/A转换器130的输出电压与GND之间的DC偏置的技术是从主D/A转换器130的模拟输出电压中减去通过偏置补偿D/A转换器132根据如下补偿值而获得的模拟输出电压,其中,该补偿值是通过从上述补偿值中减去(1/2)LSB而获得的(例如,参见美国专利No.6313769)。
另外,一种合成主D/A转换器130的模拟输出电压与通过偏置补偿D/A转换器132获得的模拟输出电压的方法如图15和图16所示。图15示出电流和(current summation)型D/A转换器130a、132a的情况。图16示出电阻串型D/A转换器130b、132b的情况。
美国专利No.6313769的说明书(图1、图4等)作为相关技术是公知的。
然而,在单输出型D/A转换装置中检测D/A转换器中的DC偏置的比较器和差分输出型D/A转换装置中检测D/A转换器的差分输出之间的DC偏置的比较器中实际上也存在DC偏置。正常情况下,比较器的DC偏置设计成限制在若干mV内。
然而,根据本发明的发明者的研究,可以确认在某些情况下比较器本身的DC偏置由于晶体管尺寸、LSI生产处理条件等的差异而超过20mV。特别是比较器的DC偏置往往随着晶体管尺寸的小型化而增大。
包含在比较器中的DC偏置导致在测量D/A转换器的DC偏置(包含差分输出之间的DC偏置)中产生误差。结果,如果比较器本身的DC偏置大,则不能进行精确的测量,因此不能完全消除D/A转换器的DC偏置。
发明内容
本发明的目的是提供一种具有偏置补偿功能的D/A转换装置及其偏置补偿方法,即使有DC偏置存在于比较器中,它也能够消除D/A转换器的DC偏置。
本发明提供一种用于补偿D/A转换器的DC偏置的具有偏置补偿功能的D/A转换装置,包括:比较器,用于检测D/A转换器的DC偏置;转换开关,用于选择第一输入模式和第二输入模式,在第一输入模式中,第一和第二信号分别输入到比较器的第一和第二输入端,其中,这些信号中的至少之一是D/A转换器的输出信号,而在第二输入模式中,第二和第一信号分别输入到比较器的第一和第二输入端;偏置补偿装置,用于从第一补偿值和第二补偿值计算第三补偿值,其中,第一补偿值是在第一输入模式中根据比较器的输出信号获得的,而第二补偿值是在第二输入模式中根据比较器的输出信号获得的;以及偏置补偿D/A转换器,用于根据第三补偿值校正D/A转换器的输出信号。
本发明还提供一种D/A转换装置的偏置补偿方法,其中,D/A转换装置通过使用比较器来检测D/A转换器的DC偏置,以补偿D/A转换器的DC偏置,该方法包括以下步骤:在第一输入模式中根据比较器的输出信号获得第一补偿值,在第一输入模式中,第一和第二信号分别输入到比较器的第一和第二输入端,其中,这些信号中的至少之一是D/A转换器的输出信号;在第二输入模式中根据比较器的输出信号获得第二补偿值,在第二输入模式中,第二和第一信号分别输入到比较器的第一和第二输入端;从第一补偿值和第二补偿值计算第三补偿值;以及采用对应于第三补偿值的模拟输出校正D/A转换器的模拟输出。
根据上述结构,通过切换对比较器的输入,间接产生在幅度上与包含在比较器本身中的DC偏置相等但是在极性上相反的电压信息,然后当要测量D/A转换器的DC偏置时,消除比较器本身的DC偏置,这使得有可能准确测量D/A转换器的DC偏置。
更具体地说,例如,如果切换输入到比较器中的信号,则在切换之前所测量的第一补偿值中比较器本身的DC偏置所产生的作用是放大输入到比较器中的两个信号之间的差值,而在切换之后所测量的第二补偿值中比较器本身的该DC偏置所产生的作用是缩小两个信号之间的差值。换句话说,包含在比较器中的DC偏置的极性在切换之前和之后相反。相反,D/A转换器的DC偏置是相同的(极性也相同)而与切换对比较器的输入无关。
因此,如果相加根据在切换对比较器的输入之前和之后所测量的各自信号而产生的第一和第二补偿值,则基本上消除包含在比较器中的DC偏置分量,而D/A转换器的DC偏置简单地翻倍。结果,通过将D/A转换器的DC偏置分量除以2(通过取平均),可以准确地计算施加于从中消除了比较器的DC偏置的D/A转换器的净偏置的补偿值。
另外,D/A转换装置和偏置补偿方法可以应用于A/D转换器为差分输出型(互补输出类型以扩大转换输出的动态范围)的情况或者A/D转换器为单输出型的情况。
附图说明
图1是说明本发明的具有偏置补偿功能的D/A转换装置(D/A转换器具有差分输出结构)的一个例子的结构和操作(产生第一补偿值的操作)的视图;
图2是说明本发明的具有偏置补偿功能的D/A转换装置的例子的操作(产生第二补偿值的操作)的视图;
图3是说明本发明的具有偏置补偿功能的D/A转换装置的例子的操作(产生第三补偿值的操作)的视图;
图4是说明本发明的具有偏置补偿功能的D/A转换装置中的正常操作(执行D/A转换同时通过使用第三补偿值来补偿D/A转换器的DC偏置的操作)的视图;
图5A和图5B是示出没有DC偏置存在于图4的比较器中时的DC偏置补偿值的视图;
图5C和图5D是示出在切换输入之前(非交叉输入的时候)有DC偏置存在于比较器中时的DC偏置补偿值的视图;
图5E和图5F是示出在切换输入之后(交叉输入的时候)有DC偏置存在于比较器中时的DC偏置补偿值的视图;
图5G是示出第三补偿值所基于的DC偏置补偿值相等于由没有DC偏置的比较器测量的DC偏置补偿值(情况(a))的结果的视图;
图6是说明在本发明的具有偏置补偿功能的D/A转换器中可以消除DC偏置的原因的视图;
图7是示出第一实施例的具有偏置补偿功能的D/A转换器的方框图,其结构有一部分不同而功能未发生变化;
图8是示出第一实施例中的具有偏置补偿功能的D/A转换装置的另一个方框图,其功能未发生变化,但其结构有一部分不同;
图9是说明本发明的采用二分检索法的具有偏置补偿功能的D/A转换装置的例子的示意结构的视图;
图10是说明本发明的采用二分检索法的具有偏置补偿功能的D/A转换装置的操作的视图;
图11是说明本发明的具有偏置补偿功能的D/A转换器的另一个例子(D/A转换器具有单输出结构)的结构的视图;
图12A是示出没有DC偏置存在于图11的比较器中时的DC偏置补偿值的视图;
图12B是示出在切换输入之前(在非交叉输入的时候)有DC偏置存在于比较器中时的DC偏置补偿值的视图;
图12C是示出在切换输入之后(在交叉输入的时候)有DC偏置存在于比较器中时的DC偏置补偿值的视图;
图12D是示出平均补偿值所基于的DC偏置补偿值相等于由没有DC偏置的比较器测量的DC偏置补偿值(情况(a))的结果的视图;
图13是示出其中安装了本发明的具有偏置补偿功能的D/A转换器(作为LSI来封装)的数字无线发射器的结构的方框图;
图14是示出补偿偏置的相关技术的方框图;
图15是示出在电流和型D/A转换器中合成模拟输出电压的方法的视图;
以及
图16是示出在电阻串型D/A转换器中合成模拟输出电压的方法的图。
具体实施方式
以下将参照附图对本发明的实施例进行说明。但是下面给出的说明不应被解释成限制本发明的范围。
(第一实施例)
图1到图4是说明本发明的第一实施例中的具有偏置补偿功能的D/A转换装置的示意结构和操作的方框图。图5和图6是说明消除比较器本身的DC偏置的行为的图。
下面将参照图1说明具有偏置补偿功能的D/A转换装置的示意结构。如图1所示,第一实施例的D/A转换装置包括:偏置补偿值产生部分10;主D/A转换器30,具有差分输出结构;偏置补偿D/A转换器32,具有差分输出结构;信号合成部分34和36,用于从D/A转换器30的一对差分输出电压中减去偏置补偿D/A转换器32的一对差分输出电压;模拟(低通)滤波器37和38;比较器50;输入转换开关40,安设在比较器50的前一级;以及极性改变电路60(具有反相器62和选择器64),用于选择性地改变比较器50的输出信号的极性。位于信号合成部分34、36之后的模拟滤波器37、38可以任意地提供。
偏置补偿值产生部分10包括:补偿值产生装置12(实质上由增减计数器14和寄存器26组成),采用以1 LSB逐一地改变基准值的逐次逼近法;两个寄存器18、20,用于分别临时存储第一补偿值和第二补偿值;补偿值计算电路22;以及寄存器24,用于存储补偿值计算的结果。
在该具有偏置补偿功能的D/A转换装置中,鉴于比较器50本身包含DC偏置这一情况,通过负反馈控制来补偿包含D/A转换器30和32的差分输出之间的DC偏置和比较器50本身的DC偏置的总DC偏置。
接下来,下面将说明补偿DC偏置的操作。在不存在要发射到无线路径的信号的测试模式中,该操作大致分成计算第一补偿值的阶段(图1)、计算第二补偿值的阶段(图2)以及计算第三补偿值的阶段(图3)。
如图4所示,正常输入数据输入到D/A转换器30中,然后由信号合成部分34和36从D/A转换器30的差分输出电压中减去通过偏置补偿D/A转换器32根据存储在寄存器24中的第三补偿值获得的差分输出电压。因此,可以消除D/A转换器30的差分输出之间的DC偏置。在这种情况下,除了通过偏置补偿D/A转换器32根据电压来校正D/A转换器30的差分输出之间的DC偏置之外,还可以根据电流来校正该DC偏置。
然后,下面将具体地进行说明。在图1中,在测试模式中计算第一补偿值的操作(过程)以粗线表示。首先,将测试数据(例如,对应于D/A转换器30的模拟输出0V(VDD和VSS的近似中间值)的数字输入数据)提供给D/A转换器30。
从D/A转换器30获得其相位相反的互补输出。这两个输出信号分别以“OA+”、“OA-”表达。假定OA+是关于数字输入数据的非反相输出,而OA-是关于数字输入数据的反相输出。
补偿值产生装置12的第一计数值为零。因此,分别由信号合成部分34和36从D/A转换器30的差分输出电压中减去响应于补偿值0的偏置补偿D/A转换器32的差分输出电压“OS+”、“OS-”。因此,获得“A+”和“A-”。假定A+是关于补偿值的非反相输出,而A-是关于补偿值的反相输出。各自信号A+、A-通过转换开关40输入到比较器50中。
如图1所示,转换开关40具有将输入端“a”、“b”选择性地连接到输出端“c”、“d”中的任一个的功能。在图1的转换开关40中,端“a”和端“c”相互连接,并且端“b”和端“d”相互连接。假定该状态是第一输入模式。在该第一输入模式中,极性改变电路60中的选择器64按原样通过比较器50的输出信号。
将比较器50的输出信号提供给用作补偿值产生装置12的增减计数器14和寄存器26。
当此时所提供的比较器50的输出信号位于+1(高电平)时,增减计数器14执行上计数操作,并且当输出信号处于-1(低电平)时,执行下计数操作。该计数值存储在寄存器26中。
另一方面,分别由信号合成部分34和36从D/A转换器30的差分输出电压中减去响应于寄存器26的值(计数值)的偏置补偿D/A转换器32的差分输出电压“OS+”、“OS-”。因此,获得“A+”和“A-”。
随后通过重复上述操作来执行类似操作,并且继续直到比较器50的输出信号的极性发生改变。换句话说,当检测到比较器50的输出信号的极性改变时,补偿值产生装置12使寄存器18在其中保存此时的计数值(这是第一补偿值)。在这种情况下,必须在考虑信号电压的细微波动的同时谨慎地执行极性改变的检测。
下一步,如图2所示,控制转换开关40以将端“a”连接到端“d”,并且将端“b”连接到端“c”。假定该状态是第二输入模式。此时,极性改变电路60中的选择器64选择反相器62的输出信号。也就是说,将比较器50的输出信号的反相信号提供给增减计数器14和寄存器26。
在该状态下,将补偿值产生装置12的计数值恢复至零,然后执行类似于图1的操作,否则将执行从与通过图1的操作算出的第一补偿值相同的计数值开始继续计算第二补偿值的操作。将所得到的第二补偿值存储在寄存器20中。
然后,如图3所示,分别从寄存器18和寄存器20中获得第一和第二补偿值,然后由补偿值计算电路22通过执行平均操作来计算第三补偿值,然后将第三补偿值存储在寄存器24中。
该第三补偿值表示当比较器50根本不含有DC偏置时所获得的补偿值(即,根据通过准确测量D/A转换器30的差分输出之间的DC偏置而获得的测量结果所产生并且能够完全消除DC偏置的补偿值)。
因此,如图4所示,分别由信号合成部分34和36从向其输入了正常输入数据的D/A转换器30的差分输出电压中减去通过偏置补偿D/A转换器32根据算出的第三补偿值获得的差分输出电压。因此,可以完全消除D/A转换器30的差分输出之间的DC偏置。
下面将参照图5A到5G以及图6具体说明采用上面方法完全屏蔽比较器50的偏置并使之消失的原因。在此,假定D/A转换器30的最小分辨率(LSB)设成1mV。
在图5A中,假定比较器50根本没有DC偏置的情况。当向D/A转换器30提供测试数据(测试控制值:相等于0V的数据)时,由于相互独立地提供D/A转换器30的差分输出A+、A-,因此如果D/A转换器30具有DC偏置,则该DC偏置看上去就像是差分输出之间的DC偏置一样。在此,假定D/A转换器30的互补输出中的电压A+是20mV,并且A-的电压为0mV。本质上,这两个输出合在一起应当为0。因此,在这种情况下,在差分输出之间产生20mV的DC偏置。
接下来,下面将分析消除20mV的DC偏置需要多少补偿值(补偿值应设为什么电平)。在此,需要注意的是如下这一方面,即在差分输出型D/A转换器30的情况下,响应于补偿值“+1”以-1mV校正A+,并且相反地,响应于相同值,以1mV校正A-。也就是说,在差分输出型D/A转换器30、32的情况下,响应于补偿值“+1”,在A+、A-之间总共施加-2mV的校正。
如上所述,现在在A+、A-之间存在20mV的差分输出之间的DC偏置。因此,为了消除该DC偏置,如图5B所示,可以施加从A+(20mV)中减去10mV,并且将10mV加到A-(0mV)的校正(即,可以分别对A+、A-施加10mV校正)。结果,必要的补偿值为“+10”。
在此,如图5C所示,比较器50具有DC偏置(在此,DC偏置假设成基本上反相端的电压高于非反相端的电压8mV)。在这种情况下,将比较器50的DC偏置8mV加到D/A转换器30的差分输出之间的基本DC偏置20mV,因此DC偏置扩大成28mV。
为了消除DC偏置28mV,如图5D所示,可以施加从A+(20mV)中减去14mV,并且将14mV加到A-(0mV)的校正。结果,必要的补偿值(第一补偿值)为“+14”。
然后,如图5E所示,切换对比较器50的输入。然后,将A+(由于D/A转换器30的DC偏置的影响,这设成+20mV)输入到比较器50的反相端中。另外,将A-(0mV)输入到比较器50的非反相端中。
因此,从D/A转换器30的差分输出之间的基本DC偏置20mV中减去比较器50的DC偏置8mV来给出12mV,并且减小了误差。然而,由于作为比较器50的输入实际上施加了-12mV(=-20mV+8mV),因此比较器50的输出的极性为负。因此,由反相器62对极性进行反相,并且计算补偿值。
为了消除该DC偏置12mV,如图5F所示,可以执行从A+(20mV)中减去6mV,并且将6mV加到A-(0mV)的校正。因此,补偿值(第二补偿值)为“+6”。
然后,如图5G所示,通过对第一补偿值和第二补偿值取平均来获得第三补偿值(=“+10”)。第三补偿值的该值与当比较器50根本没有DC偏置时在图5A中所获得的补偿值(=“+10”)一致。也就是说,比较器50本身的DC偏置被屏蔽并且消失。因此,D/A转换器30的差分输出之间的DC偏置得到精确测量,从而根据该DC偏置获得准确的补偿值。
换句话说,D/A转换器30的差分输出之间的DC偏置的补偿值为“+10”。在切换对比较器50的输入之前采取这样一种模式,即将比较器50本身的DC偏置的补偿值(=“+4”)加到该基本DC偏置,而在切换输入之后采取这样一种模式,即减去比较器50本身的DC偏置的补偿值(=“+4”)。也就是说,在切换输入之前和之后比较器50本身的DC偏置的极性相反。
另一方面,D/A转换器30的差分输出之间的基本DC偏置(=+20mV)的极性在切换输入之后和之后相同。也就是说,在切换输入之后改变输出值的极性,但是该相反极性是由反相器62改变的,从而所测量的差分输出之间的DC偏置补偿值仍然保持为“+10”。
因此,相加第一补偿值(补偿值1)和第二补偿值(补偿值2),从而消除比较器50的DC偏置分量,而D/A转换器30的差分输出之间的基本DC偏置分量增至两倍。因此,通过将该相加后的DC偏置分量除以2,可以获得仅与D/A转换器30的差分输出之间的基本DC偏置分量相对应的补偿值。
图6是示出完全消除DC偏置的原理的图。假定D/A转换器30的差分输出A+和A-之间的基本DC偏置的补偿值为Voff,则如上所述,该Voff为“+10(相当于+20mV)”。
在切换比较器50的输入之前(非交叉输入的时候)采取这样一种模式,即加上比较器50的DC偏置DCoff(=+8mV)。假定第一补偿值(补偿值1)为“y”,则“y”为“+14”。
相反,在切换比较器50的输入之后(交叉输入的时候)采取这样一种模式,即减去比较器50的DC偏置DCoff(=+8mV)。假定第二补偿值为“x”,则“x”为“+6”。现在,x+y=2Voff。因此,获得(x+y)/2=Voff=z。该第三补偿值“z”提供与差分输出之间的基本DC偏置相对应的补偿值。
在第一实施例中,当调换比较器50的反相端、非反相端与输入转换开关40的端“c”、“d”之间的连接时,相对于第一实施例,比较器50的输出完全相反,因此相对于第一实施例,增减计数器14的操作也相反。因此,在此所得到的补偿值在极性上也相反。
因此,主D/A转换器30的输出必须分别通过从向其输入了测试数据的主D/A转换器30的OA+和OA-中减去偏置补偿D/A转换器32的OS-和OS+来校正。
类似地,第一、第二和第三补偿值在幅度上与第一实施例中的相应补偿值相等,但是在极性上相反。因此,主D/A转换器30的输出分别通过从向其输入了测试数据的主D/A转换器30的OA+和OA-中减去偏置补偿D/A转换器32的OS-和OS+来校正,从而可以完全消除D/A转换器30的差分输出之间的DC偏置。
在第一实施例中,在第一输入模式中根据比较器50的输出信号的反相信号计算第一补偿值并且还在第二输入模式中根据比较器50的输出信号计算第二补偿值的情况下,类似地,各个输入模式中的补偿值即第一补偿值、第二补偿值和第三补偿值分别在幅度上与第一实施例中的相应补偿值相等,但是在极性上相反。
因此,在这种情况下,如果主D/A转换器30的输出分别通过从主D/A转换器30的OA+和OA-中减去偏置补偿D/A转换器32的OS-和OS+来校正,则如同第一实施例,也可以完全消除D/A转换器30的差分输出之间的DC偏置。
(第二实施例)
图7是示出图1到图4所示的第二发明的第一实施例中的具有偏置补偿功能的D/A转换装置的方框图,其功能未发生变化,但其结构有一部分不同。
在第二实施例中,去除了用来选择性改变比较器50的极性的极性改变电路60(包括反相器62和选择器64),增减计数器14的计数操作可以分别在第一输入模式和第二输入模式中通过模式切换信号来换向。
更具体地说,在第一输入模式中,当比较器的输出处于+1(高电平)时,增减计数器14执行上计数操作,并且当比较器的输出处于-1(低电平)时,执行下计数操作。相反,在第二输入模式中,当比较器的输出处于+1(高电平)时,增减计数器14执行下计数操作,并且当比较器的输出处于-1(低电平)时,执行上计数操作。
由于在施加这一变化之后增减计数器14的输出在两个模式中都与第一实施例相同,因此具有偏置补偿功能的D/A转换装置的功能和操作根本不发生变化。
(第三实施例)
图8是示出图1到图4所示的第三发明的第一实施例中的具有偏置补偿功能的D/A转换装置的另一个方框图,其功能未发生变化,但其结构有一部分不同。
在第三实施例中,去除了用于选择性改变比较器50的输出信号的极性的极性改变电路60(具有反相器62和选择器64),而以具有控制功能的偏置补偿D/A转换器33替代偏置补偿D/A转换器32。因而,在用于根据补偿值产生偏置补偿模拟输出的具有控制功能的偏置补偿D/A转换器33的操作中,在第一输入模式中,通过模式切换信号产生OS+作为输入到信号合成部分34中的信号,并且还产生OS-作为输入到信号合成部分36中的信号。
在第二输入模式中,相反地,通过模式切换信号产生OS-作为输入到信号合成部分34中的信号,并且还产生OS+作为输入到信号合成部分36中的信号。
根据该变型,在第二输入模式中算出的第二补偿值在幅度上与第一实施例中的第二补偿值相等,但是在极性上相反。因此,如果通过从第一补偿值中减去第二补偿值然后将所得到的值除以2来计算第三补偿值,另外还分别由信号合成部分34和36从向其输入了正常输入数据的D/A转换器30的差分输出OA+和OA-中减去通过偏置补偿D/A转换器33根据所得到的第三补偿值获得的差分输出OS+和OS-,则可以完全消除D/A转换器30的差分输出之间的DC偏置。
类似地,如果通过从第二补偿值中减去第一补偿值然后将所得到的值除以2来计算第三补偿值,另外还分别由信号合成部分34和36从向其输入了正常输入数据的D/A转换器30的差分输出OA+和OA-中减去通过偏置补偿D/A转换器33根据所得到的第三补偿值获得的差分输出OS-和OS+,则可以完全消除D/A转换器30的差分输出之间的DC偏置。
在第三实施例中,当调换比较器50的输入端与转换开关40之间的连接时,或者当将比较器50的输出信号的反相信号输入到补偿值产生装置12中时,具有控制功能的偏置补偿D/A转换器33的操作与第三实施例相反,而且第一补偿值、第二补偿值和第三补偿值在幅度上与第三实施例相等,但是在极性上相反。
(第四实施例)
图9是示出图1到图4所示的第四发明的第一实施例中的具有偏置补偿功能的D/A转换装置的方框图,该D/A转换装置在第一和第二输入模式中采用二分检索法来计算第一和第二补偿值。
在第四实施例中,采用二分检索法来代替在图1到图4所示的第一实施例中采用的逐次逼近法,其中由增减计数器逐1 LSB地改变基准值。
图10示出采用二分检索法计算补偿值的具体过程。如上所述,假定偏置补偿D/A转换器32的1 LSB为1mV。在差分输出型D/A转换器的情况下,响应于补偿值“+1”在A+、A-之间的总和上施加-2mV的校正。
假设差分输出之间的DC偏置为A+与A-之间的+40mV至+41mV,并且比较器没有DC偏置,而且补偿值的位数设为五。因为比较器50的输出在第一输入模式中按原样输入到逻辑电路15中,所以比较器50的第一输出由于A+大于A-而为+1。这表示补偿值的极性为“正”,并且将“+10000”从逻辑电路15输出到寄存器26。
当主D/A转换器30的输出OA+和输出OA-分别由偏置补偿D/A转换器32以及信号合成部分34和36校正-16mV和+16mV时,A+与A-之间的电压差为+8mV到+9mV。比较器50的输出仍然保持为+1。因此,补偿值的第五位为“1”,并且将“+11000”从逻辑电路15输出到寄存器26。
当主D/A转换器30的输出OA+和输出OA-分别由偏置补偿D/A转换器32以及信号合成部分34和36校正-8mV和+8mV时,A+与A-之间的电压差为-8mV到-7mV。在这种情况下,由于比较器50的输出为-1,因此补偿值的第四位为“0”,并且将“+10100”从逻辑电路15输出到寄存器26。
当主D/A转换器30的输出OA+和OA-分别由偏置补偿D/A转换器32以及信号合成部分34和36校正+4mV和-4mV时,A+与A-之间的电压差为0mV到+1mV。在这种情况下,由于比较器50的输出为+1,因此补偿值的第三位为“1”,并且将“+10110”从逻辑电路15输出到寄存器26。
当主D/A转换器30的输出OA+和OA-分别由偏置补偿D/A转换器32以及信号合成部分34和36校正-2mV和+2mV时,A+与A-之间的电压差为-4mV到-3mV。在这种情况下,由于比较器50的输出为-1,因此补偿值的第二位为“0”,并且将“+10101”从逻辑电路15输出到寄存器26。
当主D/A转换器30的输出OA+和OA-分别由偏置补偿D/A转换器32以及信号合成部分34和36校正+1mV和-1mV时,A+与A-之间的电压差为-2mV到-1mV。在这种情况下,由于比较器50的输出为-1,因此补偿值的第一位为“0”。也就是说,第一补偿值为“+10100”。
如果采用二分检索法算出的第一补偿值的LSB的值为“0”,则D/A转换器30的DC偏置补偿精度为“0mV到-2mV”。因此,D/A转换器30的DC偏置补偿精度通过将“+1/2”加到第一补偿值而为“±1mV”。
另外,如果采用二分检索法算出的第一补偿值的LSB的值为“1”,则D/A转换器30的DC偏置补偿精度为“0mV到+2mV”。因此,D/A转换器30的DC偏置补偿精度通过将“-1/2”加到第一补偿值而为“±1mV”。
因此,一起考虑采用二分检索法算出的第一补偿值的LSB的值为“0”和第一补偿值的LSB的值为“0”的情况,如上所述,D/A转换器30的DC偏置补偿精度可以通过对第一补偿值执行“+1/2”或“-1/2”的校正而从“最大4mV误差”改善至“最大2mV误差”。
另外,在图10所示的逐次逼近法中,必须执行二十二次测量。如果采用二分检索法,则通过从MSB(最高有效位)到LSB执行六次测量来确定补偿值,因此可以缩短测量时间。
在第二输入模式中,也可以通过类似过程来计算第二补偿值。另外,除了计算第一和第二补偿值的过程之外的过程都与第一实施例相同。
(第五实施例)
图11示出本发明应用于单输出型D/A转换器31的偏置补偿的例子。输入转换开关40的一个输入(A+)是D/A转换器31的输出信号,而另一个输入(A-)是基准电压(相当于理想D/A转换器的输出电压)。其余结构与上面所述相同。在图11中,将相同的标号和符号附于与上面例子中相同的部分。
不同的操作在图12A到12D中示出。这些操作在原理上类似于参照图5A到5G所述的操作。假定偏置补偿D/A转换器32的最小分辨率(LSB)在此也设成1mV。在单输出型D/A转换器31的情况下,响应于补偿值“+1”,仅对A+施加-1mV的校正。也就是说,单输出型D/A转换装置的补偿值是差分输出型D/A转换装置的两倍。
也就是说,图12A示出没有DC偏置存在于比较器50中时的D/A转换器31的DC偏置补偿值。图12B示出在切换输入之前有DC偏置存在于比较器50中时的D/A转换器31的DC偏置补偿值(对应于第一补偿值)。图12C示出在切换输入之后有DC偏置存在于比较器50中时的D/A转换器31的DC偏置补偿值(对应于第二补偿值)。图12D示出通过平均第一和第二补偿值而获得的第三补偿值与图12A中的补偿值相一致的结果。在这种情况下,在此所用的基准电压不总是设成与理想D/A转换器的输出相等的电压,可以使用恒定电压值作为基准电压。
另外,如第一实施例所述,在该第五实施例中,有可能类似地采用调换比较器50的输入端与输入转换开关40之间的连接的结构,以及在第一输入模式中根据比较器50的输出信号的反相信号计算第一补偿值以及在第二输入模式中根据比较器50的输出信号计算第二补偿值的结构。
另外,如第二和第三实施例所述,在该第五实施例中,有可能类似地采用这样一种结构,即去除选择性地改变比较器50的输出信号的极性的极性改变电路60,而是在第一输入模式和第二输入模式中通过模式切换信号对增减计数器14的计数操作进行换向。
另外,去除用于选择性地改变比较器50的输出信号的极性的极性改变电路60,而是可以采用具有控制功能的偏置补偿D/A转换器33替代偏置补偿D/A转换器32,然后在第二输入模式中,可以通过模式切换信号将使信号合成部分34从D/A转换器30的输出电压中减去偏置补偿D/A转换器33的输出电压的信号切换成在幅度上与第一输入模式中的输出信号相等但在极性上相反的输出信号。
(第六实施例)
图13是示出采用本发明的具有偏置补偿功能的D/A转换装置的数字无线发射器的示意结构的方框图。如图13所示,该数字无线发射器包括数字转换器300、分别对应于I、Q的D/A转换装置500a、500b(它们是本发明的具有偏置补偿功能的D/A转换装置)、正交调制器600、发射电路700以及天线710。数字转换器300例如由扩散调制器(diffusion modulator)组成。另外,正交调制器600例如由QPSK(正交相移键控)调制器组成。数字转换器300、D/A转换装置500a、500b、正交调制器600和发射电路700分别集成在一个LSI中。
根据第六实施例,由于消除了DC偏置,因此两个D/A转换装置500a、500b的输入/输出特性相互一致,因此各自I、Q传输信号在相位上相互一致,这使得精确的传输成为可能。
本发明的具有偏置补偿功能的D/A转换装置不仅可以用于通信应用,而且可以用于音频装置等。
根据具有偏置补偿功能的D/A转换装置及其偏置补偿方法,通过切换对比较器的输入,间接产生在幅度上与包含在比较器本身中的DC偏置相等但在极性上相反的电压信号,然后,当要测量D/A转换器的DC偏置时,消除比较器本身的DC偏置,这使得有可能准确测量D/A转换器的DC偏置。因此,可以基本上完全消除D/A转换器的DC偏置而不受存在于比较器中的DC偏置的影响。另外,随着模拟电路的小型化加速,比较器的DC偏置越来越大。因此,该D/A转换装置作为用于通过精细图案处理(fine pattern processing)实现基本上完全消除了DC偏置的D/A转换器的装置是非常有效的。
Claims (18)
1.一种用于补偿D/A转换器的DC偏置的具有偏置补偿功能的D/A转换装置,包括:
比较器,用于检测D/A转换器的DC偏置;
转换开关,用于选择第一输入模式和第二输入模式,在第一输入模式中,第一和第二信号分别输入到比较器的第一和第二输入端,其中,这些信号中的至少之一是D/A转换器的输出信号,而在第二输入模式中,第二和第一信号分别输入到比较器的第一和第二输入端;
偏置补偿装置,用于从第一补偿值和第二补偿值计算第三补偿值,其中,第一补偿值是在第一输入模式中根据比较器的输出信号获得的,而第二补偿值是在第二输入模式中根据比较器的输出信号获得的;以及
偏置补偿D/A转换器,用于根据第三补偿值校正D/A转换器的输出信号。
2.如权利要求1所述的具有偏置补偿功能的D/A转换装置,其中,偏置补偿装置通过平均第一补偿值和在第二输入模式中根据比较器的输出信号的反相信号获得的另一个第二补偿值来计算第三补偿值。
3.如权利要求1所述的具有偏置补偿功能的D/A转换装置,其中,偏置补偿装置通过平均第二补偿值和在第一输入模式中根据比较器的输出信号的反相信号获得的另一个第一补偿值来计算第三补偿值。
4.如权利要求1所述的具有偏置补偿功能的D/A转换装置,其中,偏置补偿装置通过将第一补偿值与第二补偿值之间的差值除以2来计算第三补偿值。
5.如权利要求1所述的具有偏置补偿功能的D/A转换装置,其中,偏置补偿装置通过将在第一输入模式中根据比较器的输出信号的反相信号获得的另一个第一补偿值与在第二输入模式中根据比较器的输出信号的反相信号获得的另一个第二补偿值之间的差值除以2来计算第三补偿值。
6.如权利要求1所述的具有偏置补偿功能的D/A转换装置,其中,D/A转换器为输出其相位相反的两个模拟信号的差分输出型,并且
第一和第二信号是从D/A转换器输出的两个模拟信号。
7.如权利要求1所述的具有偏置补偿功能的D/A转换装置,其中,D/A转换器为单输出型,并且
第一和第二信号之一是D/A转换器的输出信号,而其另一个具有预定基准电压。
8.如权利要求1所述的具有偏置补偿功能的D/A转换装置,其中,偏置补偿装置通过采用逐次逼近法来确定第一和第二补偿值。
9.如权利要求8所述的具有偏置补偿功能的D/A转换装置,其中,偏置补偿装置通过逐位地改变D/A转换器的输入数据来确定第一和第二补偿值。
10.如权利要求8所述的具有偏置补偿功能的D/A转换装置,其中,偏置补偿装置通过采用基于二分检索的逐次逼近法来确定第一和第二补偿值。
11.如权利要求10所述的具有偏置补偿功能的D/A转换装置,其中,当第一和第二补偿值的最低有效位为0时,偏置补偿装置将1/2加到第一和第二补偿值,而当第一和第二补偿值的最低有效位为1时,从第一和第二补偿值中减去1/2。
12.一种LSI,其中包括了如权利要求1所述的具有偏置补偿功能的D/A转换装置。
13.一种D/A转换装置的偏置补偿方法,其中,所述D/A转换装置通过使用比较器来检测D/A转换器的DC偏置,以补偿D/A转换器的DC偏置,该方法包括以下步骤:
在第一输入模式中根据比较器的输出信号获得第一补偿值,在该第一输入模式中,第一和第二信号分别输入到比较器的第一和第二输入端,其中,这些信号至少之一是D/A转换器的输出信号;
在第二输入模式中根据比较器的输出信号获得第二补偿值,在该第二输入模式中,第二和第一信号分别输入到比较器的第一和第二输入端;
从第一补偿值和第二补偿值计算第三补偿值;以及
采用对应于第三补偿值的模拟输出校正D/A转换器的模拟输出。
14.如权利要求13所述的D/A转换装置偏置补偿方法,还包括以下步骤:
通过平均第一补偿值和在第二输入模式中根据比较器的输出信号的反相信号获得的另一个第二补偿值来计算第三补偿值。
15.如权利要求13所述的D/A转换装置偏置补偿方法,还包括以下步骤:
通过平均第二补偿值和在第一输入模式中根据比较器的输出信号的反相信号获得的另一个第一补偿值来计算第三补偿值。
16.如权利要求13所述的D/A转换装置偏置补偿方法,还包括以下步骤:
通过将第一补偿值与第二补偿值之间的差值除以2来计算第三补偿值。
17.如权利要求13所述的D/A转换装置偏置补偿方法,还包括以下步骤:
分别在第一和第二输入模式中根据比较器的输出信号的反相信号获得另一个第一补偿值和另一个第二补偿值;以及
通过将所述另一个第一补偿值与所述另一个第二补偿值之间的差值除以2来计算第三补偿值。
18.一种模拟信号输出装置,使用如权利要求1所述的具有偏置补偿功能的D/A转换装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003165307A JP2005005873A (ja) | 2003-06-10 | 2003-06-10 | オフセット補償機能付きd/a変換装置およびd/a変換装置のオフセット補償方法 |
JP165307/2003 | 2003-06-10 | ||
JP165307/03 | 2003-06-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1574643A true CN1574643A (zh) | 2005-02-02 |
CN100365937C CN100365937C (zh) | 2008-01-30 |
Family
ID=33296819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100346491A Expired - Fee Related CN100365937C (zh) | 2003-06-10 | 2004-04-19 | 具有偏置补偿功能的数/模转换装置及其偏置补偿方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20040252037A1 (zh) |
EP (1) | EP1487110B1 (zh) |
JP (1) | JP2005005873A (zh) |
CN (1) | CN100365937C (zh) |
DE (1) | DE602004003289T2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101777914A (zh) * | 2010-01-08 | 2010-07-14 | 西安电子科技大学 | 高精度电流舵数模转换器及其误差校准方法 |
CN111796540A (zh) * | 2020-07-01 | 2020-10-20 | 中国电子科技集团公司第三十八研究所 | 一种高锁定精度的电光调制器偏压控制电路系统 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4693533B2 (ja) * | 2005-07-14 | 2011-06-01 | 旭化成エレクトロニクス株式会社 | 自動オフセットキャンセル回路 |
US7835467B2 (en) * | 2006-01-05 | 2010-11-16 | Qualcomm, Incorporated | DC offset correction for high gain complex filter |
JP2008085877A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | 差動オフセット補正回路 |
JP2009081749A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Ltd | 低オフセット入力回路 |
US7830682B2 (en) * | 2007-12-19 | 2010-11-09 | Honeywell International Inc. | DC component elimination at output voltage of PWM inverters |
JP5272555B2 (ja) * | 2008-07-22 | 2013-08-28 | 株式会社リコー | Fmトランスミッタ |
JP5282723B2 (ja) * | 2009-12-02 | 2013-09-04 | 富士通セミコンダクター株式会社 | 補正ユニットを有するシステム及びその補正方法 |
US8786478B1 (en) * | 2013-01-30 | 2014-07-22 | Nvidia Corporation | Circuit for implementing a continuous-time deglitching technique for digital analog converters |
EP2869077B1 (en) * | 2013-10-30 | 2017-06-14 | Nxp B.V. | Offset compensation for zero-crossing detection |
US9679509B2 (en) * | 2014-05-01 | 2017-06-13 | Samsung Display Co., Ltd. | Positive feedback enhanced switching equalizer with output pole tuning |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5894280A (en) * | 1997-02-05 | 1999-04-13 | Vlsi Technology, Inc. | Digital to analog converter offset autocalibration system in a digital synthesizer integrated circuit |
CN1187964C (zh) * | 1997-10-31 | 2005-02-02 | 汤姆森许可公司 | 用于消除所接收的高清晰电视信号中的直流偏置的网络 |
US6100827A (en) * | 1998-09-11 | 2000-08-08 | Ericsson Inc. | Modulation systems and methods that compensate for DC offset introduced by the digital-to-analog converter and/or the low pass filter thereof |
US6154158A (en) * | 1998-06-30 | 2000-11-28 | Qualcomm Incorporated | Digital-to-analog converter D.C. offset correction comparing converter input and output signals |
US6313769B1 (en) * | 2000-05-03 | 2001-11-06 | Agere Systems Guardian Corp. | Baseband digital offset correction |
JP3515747B2 (ja) * | 2000-09-29 | 2004-04-05 | 沖電気工業株式会社 | ディジタル・アナログ変換回路 |
-
2003
- 2003-06-10 JP JP2003165307A patent/JP2005005873A/ja active Pending
-
2004
- 2004-02-23 US US10/782,873 patent/US20040252037A1/en not_active Abandoned
- 2004-03-17 EP EP04006398A patent/EP1487110B1/en not_active Expired - Lifetime
- 2004-03-17 DE DE602004003289T patent/DE602004003289T2/de not_active Expired - Lifetime
- 2004-04-19 CN CNB2004100346491A patent/CN100365937C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101777914A (zh) * | 2010-01-08 | 2010-07-14 | 西安电子科技大学 | 高精度电流舵数模转换器及其误差校准方法 |
CN111796540A (zh) * | 2020-07-01 | 2020-10-20 | 中国电子科技集团公司第三十八研究所 | 一种高锁定精度的电光调制器偏压控制电路系统 |
CN111796540B (zh) * | 2020-07-01 | 2022-03-04 | 中国电子科技集团公司第三十八研究所 | 一种高锁定精度的电光调制器偏压控制电路系统 |
Also Published As
Publication number | Publication date |
---|---|
JP2005005873A (ja) | 2005-01-06 |
EP1487110B1 (en) | 2006-11-22 |
EP1487110A1 (en) | 2004-12-15 |
DE602004003289D1 (de) | 2007-01-04 |
US20040252037A1 (en) | 2004-12-16 |
DE602004003289T2 (de) | 2007-03-01 |
CN100365937C (zh) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1574643A (zh) | 具有偏置补偿功能的数/模转换装置及其偏置补偿方法 | |
CN1183678C (zh) | 比较变换器输入和输出信号的数字-模拟变换器直流偏移校正 | |
US7142138B2 (en) | Multi-step analog/digital converter and on-line calibration method thereof | |
US6975522B2 (en) | Device and method for inhibiting power fluctuation | |
US7443323B2 (en) | Calibrating a digital-to-analog converter | |
CN103095299B (zh) | 权重的估计方法、装置及应用其的模拟数字转换器 | |
US9722625B2 (en) | Semiconductor device and semiconductor device operating method | |
CN1238878A (zh) | 数字正交调制器和解调器中的方法,以及数字正交调制器和解调器 | |
CN1573287A (zh) | 用在电子罗盘中的信号处理器 | |
CN1159868A (zh) | 用于校准模数转换器的系统 | |
CN1199357C (zh) | 改进的电流控制数/模变换 | |
CN1187942C (zh) | 用于解调用fdm编码的信号的装置和方法 | |
US7538701B2 (en) | System and method for improving dynamic performance of a circuit | |
Ogawa et al. | Non-binary SAR ADC with digital error correction for low power applications | |
CN1783725A (zh) | 模拟数字转换器与转换模拟信号至数字信号的方法 | |
CN1839540A (zh) | 宽带调制pll、用于宽带调制pll的定时误差校正系统、调制定时误差校正方法和具有宽带调制pll的无线通信装置的调整方法 | |
US8106807B2 (en) | Bubble correction in a flash analog-to-digital converter | |
CN106998206A (zh) | 电荷再分配连续逼近式模拟数字转换器及其控制方法 | |
US8243865B2 (en) | Data processing apparatus | |
CN1967153A (zh) | 用于处理模拟编码器信号的设备和方法 | |
Xing et al. | High-resolution ADC linearity testing using a fully digital-compatible BIST strategy | |
CN1649273A (zh) | 半导体集成电路 | |
JP2006025365A (ja) | オフセット補償機能付きd/a変換装置およびd/a変換装置のオフセット補償方法 | |
TWI469530B (zh) | 用於編碼並發送來自類比數位轉換程序之數值的方法與電路 | |
CN1420693A (zh) | 无线通信基带调制的多通道相位匹配控制方法与实现电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080130 Termination date: 20120419 |