KR100925156B1 - 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기 - Google Patents

적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기 Download PDF

Info

Publication number
KR100925156B1
KR100925156B1 KR1020070120639A KR20070120639A KR100925156B1 KR 100925156 B1 KR100925156 B1 KR 100925156B1 KR 1020070120639 A KR1020070120639 A KR 1020070120639A KR 20070120639 A KR20070120639 A KR 20070120639A KR 100925156 B1 KR100925156 B1 KR 100925156B1
Authority
KR
South Korea
Prior art keywords
signal
count
comparison
correction
frequency
Prior art date
Application number
KR1020070120639A
Other languages
English (en)
Other versions
KR20090054000A (ko
Inventor
유영진
Original Assignee
(주)카이로넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)카이로넷 filed Critical (주)카이로넷
Priority to KR1020070120639A priority Critical patent/KR100925156B1/ko
Publication of KR20090054000A publication Critical patent/KR20090054000A/ko
Application granted granted Critical
Publication of KR100925156B1 publication Critical patent/KR100925156B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

적응 주파수 보정 장치는 제1 신호의 주파수를 카운트하여 제1 카운트 신호를 출력하는 제1 카운터부, 제2 신호의 주파수를 카운트하여 제2 카운트 신호를 출력하는 제2 카운터부, 제1 카운트 신호와 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호를 출력하는 모니터링부, 비교 제어 신호에 응답하여 제1 카운트 신호와 제2 카운트 신호를 비교하고, 그 비교 결과에 따라 보정 업 신호 또는 보정 다운 신호를 출력하는 비교부, 및 보정 업 신호 또는 보정 다운 신호를 기초로 보정 신호를 갱신하여 출력하는 스테이트 머신을 포함한다. 따라서 적응 주파수 보정 장치는 빠른 탐색 방법을 이용하여 전압 제어 발진기의 동작 특성 곡선을 결정함으로써 광대역 주파수 합성기의 고정 시간을 감소시키고, 전체적인 시스템의 성능을 향상시킬 수 있다.

Description

적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수 합성기 {Adaptive Frequency Calibration Device And Wide Band Frequency Synthesizer including The Same}
본 발명은 광대역 주파수 합성기에 관한 것으로서, 보다 상세하게는 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수 합성기에 관한 것이다.
최근의 통신 시스템은 광대역 주파수 밴드의 사용이 증가됨에 따라 광대역 주파수의 출력 신호를 안정적으로 제공할 수 있는 광대역 주파수 합성기가 필요하다. 광대역 주파수의 출력 신호를 생성하기 위해서는 광대역 주파수 합성기 내부의 전압 제어 발진기의 이득을 증가시켜야 하는데, 전압 제어 발진기의 이득이 증가함에 따라 위상잡음도 증가되어 저전압으로 광대역 주파수의 출력 신호를 생성하는 데에는 한계가 있다. 따라서, 광대역 주파수 합성기는 우수한 위상잡음 특성을 위하여 다양한 동작 특성 곡선을 가지는 전압 제어 발진기(Voltage Controlled Oscillator)를 포함한다.
적응 주파수 보정(Adaptive Frequency Calibration) 장치는 다양한 동작 특성 곡선을 가지는 전압 제어 발진기의 동작 특성 곡선들 중에서 특정한 동작 특성 곡선을 자동적으로 선택해 주기 위한 장치로서, 광대역 주파수 합성기 성능의 중요 요소인 고정 시간(Locking Time)과 밀접한 관련이 있다. 그러므로, 적응 주파수 보정 장치가 빠르게 전압 제어 발진기의 동작 특성 곡선을 선택하는 것은 광대역 주파수 합성기의 성능에 있어서 중요하다.
종래의 적응 주파수 보정 장치는 전압 제어 발진기의 동작 특성 곡선에 상응하는 보정 비트를 결정하기 위하여 순차적 탐색 알고리즘(Sequential Code Search Algorithm) 및 이진 탐색 알고리즘(Binary Code Search Algorithm)을 주로 이용한다. 순차적 탐색 알고리즘은 하위 보정 비트에서 상위 보정 비트로 (또는 상위 보정 비트에서 하위 보정 비트로) 탐색하면서 최적의 보정 비트를 탐색하는 방식이나, 최적의 보정 비트가 최상위 비트인 경우에 모든 보정 비트에 대하여 탐색을 해야 하므로 탐색 시간이 길다는 단점이 있다. 이진 탐색 알고리즘은 이러한 단점을 해결하기 위하여 최근의 적응 주파수 보정 장치에서 주로 사용되는 방법으로서, 중간에 위치한 보정 비트에서 시작하여, 상위 또는 하위 부분의 중앙으로 이동하면서 최적의 보정 비트를 탐색하는 방식이다. 순차적 탐색 알고리즘보다 구현에 있어서는 복잡하지만 탐색 횟수를 줄일 수 있으므로 탐색 시간을 감소시키는 효과가 있다. 그러나, 최근에는 통신 시스템에서 광대역 주파수 밴드의 적용이 점점 더 요구됨에 따라 탐색해야 하는 보정 비트의 수가 증가되고 있어, 적응 주파수 보정 장치에서 이진 탐색 알고리즘을 이용하는 경우에도 탐색 시간을 감소시키는 데에는 한계가 있다.
그러므로, 빠른 탐색 방법을 이용하여 전압 제어 발진기의 동작 특성 곡선을 결정하는 최적의 보정 비트 탐색 시간을 감소시킴으로써 광대역 주파수 합성기로 하여금 빠른 고정 시간을 갖게 하고, 전체적인 시스템의 성능 향상을 가져올 수 있는 적응 주파수 보정 장치가 필요하다.
상술한 문제점을 해결하기 위하여, 본 발명은 빠른 탐색 방법을 이용하여 전압 제어 발진기의 동작 특성 곡선을 결정함으로써 광대역 주파수 합성기의 고정 시간(Locking Time)을 감소시키고, 전체적인 시스템의 성능을 향상시킬 수 있는 적응 주파수 보정 장치를 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 빠른 탐색 방법을 이용하여 전압 제어 발진기의 동작 특성 곡선을 결정함으로써 고정 시간을 감소시킬 수 있는 광대역 주파수 합성기를 제공하는 것을 일 목적으로 한다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 적응 주파수 보정 장치는 제1 신호의 주파수를 카운트하여 제1 카운트 신호를 출력하는 제1 카운터부, 제2 신호의 주파수를 카운트하여 제2 카운트 신호를 출력하는 제2 카운터부, 상기 제1 카운트 신호와 상기 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호를 출력하는 모니터링부, 상기 비교 제어 신호에 응답하여 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하고, 그 비교 결과에 따라 보정 업 신호 또는 보정 다운 신호를 출력하는 비교부, 및 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 보정 신호를 갱신하여 출력하는 스테이트 머신을 포함한다.
실시예에 따라, 상기 제1 신호는 입력 신호이고, 상기 제2 신호는 출력 신호 를 분주한 피드백 신호일 수 있다.
실시예에 따라, 상기 모니터링부는 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하여 상기 제1 카운트 신호와 상기 제2 카운트 신호 간의 카운트 차이를 나타내는 카운트 비교 신호를 출력하는 주파수 차이 검출부, 상기 카운트 비교 신호가 사용자 설정 값보다 큰 경우에 상기 비교 제어 신호를 출력하는 비교 판단부, 및 사용자 설정 시간의 경과 후에도 상기 카운트 비교 신호가 상기 사용자 설정 값보다 작은 경우에 상기 비교 종료 신호를 출력하는 종료 판단부를 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 카운터부는 상기 비교 제어 신호에 응답하여 리셋될 수 있다.
실시예에 따라, 상기 스테이트 머신은 이진 탐색 알고리즘을 이용하여 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 상기 보정 신호를 갱신할 수 있다.
실시예에 따라, 상기 스테이트 머신은 상기 비교 종료 신호에 응답하여 상기 비교 종료 신호가 출력되기 직전의 상기 보정 신호를 최종 보정 신호로 출력할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 적응 주파수 보정 방법은 제1 신호의 주파수를 카운트하여 제1 카운트 신호를 출력하는 단계, 제2 신호의 주파수를 카운트하여 제2 카운트 신호를 출력하는 단계, 상기 제1 카운트 신호와 상기 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호를 출력하는 단계, 상기 비교 제어 신호에 응답하여 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하고, 그 비교 결과에 따라 보정 업 신호 또는 보정 다운 신호를 출력하는 단계, 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 보정 신호를 갱신하여 출력하는 단계, 및 상기 비교 종료 신호에 응답하여 상기 비교 종료 신호가 출력되기 직전의 상기 보정 신호를 최종 보정 신호로 출력하는 단계를 포함한다.
실시예에 따라, 상기 제1 신호는 입력 신호이고, 상기 제2 신호는 출력 신호를 분주한 피드백 신호일 수 있다.
실시예에 따라, 상기 적응 주파수 보정 방법은 사용자 설정 값을 입력받는 단계, 및 사용자 설정 시간을 입력받는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 비교 제어 신호 또는 비교 종료 신호를 출력하는 단계는 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하여 상기 제1 카운트 신호와 상기 제2 카운트 신호 간의 카운트 차이를 나타내는 카운트 비교 신호를 출력하는 단계, 상기 카운트 비교 신호가 상기 사용자 설정 값보다 큰 경우에 상기 비교 제어 신호를 출력하는 단계, 및 상기 사용자 설정 시간의 경과 후에도 상기 카운트 비교 신호가 상기 사용자 설정 값보다 작은 경우에 상기 비교 종료 신호를 출력하는 단계를 포함할 수 있다.
실시예에 따라, 상기 제1 카운트 신호를 출력하는 단계는 상기 비교 제어 신호에 응답하여 상기 제1 신호의 주파수 카운트를 새로이 시작하고, 상기 제2 카운트 신호를 출력하는 단계는 상기 비교 제어 신호에 응답하여 상기 제2 신호의 주파 수 카운트를 새로이 시작할 수 있다.
실시예에 따라, 상기 보정 신호를 갱신하여 출력하는 단계는 이진 탐색 알고리즘을 이용하여 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 상기 보정 신호를 갱신할 수 있다.
실시예에 따라, 상기 보정 신호를 갱신하여 출력하는 단계는 상기 비교 종료 신호에 응답하여 상기 비교 종료 신호가 출력되기 직전의 상기 보정 신호를 최종 보정 신호로 출력할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 광대역 주파수 합성기는 출력 신호를 분주한 피드백 신호와 입력 신호의 주파수를 비교하여 그 비교 결과를 기초로 보정 신호를 출력하는 적응 주파수 보정 장치, 상기 피드백 신호와 상기 입력 신호의 주파수 및 위상을 비교하여 그 비교 결과를 기초로 제어 전압을 출력하는 위상 고정 루프, 및 상기 보정 신호 및 상기 제어 전압을 기초로 상기 출력 신호를 출력하는 전압 제어 발진기를 포함하고, 상기 적응 주파수 보정 장치는 상기 입력 신호의 주파수를 카운트하여 제1 카운트 신호를 출력하는 제1 카운터부, 상기 피드백 신호의 주파수를 카운트하여 제2 카운트 신호를 출력하는 제2 카운터부, 상기 제1 카운트 신호와 상기 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호를 출력하는 모니터링부, 상기 비교 제어 신호에 응답하여 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하고, 그 비교 결과에 따라 보정 업 신호 또는 보정 다운 신호를 출력하는 비교부, 및 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 상기 보정 신호를 갱신하여 출력하는 스 테이트 머신을 포함한다.
실시예에 따라, 상기 모니터링부는 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하여 상기 제1 카운트 신호와 상기 제2 카운트 신호 간의 카운트 차이를 나타내는 카운트 비교 신호를 출력하는 주파수 차이 검출부, 상기 카운트 비교 신호가 사용자 설정 값보다 큰 경우에 상기 비교 제어 신호를 출력하는 비교 판단부, 및 사용자 설정 시간의 경과 후에도 상기 카운트 비교 신호가 상기 사용자 설정 값보다 작은 경우에 상기 비교 종료 신호를 출력하는 종료 판단부를 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 카운터부는 상기 비교 제어 신호에 응답하여 리셋될 수 있다.
실시예에 따라, 상기 스테이트 머신은 이진 탐색 알고리즘을 이용하여 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 상기 보정 신호를 갱신할 수 있다.
실시예에 따라, 상기 스테이트 머신은 상기 비교 종료 신호에 응답하여 상기 비교 종료 신호가 출력되기 직전의 상기 보정 신호를 최종 보정 신호로 출력할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 광대역 주파수 합성 방법은 출력 신호를 분주한 피드백 신호와 입력 신호의 주파수를 비교하여 그 비교 결과를 기초로 상기 출력 신호의 주파수 범위에 상응하는 최종 보정 신호를 출력하는 단계, 상기 피드백 신호와 상기 입력 신호의 주파수 및 위상 을 비교하여 상기 주파수 범위를 기초로 상기 출력 신호의 주파수를 미세 고정하는 단계, 및 상기 출력 신호를 출력하는 단계를 포함하고, 상기 최종 보정 신호를 출력하는 단계는 상기 입력 신호의 주파수를 카운트하여 제1 카운트 신호를 출력하는 단계, 상기 피드백 신호의 주파수를 카운트하여 제2 카운트 신호를 출력하는 단계, 상기 제1 카운트 신호와 상기 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호를 출력하는 단계, 상기 비교 제어 신호에 응답하여 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하고, 그 비교 결과에 따라 보정 업 신호 또는 보정 다운 신호를 출력하는 단계, 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 보정 신호를 갱신하여 출력하는 단계, 및 상기 비교 종료 신호에 응답하여 상기 비교 종료 신호가 출력되기 직전의 상기 보정 신호를 최종 보정 신호로 출력하는 단계를 포함한다.
실시예에 따라, 상기 비교 제어 신호 또는 비교 종료 신호를 출력하는 단계는 사용자 설정 값을 입력받는 단계, 및 사용자 설정 시간을 입력받는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 비교 제어 신호 또는 비교 종료 신호를 출력하는 단계는 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하여 상기 제1 카운트 신호와 상기 제2 카운트 신호 간의 카운트 차이를 나타내는 카운트 비교 신호를 출력하는 단계, 상기 카운트 비교 신호가 상기 사용자 설정 값보다 큰 경우에 상기 비교 제어 신호를 출력하는 단계, 및 상기 사용자 설정 시간의 경과 후에도 상기 카운트 비교 신호가 상기 사용자 설정 값보다 작은 경우에 상기 비교 종료 신호를 출 력하는 단계를 포함할 수 있다.
실시예에 따라, 상기 제1 카운트 신호를 출력하는 단계는 상기 비교 제어 신호에 응답하여 상기 제1 신호의 주파수 카운트를 새로이 시작하고, 상기 제2 카운트 신호를 출력하는 단계는 상기 비교 제어 신호에 응답하여 상기 제2 신호의 주파수 카운트를 새로이 시작할 수 있다.
실시예에 따라, 상기 보정 신호를 갱신하여 출력하는 단계는 이진 탐색 알고리즘을 이용하여 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 상기 보정 신호를 갱신할 수 있다.
실시예에 따라, 상기 보정 신호를 갱신하여 출력하는 단계는 상기 비교 종료 신호에 응답하여 상기 비교 종료 신호가 출력되기 직전의 상기 보정 신호를 최종 보정 신호로 출력할 수 있다.
발명의 실시예에 따른 적응 주파수 보정 장치는 빠른 탐색 방법을 이용하여 전압 제어 발진기의 동작 특성 곡선을 결정함으로써 광대역 주파수 합성기의 고정 시간(Locking Time)을 감소시키고 전체적인 시스템의 성능을 향상시킬 수 있으며, 간단하게 구현될 수 있다.
또한, 본 발명의 실시예에 따른 광대역 주파수 합성기는 빠른 탐색 방법을 이용하여 전압 제어 발진기의 동작 특성 곡선을 결정함으로써 고정 시간을 감소시킬 수 있고, 간단하게 구현될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않아야 한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들이 이러한 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 광대역 주파수 합성기를 나타내는 블록도이다.
도 1을 참조하면, 광대역 주파수 합성기(100)는 위상 고정 루프(20), 적응 주파수 보정 장치(40), 전압 제어 발진기(60), 및 제1 분배기(80)를 포함하고, 출력 신호(CKV)의 주파수 범위를 고정하기 위한 주파수 범위 선택 모드와 주파수 범 위 선택 모드에서 선택된 주파수 범위에서 출력 신호(CKV)의 주파수를 미세하게 고정하기 위한 주파수 고정 모드로 동작한다.
광대역 주파수 합성기(100)는 주파수 범위 선택 모드에서 적응 주파수 보정 장치(40)를 동작시킨다. 적응 주파수 보정 장치(40)는 입력 신호(CKR, CKR/N)와 피드백 신호(CKV/N)의 주파수를 비교하여 전압 제어 발진기(60)의 동작 특성 곡선을 선택하는 보정 신호(TRIM)를 생성하고, 전압 제어 발진기(60)는 위상 고정 루프(20)에서 출력되는 제어 전압(VC) 및 보정 신호(TRIM)에 상응하는 동작 특성 곡선에 기초하여 출력 신호(CKV)를 생성한다. 상기 출력 신호(CKV)가 다시 위상 고정 루프(20)에 포함될 수 있는 제2 분배기를 거쳐 적응 주파수 보정 장치(40)로 입력됨으로써 적응 주파수 보정 루프가 형성되고 입력 신호(CKR)와 출력 신호(CKV)의 주파수가 근접해질 때까지 반복된다. 최종적으로 입력 신호(CKR)와 출력 신호(CKV)의 주파수가 근접해졌을 때 적응 주파수 보정 장치(40)에서 출력되는 최종 보정 신호(FINAL_TRIM)에 따라 최적의 동작 특성 곡선 즉, 최적의 주파수 범위가 결정된다.
최적의 주파수 범위가 결정되면 주파수 범위 선택 모드는 종료되고, 주파수 고정 모드가 시작된다. 광대역 주파수 합성기(100)는 주파수 고정 모드에서 위상 고정 루프(20)를 동작시킨다. 위상 고정 루프(20)의 위상-주파수 비교기는 입력 신호(CKR, CKR/N)와 피드백 신호(CKV/N)의 주파수 및 위상을 비교하여 업 신호 및 다운 신호를 생성하고, 전하 펌프는 업 신호 및 다운 신호에 기초하여 루프 필터를 충전 또는 방전시킴으로써 전압 제어 발진기(60)에 제어 전압(VC)을 제공한다.
전압 제어 발진기(60)는 다양한 동작 특성 곡선을 가지며, 적응 주파수 보정 장치(40)로부터 출력되는 보정 신호(TRIM)에 따라 동작 특성 곡선을 변경한다. 적응 주파수 보정 장치(40)는 출력 신호(CKV)와 입력 신호(CKR)의 주파수가 근접해지면 최종 보정 신호(FINAL_TRIM)를 출력하고, 이를 기초로 전압 제어 발진기(60)는 최적의 동작 특성 곡선을 선택한다. 이후, 위상 고정 루프(20)는 최적의 동작 특성 곡선에 기초하여 출력 신호(CKV)의 주파수를 미세 고정하고, 출력 신호(CKV)의 주파수 및 위상이 고정되면 전압 제어 발진기(60)는 고정된 주파수 및 위상을 가지는 출력 신호(CKV)를 생성한다.
제1 분배기(80)는 입력 신호(CKR)를 분주하여 분주된 입력 신호(CKR/N)를 적응 주파수 보정 장치(40) 및 위상 고정 루프(20)에 제공한다. 따라서, 제1 분배기(190)는 실시예에 따라 광대역 주파수 비교기(100)에 포함되지 않을 수도 있다. 즉, 적응 주파수 보정 장치(40) 및 위상 고정 루프(20)는 입력 신호(CKR)를 직접 입력 받을 수도 있고, 분주된 입력 신호(CKR/N)를 입력 받을 수도 있다.
도 2는 도 1의 광대역 주파수 합성기 내부의 위상 고정 루프를 나타내는 블록도이다.
도 2를 참조하면, 위상 고정 루프(20)는 위상-주파수 비교기(22), 전하 펌프(24), 루프 필터(26), 및 제2 분배기(28)를 포함한다.
위상-주파수 비교기(22)는 입력 신호(CKR, CKR/N)와 피드백 신호(CKV/N)의 주파수 및 위상을 비교하여, 입력 신호(CKR, CKR/N)와 피드백 신호(CKV/N)의 주파수 및 위상 차이에 해당하는 펄스열, 즉 업 신호(UP) 및 다운 신호(DN)를 출력한 다. 이 때, 펄스열은 입력 신호(CKR, CKR/N)과 피드백 신호(CKV/N)의 주파수 및 위상의 차이에 실질적으로 비례하는 펄스 폭을 가진다. 전하 펌프(24)는 업 신호(UP) 및 다운 신호(DN)에 기초하여 루프 필터(26)에 전하 펌프 전류(ICP)를 제공하여 루프 필터(26)를 충전 또는 방전시킨다. 전하 펌프(24)는 업 신호(UP) 또는 다운 신호(DN)의 펄스 폭에 실질적으로 비례하는 시간 동안 전하 펌프 전류(ICP)를 생성한다. 루프 필터(26)는 전하 펌프 전류(ICP)에 따라 내부의 커패시터(미도시)에 전하를 축적 또는 방출함으로써 제어 전압(VC)을 출력한다. 제2 분배기(28)는 출력 신호(CKR)를 분주하여 피드백 신호(CKR/N)를 생성하고, 이를 적응 주파수 보정 장치(40) 및 위상 고정 루프(20)에 제공한다.
본 발명의 일 실시예에 따른 광대역 주파수 합성기(100) 내부의 위상 고정 루프(20)는 위상-주파수 비교기(22), 전하 펌프(24), 루프 필터(26), 및 제2 분배기(28)를 포함하는 일반적인 위상 고정 루프와 같이 다양하게 구성될 수 있다.
도 3은 본 발명의 일 실시예에 따른 적응 주파수 보정 장치를 나타내는 블록도이다.
도 3을 참조하면, 적응 주파수 보정 장치(40)는 제1 카운터부(42), 제2 카운터부(44), 비교부(46), 스테이트 머신(48), 및 모니터링부(50)를 포함한다.
제1 카운터부(42)는 제1 신호의 주파수를 카운트하여 제1 카운트 신호(CNT1)를 출력한다. 제1 신호는 입력 신호(CKR, CKR/N)일 수 있으며, 입력 신호(CKR, CKR/N)는 제1 분배기(80)에 의하여 분주되어 입력될 수도 있고, 직접 입력될 수도 있다. 제2 카운터부(44)는 제2 신호의 주파수를 카운트하여 제2 카운트 신호(CNT2) 를 출력한다. 제2 신호는 출력 신호(CKV)를 분주한 피드백 신호(CKV/N)일 수 있다. 제1 및 제2 카운터부(42, 44)는 사용자가 설정한 시간 동안 제1 신호 및 제2 신호를 카운트하고, 모니터링부(50)에서 비교 제어 신호(COM_EN)가 출력되면, 이에 응답하여 새로이 제1 신호 및 제2 신호를 카운트하기 위하여 리셋된다. 이 때, 제1 및 제2 카운터부(42, 44)는 비교 제어 신호(COM_EN)가 출력된 이후 소정의 지연 시간이 경과한 후에 리셋될 수 있다.
모니터링부(50)는 비교 제어 신호(COM_EN)에 응답하여 제1 카운트 신호(CNT1)와 제2 카운트 신호(CNT2)를 기초로 비교 제어 신호(COM_EN) 또는 비교 종료 신호(COM_DISEN)를 출력한다. 즉, 제1 카운트 신호(CNT1)와 제2 카운트 신호(CNT2)를 비교하여 제1 카운트 신호(CNT1)와 제2 카운트 신호(CNT2) 간의 카운트 차이를 나타내는 카운트 비교 신호가 사용자가 설정한 값보다 큰 경우에는 비교 제어 신호(COM_EN)를 출력하고, 사용자가 설정한 시간의 경과 후에도 카운트 비교 신호가 사용자가 설정한 값보다 작은 경우에는 비교 종료 신호(COM_DISEN)를 출력한다.
모니터링부(50)에서 비교 제어 신호(COM_EN)가 출력된 경우에, 비교부(46)는 비교 제어 신호(COM_EN)에 응답하여 제1 카운터 신호(CNT1)와 제2 카운터 신호(CNT2)를 비교하고, 그 비교 결과에 따라 보정 업 신호(END_R) 또는 보정 다운 신호(END_V)를 발생시킨다. 보정 업 신호(END_R)는 보정 신호(TRIM)의 비트 값을 증가시키기 위한 신호이고, 보정 다운 신호(END_V)는 보정 신호(TRIM)의 비트 값을 감소시키기 위한 신호이다. 스테이트 머신(48)은 이진 탐색 알고리즘을 이용하여 보정 업 신호(END_R) 및 보정 다운 신호(END_V)에 기초하여 보정 신호(TRIM)를 갱신하여 출력한다. 반면에, 모니터링부(50)에서 비교 종료 신호(COM_DISEN)가 출력된 경우에는 스테이트 머신(48)은 비교 종료 신호(COM_DISEN)에 응답하여 비교 종료 신호(COM_DISEN)가 출력되기 직전의 보정 신호(TRIM)를 최종 보정 신호(FINAL_TRIM)로 결정하고 이를 출력한다.
도 4는 도 3의 적응 주파수 보정 장치 내부의 모니터링부를 나타내는 블록도이다.
도 4를 참조하면, 모니터링부(50)는 주파수 차이 검출부(52), 종료 판단부(54), 및 비교 판단부(56)를 포함한다.
주파수 차이 검출부(52)는 제1 카운트 신호(CNT1)와 제2 카운트 신호(CNT2)를 비교하여 제1 카운트 신호(CNT1)와 제2 카운트 신호(CNT2) 간의 카운트 차이를 나타내는 카운트 비교 신호(FDIF)를 생성하고, 카운트 비교 신호(FDIF)를 종료 판단부(54) 및 비교 판단부(56)에 실시간으로 출력한다.
비교 판단부(56)는 카운트 비교 신호(FDIF)가 사용자 설정 값보다 큰 경우에 비교 제어 신호(COM_EN)를 출력한다. 예를 들어, 사용자 설정 값이 2라고 할 때, 카운트 비교 신호(FDIF)가 2가 되는 경우 즉, 카운트 차이가 2가 되는 경우에 즉시 비교 제어 신호(COM_EN)를 비교부(46)로 출력함으로써 비교부(46)에서 제1 카운트 신호(CNT1)와 제2 카운트 신호(CNT2)를 비교하여 보정 업 신호(END_R) 또는 보정 다운 신호(END_V)를 발생하게 한다. 그러나, 카운트 비교 신호(FDIF)가 2가 되지 않는 경우에는 비교 제어 신호(COM_EN)가 출력되지 않으므로 비교부(46)는 보정 업 신호(END_R) 또는 보정 다운 신호(END_V)를 생성하지 않는다. 비교 판단부(56)는 사용자 설정 시간까지는 카운트 비교 신호(FDIF)가 사용자 설정 값보다 크게 되는지를 판단하여 비교 제어 신호(COM_EN)를 출력한다.
종료 판단부(54)는 사용자 설정 시간의 경과 후에도 카운트 비교 신호(FDIF)가 사용자 설정 값보다 작은 경우에 비교 종료 신호(COM_DISEN)를 출력한다. 예를 들어, 사용자 설정 값이 2라고 할 때, 사용자 설정 시간의 경과 후에도 카운트 비교 신호(FDIF)가 2가 되지 않는 경우에는 종료 판단부(54)는 스테이트 머신(48)에 비교 종료 신호(COM_DISEN)를 출력함으로써 비교 종료 신호(COM_DISEN)가 출력되기 직전의 보정 신호(TRIM)를 최종 보정 신호(FINAL_TRIM)로 결정하여 출력하게 한다. 이 때, 비교 판단부(56)는 사용자 설정 시간 경과 후에도 카운트 비교 신호(FDIF)가 2가 되지 않으므로 보정 업 신호(END_R) 또는 보정 다운 신호(END_V)를 생성하지 않는다.
도 5는 본 발명의 일 실시예에 따른 광대역 주파수 합성 방법을 나타내는 블록도이다.
도 5를 참조하면, 광대역 주파수 합성 방법(200)은 출력 신호를 분주한 피드백 신호와 입력 신호의 주파수를 비교하여 그 비교 결과를 기초로 출력 신호의 주파수 범위에 상응하는 최종 보정 신호를 출력(S220)하고, 피드백 신호와 입력 신호의 주파수 및 위상을 비교하여 상기 주파수 범위를 기초로 출력 신호의 주파수를 미세 고정(S240)하여, 출력 신호를 출력(S260)한다.
광대역 주파수 합성 방법(200)은 출력 신호의 주파수의 범위를 선택하기 위 한 주파수 범위 선택 모드, 및 선택된 주파수 범위 내에서 출력 신호의 주파수를 미세 고정하기 위한 주파수 고정 모드로 동작하며, 주파수 범위 선택 모드가 종료된 후에 주파수 고정 모드가 시작된다. 즉, 주파수 범위 선택 모드에서 피드백 신호와 입력 신호의 주파수를 비교하고, 그 비교 결과를 기초로 보정 신호를 변경하는 동작이 반복됨으로써 피드백 신호와 입력 신호의 주파수가 근접해질 때의 보정 신호가 최종 보정 신호로서 출력된다. 상기 최종 보정 신호가 출력되면, 주파수 범위 선택 모드는 종료되고 주파수 고정 모드가 시작되는데, 주파수 고정 모드에서는 주파수 범위 선택 모드에서 선택된 주파수 범위 즉, 전압 제어 발진기의 동작 특성 곡선을 따라 피드백 신호와 입력 신호의 주파수 및 위상을 비교하는 동작이 반복됨으로써 출력 신호의 주파수가 미세 고정된다.
이 때, 출력 신호를 분주한 피드백 신호와 입력 신호의 주파수를 비교하여 양 신호의 주파수가 근접해질 때의 보정 신호가 최종 보정 신호로서 출력되기 위해서, 사용자 환경에 따른 사용자 설정 값 및 사용자 설정 시간이 입력된다. 이후, 입력 신호의 주파수가 카운트되어 제1 카운트 신호가 출력되며, 출력 신호를 분주한 피드백 신호의 주파수가 카운트되여 제2 카운트 신호가 출력된다. 상기 제1 및 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호가 출력되는데, 제1 카운트 신호와 제2 카운트 신호 간의 카운트 차이를 나타내는 카운트 비교 신호가 사용자 설정 값보다 큰 경우에는 비교 제어 신호가 출력되고, 상기 비교 제어 신호에 응답하여 제1 카운트 신호와 제2 카운트 신호가 비교되어 그 결과에 따라 보정 업 신호 또는 보정 다운 신호가 출력된다. 이를 기초로 보정 신호는 이진 탐색 알 고리즘에 기초하여 갱신되어 출력된다. 반면에, 사용자 설정 시간의 경과 후에도 카운트 비교 신호가 사용자 설정 값보다 작은 경우에는 비교 종료 신호가 출력되고, 비교 종료 신호에 응답하여 비교 종료 신호가 출력되기 직전의 보정 신호가 최종 보정 신호로서 출력된다.
도 6은 본 발명의 일 실시예에 따른 적응 주파수 보정 방법을 나타내는 블록도이다.
도 6을 참조하면, 적응 주파수 보정 방법(300)은 사용자 설정 값을 입력(S305)하고, 사용자 설정 시간을 입력(S310)한다. 그리고, 입력 신호의 주파수를 카운트하여 제1 카운트 신호를 출력(S315)하고, 피드백 신호의 주파수를 카운트하여 제2 카운트 신호를 출력(S320)하며, 제1 카운트 신호와 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호를 출력(S325, S330)한다. 상기 비교 제어 신호에 응답해서는 제1 카운트 신호와 제2 카운트 신호를 비교하여 보정 업 신호 또는 보정 다운 신호를 출력(S335)하고, 보정 업 신호 또는 보정 다운 신호를 기초로 보정 신호를 갱신하여 출력(S340)한다. 상기 비교 종료 신호에 응답해서는 비교 종료 신호가 출력되기 직전의 보정 신호를 최종 보정 신호로 출력(S345)한다.
사용자 환경에 따라 사용자 설정 값 및 사용자 설정 시간이 입력되고, 입력 신호와 피드백 신호의 주파수가 카운트되어 제1 카운트 신호 및 제2 카운트 신호가 출력된다. 이후, 사용자 설정 값 및 사용자 설정 시간을 기초로, 사용자 설정 시간 내에 제1 카운트 신호 및 제2 카운트 신호 간의 카운트 차이를 나타내는 카운트 비교 신호가 사용자 설정 값보다 크게 되는지를 판단한다. 이 때, 카운트 비교 신호 가 사용자 설정 시간 내에 사용자 설정 값보다 크게 되는 경우에는 비교 제어 신호가 출력되어 제1 카운트 신호와 제2 카운트 신호가 비교된다. 상기 비교 결과에 따라 보정 업 신호 또는 보정 다운 신호가 출력되고, 보정 신호는 보정 업 신호 또는 보정 다운 신호에 응답하여 이진 탐색 알고리즘에 따라 갱신되어 출력된다. 반면에, 카운트 비교 신호가 사용자 설정 시간이 경과한 후에도 사용자 설정 값보다 크게 되지 못하는 경우에는 비교 종료 신호가 출력되어 비교 종료 신호가 출력되기 직전의 보정 신호가 최종 보정 신호로서 출력된다. 이처럼, 입력 신호와 출력 신호의 주파수 차이가 근접해져서 최종 보정 신호가 출력되기 전까지, 보정 업 신호 또는 보정 다운 신호가 출력되어 보정 신호를 갱신하는 동작이 반복되고, 양 신호 간의 주파수 차이가 근접해지는 경우에는 최적의 주파수 범위에 상응하는 최종 보정 신호가 발생된다. 이후, 최종 보정 신호에 기초하여 입력 신호와 피드백 신호의 주파수 및 위상이 비교됨으로써 출력 신호의 주파수가 고정되고, 안정적인 주파수의 출력 신호가 생성된다.
본 발명은 도면에 도시된 실시예들을 참조하여 설명되었으나 상기 광대역 주파수 합성기의 구성 및 적응 주파수 보정 장치의 구성은 예시적인 것에 불과하며, 해당 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다양하게 수정 및 변경할 수 있다.
본 발명에 따르면, 적응 주파수 보정 장치는 빠른 탐색 방법을 이용하여 전압 제어 발진기의 동작 특성 곡선을 결정함으로써 광대역 주파수 합성기의 고정 시간(Locking Time)을 감소시키고 전체적인 시스템의 성능을 향상시킬 수 있다. 또한, 광대역 주파수 합성기는 빠른 탐색 방법을 이용하여 전압 제어 발진기의 동작 특성 곡선을 결정함으로써 고정 시간을 감소시킬 수 있다. 따라서 본 발명에 따른 적응 주파수 보정 장치 및 광대역 주파수 합성기는 안정적인 주파수의 출력 신호가 요구되는 회로 및 통신 시스템 등에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 광대역 주파수 합성기를 나타내는 블록도이다.
도 2는 도 1의 광대역 주파수 합성기 내부의 위상 고정 루프를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 적응 주파수 보정 장치를 나타내는 블록도이다.
도 4는 도 3의 적응 주파수 보정 장치 내부의 모니터링부를 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 광대역 주파수 합성 방법을 나타내는 블록도이다.
도 6은 본 발명의 일 실시예에 따른 적응 주파수 보정 방법을 나타내는 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
40 : 적응 주파수 보정 장치 42 : 제1 카운터부
44 : 제2 카운터부 46 : 비교부
48 : 스테이트 머신 50 : 모니터링부

Claims (9)

  1. 입력 신호의 주파수를 카운트하여 제1 카운트 신호를 출력하는 제1 카운터부;
    출력 신호를 분주한 피드백 신호의 주파수를 카운트하여 제2 카운트 신호를 출력하는 제2 카운터부;
    상기 제1 카운트 신호와 상기 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호를 출력하는 모니터링부;
    상기 비교 제어 신호에 응답하여 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하고, 그 비교 결과에 따라 보정 업 신호 또는 보정 다운 신호를 출력하는 비교부; 및
    상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 보정 신호를 갱신하여 출력하는 스테이트 머신을 포함하는 적응 주파수 보정 장치.
  2. 제 1 항에 있어서, 상기 모니터링부는
    상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하여 상기 제1 카운트 신호와 상기 제2 카운트 신호 간의 카운트 차이를 나타내는 카운트 비교 신호를 출력하는 주파수 차이 검출부;
    상기 카운트 비교 신호가 사용자 설정 값보다 큰 경우에 상기 비교 제어 신호를 출력하는 비교 판단부; 및
    사용자 설정 시간의 경과 후에도 상기 카운트 비교 신호가 상기 사용자 설정 값보다 작은 경우에 상기 비교 종료 신호를 출력하는 종료 판단부를 포함하는 것을 특징으로 하는 적응 주파수 보정 장치.
  3. 제 2 항에 있어서, 상기 제1 및 제2 카운터부는 상기 비교 제어 신호에 응답하여 리셋되는 것을 특징으로 하는 적응 주파수 보정 장치.
  4. 제 2 항에 있어서, 상기 스테이트 머신은 상기 비교 종료 신호에 응답하여 상기 비교 종료 신호가 출력되기 직전의 상기 보정 신호를 최종 보정 신호로 출력하는 것을 특징으로 하는 적응 주파수 보정 장치.
  5. 출력 신호를 분주한 피드백 신호와 입력 신호의 주파수를 비교하여 그 비교 결과를 기초로 보정 신호를 출력하는 적응 주파수 보정 장치;
    상기 피드백 신호와 상기 입력 신호의 주파수 및 위상을 비교하여 그 비교 결과를 기초로 제어 전압을 출력하는 위상 고정 루프; 및
    상기 보정 신호 및 상기 제어 전압을 기초로 상기 출력 신호를 출력하는 전압 제어 발진기를 포함하고, 상기 적응 주파수 보정 장치는
    상기 입력 신호의 주파수를 카운트하여 제1 카운트 신호를 출력하는 제1 카운터부;
    상기 피드백 신호의 주파수를 카운트하여 제2 카운트 신호를 출력하는 제2 카운터부;
    상기 제1 카운트 신호와 상기 제2 카운트 신호를 기초로 비교 제어 신호 또는 비교 종료 신호를 출력하는 모니터링부;
    상기 비교 제어 신호에 응답하여 상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하고, 그 비교 결과에 따라 보정 업 신호 또는 보정 다운 신호를 출력하는 비교부; 및
    상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 상기 보정 신호를 갱신하여 출력하는 스테이트 머신을 포함하는 것을 특징으로 하는 광대역 주파수 합성기.
  6. 제 5 항에 있어서, 상기 모니터링부는
    상기 제1 카운트 신호와 상기 제2 카운트 신호를 비교하여 상기 제1 카운트 신호와 상기 제2 카운트 신호 간의 카운트 차이를 나타내는 카운트 비교 신호를 출력하는 주파수 차이 검출부;
    상기 카운트 비교 신호가 사용자 설정 값보다 큰 경우에 상기 비교 제어 신호를 출력하는 비교 판단부; 및
    사용자 설정 시간의 경과 후에도 상기 카운트 비교 신호가 상기 사용자 설정 값보다 작은 경우에 상기 비교 종료 신호를 출력하는 종료 판단부를 포함하는 것을 특징으로 하는 광대역 주파수 합성기.
  7. 제 6 항에 있어서, 상기 제1 및 제2 카운터부는 상기 비교 제어 신호에 응답하여 리셋되는 것을 특징으로 하는 광대역 주파수 합성기.
  8. 제 6 항에 있어서, 상기 스테이트 머신은 이진 탐색 알고리즘을 이용하여 상기 보정 업 신호 또는 상기 보정 다운 신호를 기초로 상기 보정 신호를 갱신하는 것을 특징으로 하는 광대역 주파수 합성기.
  9. 제 8 항에 있어서, 상기 스테이트 머신은 상기 비교 종료 신호에 응답하여 상기 비교 종료 신호가 출력되기 직전의 상기 보정 신호를 최종 보정 신호로 출력하는 것을 특징으로 하는 광대역 주파수 합성기.
KR1020070120639A 2007-11-26 2007-11-26 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기 KR100925156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070120639A KR100925156B1 (ko) 2007-11-26 2007-11-26 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070120639A KR100925156B1 (ko) 2007-11-26 2007-11-26 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기

Publications (2)

Publication Number Publication Date
KR20090054000A KR20090054000A (ko) 2009-05-29
KR100925156B1 true KR100925156B1 (ko) 2009-11-05

Family

ID=40861239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120639A KR100925156B1 (ko) 2007-11-26 2007-11-26 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기

Country Status (1)

Country Link
KR (1) KR100925156B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9762220B2 (en) 2015-01-02 2017-09-12 Samsung Electronics Co., Ltd. Frequency synthesizer and method controlling frequency synthesizer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710664B2 (en) 2002-04-22 2004-03-23 Rf Micro Devices, Inc. Coarse tuning for fractional-N synthesizers
KR20050037304A (ko) * 2003-10-18 2005-04-21 삼성전자주식회사 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
US20050258906A1 (en) 2004-05-24 2005-11-24 Chih-Chin Su Self-calibrating, fast-locking frequency synthesizer
KR20070009749A (ko) * 2005-07-14 2007-01-19 (주)에프씨아이 주파수 합성기의 적응 주파수 조정장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710664B2 (en) 2002-04-22 2004-03-23 Rf Micro Devices, Inc. Coarse tuning for fractional-N synthesizers
KR20050037304A (ko) * 2003-10-18 2005-04-21 삼성전자주식회사 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
US20050258906A1 (en) 2004-05-24 2005-11-24 Chih-Chin Su Self-calibrating, fast-locking frequency synthesizer
KR20070009749A (ko) * 2005-07-14 2007-01-19 (주)에프씨아이 주파수 합성기의 적응 주파수 조정장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9762220B2 (en) 2015-01-02 2017-09-12 Samsung Electronics Co., Ltd. Frequency synthesizer and method controlling frequency synthesizer

Also Published As

Publication number Publication date
KR20090054000A (ko) 2009-05-29

Similar Documents

Publication Publication Date Title
KR101199780B1 (ko) 주파수 합성기의 주파수 보정 장치 및 그 방법
US8183950B2 (en) Auto-calibration for ring oscillator VCO
US7746182B2 (en) Systems and methods for voltage controlled oscillator calibration
KR102516357B1 (ko) 외부 신호에 응답하여 발진기의 주파수를 보정하는 장치 및 방법
US20070249293A1 (en) System and method for self calibrating voltage-controlled oscillator
EP1033815A2 (en) PLL circuit
KR102375949B1 (ko) 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
JP5367075B2 (ja) Ｐｌｌ周波数シンセサイザ
US20090212876A1 (en) Oscillator controlling apparatus
US8509372B1 (en) Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
KR100925156B1 (ko) 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기
KR20070015729A (ko) 고속 락 기능을 갖는 주파수 합성기
US9356612B2 (en) Method and apparatus to calibrate frequency synthesizer
US7471159B2 (en) Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
KR100847686B1 (ko) 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법
JP6896186B2 (ja) ロック検出回路及び位相同期回路
KR100916641B1 (ko) 오류 보상 회로 및 이를 포함하는 광대역 주파수 합성기
KR101655544B1 (ko) 점진적 비교 횟수 증가 기법을 이용한 자동 주파수 조절기 및 이를 포함하는 광대역 주파수 합성기
KR102282954B1 (ko) 광대역 주파수 합성기 및 불요 신호 개선 방법
KR102493467B1 (ko) 버랙터 회로를 포함하는 발진장치 및 이의 동작 방법
KR100632673B1 (ko) 위상고정루프의 락타임 조절 기능을 가지는 무선통신단말기 및 그 방법
KR101697309B1 (ko) 광대역 하모닉 락 발생을 방지하는 지연 고정 루프 회로 그 지연 고정 방법
CN113507286A (zh) 确定时钟信号的方法、设备以及计算机可读存储介质
JP2015154249A (ja) 位相同期回路および同期方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141029

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 10