DE60200566T2

DE60200566T2 - Spannungsgesteuerter Oszillator in einem Phasenregelkreis

Info

Publication number: DE60200566T2
Application number: DE60200566T
Authority: DE
Inventors: Masaru Hasegawa
Original assignee: NEC Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2001-03-27
Filing date: 2002-03-22
Publication date: 2005-06-23
Anticipated expiration: 2022-03-23
Also published as: US6825731B2; US20020140504A1; DE60200566D1; EP1246356A1; EP1246356B1; JP2002290212A

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft einen spannungsgesteuerten Oszillator und insbesondere einen spannungsgesteuerten Oszillator, der eine Oszillationsfrequenzabweichung unterdrücken kann.
2. Beschreibung des Standes der Technik
Ein typischer spannungsgesteuerter Oszillator (VCO) erzeugt ein Ausgangssignal, das bei einer Frequenz oszilliert, die in Übereinstimmung mit einer von einer externen Einheit angelegten Spannung bestimmt wird. Der spannungsgesteuerte Oszillator (VCO) wird zum Beispiel in verschiedenen Gebieten wie z. B. Informationsbearbeitung und Kommunikation verwendet.
Ein herkömmlicher spannungsgesteuerter Oszillator (VCO) wird mit Bezug auf 1 beschrieben, die ein die Schaltstruktur des herkömmlichen spannungsgesteuerten Oszillators (VCO) zeigendes Schaltdiagramm ist. Der herkömmliche spannungsgesteuerte Oszillator (VCO) 105 umfaßt einen Vorspannungsgenerator (BG) 108, einen Ringoszillator (RO) 109 und einen Pegelkonverter (L-C) 107.
Dem Vorspannungsgenerator (BG) 108 werden von einer externen Einheit eine konstante Spannung V_cn1 mit einem vorbestimmten Spannungswert und einer Steuerspannung V_cnt angelegt. Weiterhin wird dem Vorspannungsgenerator (BG) 108 und dem Ringoszillator (RO) 109 von einer externen Einheit eine Energieversorgungsspannung angelegt. Die Ausgänge des Vorspannungsgenerators (BG) 108 werden dem Ringoszillator (RO) 109 zugeführt. Der Vorspannungsgenerator (BG) 108 kompensiert den Betriebsstrom des Ringoszillators (RO) 109. Kompensation bedeutet, daß es einer ausreichenden Strommenge ermöglicht wird, zu schnellen ansteigenden und abfallenden Betriebsschritten des Ringoszillators (RO) 109 zu fließen. Durch diese Kompensation kann man eine Hochfrequenz charakteristik erhalten. Der Pegelkonverter (L-C) 107 erzeugt ein auf den Ausgängen des Ringoszillators (RO) 109 beruhendes Ausgangssignal F_VCO.
Der Ringoszillator (RO) 109 umfaßt N Inversionstyp-Differentialverstärker. N ist eine ganze Zahl gleich oder größer als 2. Jeder der N Inversionstyp-Differentialverstärker arbeitet basierend auf den Ausgängen des Vorspannungsgenerators (BG) 108. Das heißt, daß der Betriebsstrom jedes der N Inversionstyp-Differentialverstärker indirekt durch Addieren eines in Übereinstimmung mit der konstanten Spannung V_cn1 bestimmten Stroms I_cn1 und eines in Übereinstimmung mit der Steuerspannung V_cnt bestimmten Stroms I_cnt bestimmt wird. Auf diese Weise wird im Ringoszillator (RO) 109 ein Versatz der Oszillationsfrequenz, basierend auf der konstanten Spannung V_cn1, eingestellt, und die Oszillationsfrequenz ist proportional zur Spannung V_cnt. Der Ringoszillator (RO) 109 legt dem Pegelkonverter (L-C) 107 über einen ersten Ausgangsanschluß OUT1 entweder eine den maximalen Peak zeigende maximale Spannung V_OUT1 oder eine den minimalen Peak zeigende minimale Spannung V_OUT2 an. Der Ringoszillator (RO) 109 legt dem Pegelkonverter (L-C) 107 durch einen zweiten Ausgangsanschluß OUT2 außerdem die andere (verbleibende) von maximaler Spannung V_OUT1 bzw. minimaler Spannung V_OUT2 an.
Der Pegelkonverter (L-C) 107 erhöht die Spannungsdifferenz zwischen der minimalen Spannung V_OUT2 und der maximalen Spannung V_OUT1 auf einen CMOS-Pegel und erzeugt das Ausgangssignal F_VCO. Das vom Pegelkonverter (L-C) 107 erzeugte Ausgangssignal F_VCO wird als Ausgangssignal des spannungsgesteuerten Oszillators (VCO) 105 nach draußen ausgesendet.
Es wird die Beziehung der Oszillationsfrequenz des durch den spannungsgesteuerten Oszillator (VCO) 105 erzeugten Ausgangssignals F_VCO und der Steuerspannung V_cnt beschrieben. 3 ist ein Diagramm, das die Beziehung zeigt. Wenn die Spannung V_cnt über eine Schwellenspannung V_a101 eines Transistors steigt, der im spannungsgesteuerten Oszillator (VCO) 105 enthalten ist, beginnt die Oszillationsfrequenz des Ausgangssignals F_VCO, linear von 0 (Hz) anzusteigen, wie dies durch Symbol X1 gezeigt ist. Daher erzeugt der spannungsgesteuerte Oszillator (VCO) 105 in einem Bereich von der Schwellenspannung V_a101 bis zur Energieversorgungsspannung V_DD das Ausgangssignal F_VCO mit der Oszillationsfrequenz, die der Steuerspannung V_cnt proportional ist. Daher kann das Ausgangssignal F_VCO einer gewünschten Oszillationsfrequenz F_b101 erhalten werden, wenn die Steuerspannung V_cnt gleich V_b101 (V_a101 < V_b101 < V_DD) ist.
Aufgrund einer Rauschkomponente empfängt die Spannung V_b101 jedoch Störungen und ändert sich. Dabei wird die Änderung der gewünschten Oszillationsfrequenz F_b101 in Übereinstimmung mit der Neigung der Frequenzcharakteristik groß, die, wie durch Symbol X1 gezeigt, steil ist. Um die große Änderung der Oszillationsfrequenz zu unterdrücken, wird die Versatzfrequenz F_a101 durch Addition des Stroms I_cnt, der der konstanten Spannung V_cnt im Vorspannungsgenerator (BG) 108 entspricht, eingeführt. Die Versatzfrequenz F_a101 ist größer als 0 (Hz) und kleiner als die gewünschte Frequenz F_b101 und wird als Referenzfrequenz oder freischwingende Oszillationsfrequenz bezeichnet. Daher kann der spannungsgesteuerte Oszillator (VCO) 105 das Ausgangssignal F_VCO so erzeugen, daß es eine durch Symbol Y101 gezeigte Frequenzcharakteristik aufweist, die sanfter als die durch Symbol X1 gezeigte Frequenzcharakteristik ist.
Als nächstes wird der Vorspannungsgenerator (BG) 108 beschrieben, der eine Zusatzschaltung 108a und eine Spiegelschaltung 108b umfaßt.
Die Zusatzschaltung 108a umfaßt einen P-Kanal-MOS-(PMOS-)Transistor 111 und N-Kanal-MOS-(NMOS-)Transistoren 112 und 113. Die Energieversorgungsspannung der höheren Seite V_DD ist mit der Sourceelektrode des PMOS-Transistors 11 verbunden. Die Drainelektrode des PMOS-Transistors 11 ist mit den Drainelektroden der NMOS-Transistoren 112 und 113 verbunden. Die konstante Spannung V_cn1 wird der Gateelektrode des NMOS-Transistors 112 von der externen Einheit angelegt. Weiterhin ist die Sourceelektrode des NMOS-Transistors 112 mit der niedrigeren Energieversorgungsspannung verbunden und im allgemeinen geerdet. Die Spannung V_cnt wird der Gateelektrode des NMOS-Transistors 113 von der externen Einheit angelegt. Die Sourceelektrode des NMOS-Transistors 113 ist weiterhin mit der niedrigeren Energieversorgungsspannung verbunden und im allgemeinen geerdet.
Die Spiegelschaltung 108b umfaßt einen PMOS-Transistor 114 und einen NMOS-Transistor 115. Die höhere Energieversorgungsspannung V_DD ist mit der Sourceelektrode des PMOS-Transistors 114 verbunden. Die Gateelektrode des PMOS-Transistors 114 ist mit der Drainelektrode des PMOS-Transistors 111 verbunden. Die Drainelektrode des NMOS- Transistors 115 ist mit der Drainelektrode des PMOS-Transistors 114 verbunden. Weiterhin ist die Sourceelektrode des NMOS-Transistors 115 mit der niedrigeren Energieversorgungsspannung verbunden und im allgemeinem geerdet.
Die Spiegelschaltung veranlaßt den Strom, durch einen mit einem ersten Transistor verbundenen zweiten Transistor mit der gleichen Größe zu fließen wie die Größe des Stroms, der durch den ersten Transistor fließt, oder eine Größe proportional zur Größe des Stroms, der wie ein Spiegel durch den ersten Transistor fließt. Der durch den zweiten Transistor fließende Strom nimmt proportional zu, wenn der durch den ersten Transistor fließende Strom zunimmt. Daher wird der Ausgang des PMOS-Transistors 111 dem Ringoszillator (RO) 109 vom Vorspannungsgenerator (BG) 108 als Signal zugeführt, das einer Addition des in Übereinstimmung mit der konstanten Spannung V_cn1 bestimmten Stroms I_cn1 und des in Übereinstimmung mit der Spannung V_cnt bestimmten Stroms I_cnt entspricht. Weiterhin wird der Ausgang des PMOS-Transistors 114 dem Ringoszillator (RO) 109 vom Vorspannungsgenerator (BG) 108 zugeführt.
Als nächstes wird der Ringoszillator (RO) 109 beschrieben. Im in 1 gezeigten herkömmlichen spannungsgesteuerten Oszillator ist das oben erwähnte N eine gerade Zahl gleich oder gößer als 2, und insbesondere ist N gleich 4. In diesem Fall umfaßt der Ringoszillator (RO) 109 erste bis vierte Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d. Jeder der ersten bis vierten Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d ist von PMOS-Transistoren 121, 122, 123 und 124 und NMOS-Transistoren 125, 126 und 129 umfaßt. Die ersten bis vierten Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d weisen grundsätzlich die gleiche Schaltstruktur auf. Daher wird die Schaltstruktur des ersten Inversionstyp-Differentialverstärkers 109 beschrieben.
Die Energieversorgungsspannung V_DD der höheren Seite ist mit den Sourceelektroden der PMOS-Transistoren 121, 122, 123 und 124 verbunden. Die Gateelektroden der PMOS-Transistoren 122 und 123 sind mit der Drainelektrode bzw. der Gateelektrode des PMOS-Transistors 111 verbunden. Hier stellt jeder der PMOS-Transistoren 112 und 123 eine Stromspiegelschaltung mit PMOS-Transistor 111 dar. Die Gateelektrode des NMOS-Transistors 129 ist mit der Drainelektrode und der Gateelektrode des NMOS-Transistors 115 verbunden. Außerdem ist die Sourceelektrode des NMOS-Transistors 129 mit der niedrigeren Energieversorgungsspannung verbunden und im allgemeinen geerdet. Der NMOS-Transistor 129 stellt eine Stromspiegelschaltung mit NMOS-Transistor 115 dar. Die Drainelektrode des NMOS-Transistors 129 ist mit den Sourceelektroden der NMOS-Transistoren 125 und 126 verbunden. Die Drainelektrode des NMOS-Transistors 125 ist mit den Drainelektroden der PMOS-Transistoren 121 und 122 und der Gateelektrode des PMOS-Transistors 121 verbunden. Die Drainelektrode des NMOS-Transistors 126 ist mit den Drainelektroden der PMOS-Transistoren 123 und 124 und der Gateelektrode des PMOS-Transistors 124 verbunden.
Die Gateelektrode des NMOS-Transistors 125 des zweiten Inversionstyp-Differentialverstärkers 109b ist mit der Drainelektrode des NMOS-Transistors 125 des ersten Inversionstyp-Differentialverstärkers 109a verbunden. Die Gateelektrode des NMOS-Transistors 126 des zweiten Inversionstyp-Differentialverstärkers 109b ist mit der Drainelektrode des NMOS-Transistors 126 des ersten Inversionstyp-Differentialverstärkers 109a verbunden.
Auf ähnliche Weise ist die Gateelektrode des NMOS-Transistors 125 des dritten Inversionstyp-Differentialverstärkers 109c mit der Drainelektrode des NMOS-Transistors 125 des zweiten Inversionstyp-Differentialverstärkers 109b verbunden. Die Gateelektrode des NMOS-Transistors 126 des dritten Inversionstyp-Differentialverstärkers 109c ist mit der Drainelektrode des NMOS-Transistors 126 des zweiten Inversionstyp-Differentialverstärkers 109b verbunden. Außerdem ist die Gateelektrode des NMOS-Transistors 125 des vierten Inversionstyp-Differentialverstärkers 109d mit der Drainelektrode des NMOS-Transistors 125 des dritten Inversionstyp-Differentialverstärkers 109c verbunden. Die Gateelektrode des NMOS-Transistors 126 des vierten Inversionstyp-Differentialverstärkers 109d ist mit der Drainelektrode des NMOS-Transistors 126 des dritten Inversionstyp-Differentialverstärkers 109c verbunden. Außerdem ist die Gateelektrode des NMOS-Transistors 125 des ersten Inversionstyp-Differentialverstärkers 109a mit der Drainelektrode des NMOS-Transistors 126 des vierten Inversionstyp-Differentialverstärkers 109d verbunden. Die Gateelektrode des NMOS-Transistors 126 des ersten Inversionstyp-Differentialverstärkers 109a ist mit der Drainelektrode des NMOS-Transistors 125 des vierten Inversionstyp-Differentialverstärkers 109d verbunden. Auch ist die Drainelektrode des NMOS-Transistors 125 des vierten Inversionstyp-Differentialverstärkers 109d durch den ersten Ausgangsanschluß OUT1 mit dem Pegelkonverter (L-C) 107 verbunden. Die Drainelektrode des NMOS-Transistors 126 des vierten Inversionstyp-Differentialverstärkers 109d ist durch den zweiten Ausgangsanschluß OUT2 mit dem Pegelkonverter (L-C) 107 verbunden.
Als nächstes wird der Betrieb des Vorspannungsgenerators (BG) 108 und des Ringoszillators (RO) 109 des oben erwähnten spannungsgesteuerten Oszillators (VCO) 105 mit Bezug auf 1 beschrieben. Hier wird ein Referenzpegel auf die konstante Spannung V_cn1 vorgespannt, und ein Steuerpegel wird auf die Spannung V_cnt vorgespannt, die dem spannungsgesteuerten Oszillator (VCO) 105 angelegt wird.
NMOS-Transistor 112 läßt Drainstrom ID112 in Übereinstimmung mit der konstanten Spannung V_cn1 als Vorspannung fließen. Es wird jedoch angenommen, daß der Drainstrom ID113 des NMOS-Transistors 113 gleich 0 (A) ist, weil sich der NMOS-Transistor 113 nun im ausgeschalteten Zustand befindet oder die Steuerspannung V_cnt die Schwellenspannung nicht erreicht. Weil Gate und Drain des PMOS-Transistors 111 mit dem gleichen Knoten verbunden sind, befindet sich PMOS-Transistor 111 im Sättigungsbereich. Dabei ist der Gatespannungspegel des PMOS-Transistors 11 gleich den Gatepegeln des PMOS-Transistors 114 der Spiegelschaltung 108b und jedes der PMOS-Transistoren 122 und 123 in jedem der ersten bis vierten Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d im Ringoszillator (RO) 109. Sowohl der PMOS-Transistor 114 als auch die PMOS-Transistoren 122 und 123 in jedem der ersten bis vierten Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d stellen eine Stromspiegelschaltung mit dem PMOS-Transistor 111 dar. Daher fließt der Strom, der in Übereinstimmung mit dem Verhältnis der Gateparameter des PMOS-Transistors 111 wie z. B. Schwellenspannung, Gatelänge und Gatestärke der Gateoxidationsschicht und denen jeder der PMOS-Transistoren 114, 122 und 123 bestimmt ist, als Drainstrom jedes der PMOS-Transistoren 114, 122 und 123.
Als Drainstrom ID115 des NMOS-Transistors 115 fließt nur Drainstrom ID114 des PMOS-Transistors 114, der in Übereinstimmung mit dem Verhältnis der Gateparameter des PMOS-Transistors 111 und denen des PMOS-Transistors 114 bestimmt wird. Weil Gate und Drain des NMOS-Transistors 115 mit dem gleichen Knoten verbunden sind, befindet sich NMOS-Transistor 115 im Sättigungsbereich, und der Gatespannungspegel wird bestimmt, um Drainstrom ID115 fließen zu lassen. Der Gatespannungspegel ist gleich dem Gatepegel des NMOS-Transistors 129 jedes der ersten bis vierten Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d. NMOS-Transistoren 129 jedes der ersten bis vierten Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d stellen eine Stromspiegelschaltung mit NMOS-Transistor 115 dar. Daher fließt der in Übereinstimmung mit dem Verhältnis der Gateparameter des NMOS-Transistors 115 und denen des NMOS-Transistors 129 bestimmte Strom als Drainstrom des NMOS-Transistors 129.
Wenn Steuerspannung V_cnt ansteigt und gleich oder höher als der Schwellenwert des NMOS-Transistors 113 wird, wird dieser eingeschaltet. Dabei beginnt der Drainstrom ID113 des NMOS-Transistors 113 zu fließen. Wenn die Spannung V_cnt steigt, fließen die Drainströme ID113 des NMOS-Transistors 113 stärker. Daher nimmt auch der Drainstrom ID111 des PMOS-Transistors 111 zu. Als Folge nehmen auch der Drainstrom jedes der PMOS-Transistoren 122 und 123 der Stromspiegelschaltungen und der Drainstrom des NMOS-Transistors 129 zu.
Wenn der Referenzpegel auf die konstante Spannung V_cn1 vorgespannt wird und die Spannung V_cnt nicht geliefert wird, fließt der Drainstrom ID129 durch den NMOS-Transistor 129 des ersten Inversionstyp-Differentialverstärkers 109a. Daher fließt der Drainstrom ID129 des NMOS-Transistors 129 dort durch einen Knoten, wo die Sourceelektroden der NMOS-Transistoren 125 und 126 mit der Drainelektrode des NMOS-Transistors 129 gemeinsam verbunden sind.
NMOS-Transistoren 125 und 126 der Differentialschaltung als Schalter arbeiten mit Drainstrom ID129 des oben erwähnten NMOS-Transistors 129. NMOS-Transistoren 125 und 126 im ersten Inversionstyp-Differentialverstärker 109a lassen Drainströme ID125 und ID126 in Übereinstimmung mit Eingangssignalen fließen, d. h. Ausgangssignalen vom vierten Inversionstyp-Differentialverstärker 109d, um sie den PMOS-Transistoren 121 und 124 als aktive Lasten zuzuführen. Wenn NMOS-Transistor 125 eingeschaltet und NMOS-Transistor 126 ausgeschaltet wird, fließt der Strom durch NMOS-Transistor 125 und PMOS-Transistor 121. Dabei wird der Ausgang des NMOS-Transistors 125 im ersten Inversionstyp-Differentialverstärker 109a oder der Eingang des NMOS-Transistors 125 im zweiten Inversionstyp-Differentialverstärker 109b wegen des Potentialabfalls entsprechend der Drain-Source-Spannung VDS121 des PMOS-Transistors 121 niedrig. Da sich NMOS-Transistor 126 im ausgeschalteten Zustand befindet, wird der Ausgang des NMOS-Transistors 126 im ersten Inversionstyp-Differentialverstärker 109a oder der Eingang des NMOS-Transistors 126 des zweiten Inversionstyp-Differentialverstärkers 109b hoch.
PMOS-Transistoren 122 und 123, die parallel als aktive Lasten verbunden sind, stellen zusammen mit Vorspannungsgenerator (BG) 108 Spiegelschaltungen dar. Indem man den Spiegelstrom durch die Spiegelschaltung fließen läßt, entsteht der Effekt, daß NMOS-Transistoren 125 und 126 Ströme schnell fließen lassen, wenn NMOS-Transistoren 125 und 126 ein- oder ausgeschaltet werden. Daher ist es möglich, die Anstieg- und Abfallvorgänge schnell zu gestalten, um die Oszillation bei hoher Geschwindigkeit zu fördern.
Wenn der Pegel der dem Vorspannungsgenerator (BG) 108 angelegten Spannung V_cnt steigt, beginnt der Drainstrom ID129 des NMOS-Transistors 129 des ersten Inversionstyp-Differentialverstärkers 109 zu fließen. Dabei nimmt der Schaltstrom des ersten Inversionstyp-Differentialverstärkers 109a zu. Wenn der Strom zunimmt, nimmt die Antriebsfähigkeit für die Schaltung zu. Außerdem kann die Zeit zum Laden der Ausgangslast, d. h. können die Gatekapazitäten des NMOS-Transistors 125 und des NMOS-Transistors 126 des zweiten Inversionstyp-Differentialverstärkers 109b und die Verdrahtungsleitungskapazitäten kurz gehalten werden. Mit anderen Worten wird die Verzögerungszeit in den ersten Inversionstyp-Differentialverstärkern 109a kurz.
Wenn NMOS-Transistor 125 des ersten Inversionstyp-Differentialverstärkers 109a eingeschaltet wird und sich NMOS-Transistor 126 im ausgeschalteten Zustand befindet, befinden sich, wie oben erwähnt, der Ausgang des NMOS-Transistors 125 auf einem niedrigen Pegel und der Ausgang des NMOS-Transistors 126 auf einem hohen Pegel. Daher wird dem NMOS-Transistor 125 des zweiten Inversionstyp-Differentialverstärkers 109b der niedrige Pegel vom NMOS-Transistor 125 des ersten Inversionstyp-Differentialverstärkers 109a angelegt. Außerdem wird dem NMOS-Transistor 126 des zweiten Inversionstyp-Differentialverstärkers 109b der hohe Pegel vom NMOS-Transistor 126 des ersten Inversionstyp-Differentialverstärkers 109a angelegt. Deshalb werden im zweiten Inversionstyp-Differentialverstärker 109b der NMOS-Transistor 125 aus- und NMOS-Transistor 126 eingeschaltet. Als Ergebnis befindet sich der Ausgang des NMOS-Transistors 125 auf einem hohen Pegel und der Ausgang des NMOS-Transistors 126 auf einem niedrigen Pegel. Daher wird dem NMOS-Transistor 125 des dritten Inversionstyp-Differentialverstärkers 109c der hohe Pegel vom NMOS-Transistor 125 des zweiten Inversionstyp-Differentialverstärkers 109b zugeführt. Außerdem wird dem NMOS-Transistor 126 des dritten Inversionstyp-Differentialverstärkers 109c der niedrige Pegel vom NMOS-Transistor 126 des zweiten Inversionstyp-Differentialverstärkers 109a zugeführt. Deshalb wird im dritten Inversionstyp- Differentialverstärker 109c NMOS-Transistor 125 ein- und NMOS-Transistor 126 ausgeschaltet. Als Ergebnis befindet sich der Ausgang des NMOS-Transistors 125 auf einem niedrigen Niveau und der des NMOS-Transistors 126 auf einem hohen Niveau. Daher wird dem NMOS-Transistor 125 des vierten Inversionstyp-Differentialverstärkers 109d der niedrige Pegel vom NMOS-Transistor 125 des dritten Inversionstyp-Differentialverstärkers 109b zugeführt. Außerdem wird dem NMOS-Transistor 126 des vierten Inversionstyp-Differentialverstärkers 109d der hohe Pegel vom NMOS-Transistor 126 des dritten Inversionstyp-Differentialverstärkers 109c zugeführt. Deshalb wird im zweiten Inversionstyp-Differentialverstärker 109b der NMOS-Transistor 125 aus- und NMOS-Transistor 126 eingeschaltet. Als Ergebnis befindet sich der Ausgang des NMOS-Transistors 125 auf einem hohen Pegel und der Ausgang des NMOS-Transistors 126 auf einem niedrigen Pegel. Der hohe Pegel wird dem NMOS-Transistor 126 des ersten Inversionstyp-Differentialverstärkers 109a vom NMOS-Transistor 125 des vierten Inversionstyp-Differentialverstärkers 109d zugeführt. Außerdem wird dem NMOS-Transistor 125 des ersten Inversionstyp-Differentialverstärkers 109a der niedrige Pegel vom NMOS-Transistor 126 des vierten Inversionstyp-Differentialverstärkers 109d zugeführt. Hierdurch wird im ersten Inversionstyp-Differentialverstärker 109a der NMOS-Transistor 125 ausgeschaltet und NMOS-Transistor 126 eingeschaltet. Daher wird dem NMOS-Transistor 125 des zweiten Inversionstyp-Differentialverstärkers 109b der hohe Pegel vom NMOS-Transistor 125 des ersten Inversionstyp-Differentialverstärkers 109a zugeführt. Außerdem wird dem NMOS-Transistor 126 des zweiten Inversionstyp-Differentialverstärkers 109b der niedrige Pegel vom NMOS-Transistor 126 zugeführt. Deshalb wird im zweiten Inversionstyp-Differentialverstärker 109b der NMOS-Transistor 125 ein- und der NMOS-Transistor 126 ausgeschaltet.
Wie oben beschrieben, befindet sich NMOS-Transistor 125 im ersten Inversionstyp-Differentialverstärker 109a zuerst im eingeschalteten Zustand und NMOS-Transistor 126 im ausgeschalteten Zustand. Wenn der Prozeß jedoch für einen Umlauf vom ersten Inversionstyp-Differentialverstärker 109a auf den vierten Inversionstyp-Differentialverstärker 109d vorrückt, wird der NMOS-Transistor 125 im ersten Inversionstyp-Differentialverstärker 109a ausgeschaltet und NMOS-Transistor 126 eingeschaltet. Während dieser Betrieb andauert, wird eine Oszillation ausgeführt.
Im herkömmlichen spannungsgesteuerten Oszillator (VCO) 105 kann die Neigung der Frequenzcharakteristik sanft gestaltet werden, weil der oben erwähnten freischwingenden Oszillationsfrequenz F_a101 der Versatz zugefügt wird. Deshalb kann die Änderung der oben erwähnten Oszillationsfrequenz F_b101 verglichen mit dem spannungsgesteuerten Oszillator, in dem der Versatz nicht zugefügt wird, klein gestaltet werden, selbst wenn die eine Rauschkomponente enthaltende Steuerspannung V_cnt angelegt wird.
Die Frequenzcharakteristik des herkömmlichen spannungsgesteuerten Oszillators (VCO) 105 wird mit Bezug auf 4 beschrieben, die ein Diagramm der Frequenzcharakteristik des herkömmlichen spannungsgesteuerten Oszillators (VCO) zeigt.
Symbol Y101 zeigt eine Frequenzcharakteristik im Fall des "Typ-Falls". Die freischwingende Oszillationsfrequenz F_a101 beträgt etwa 500 MHz. Der Fall "Typ-Fall" bedeutet, daß es keine Herstellungsabweichung gibt. Eine solche Charakteristik wird erreicht, wenn die Schwellenspannungen V_tn der NMOS-Transistoren, die in 14 V_a101, V_a103 und V_a103 entsprechen, und die Schwellenspannungen V_tp der PMOS-Transistoren mittlere Werte einer normalen Verteilung aufweisen. Wenn jedoch während der Herstellung eine Abweichung besteht, gibt es die Frequenzcharakteristika des durch Symbol Y101' gezeigten "schnellen Falls" und des durch Symbol Y101'' gezeigten "langsamen Falls". Die Frequenzcharakteristik des "schnellen Falls" wird erhalten, wenn die Schwellenspannungen V_tn und V_tp niedriger sind. Dabei wird ein Transistor früher eingeschaltet, die parasitäre Kapazität ist niedriger, und das Signal wird früher gesendet. Die Frequenzcharakteristik des "langsamen Falls" erhält man, wenn die Schwellenspannungen V_tn und V_tp höher sind. Dabei wird der Transistor spät eingeschaltet, die parasitäre Kapazität ist größer, und das Signal wird spät gesendet. Außerdem gibt es manchmal Abweichungen der Schwellenspannungen V_tn und V_tp.
Bestimmt man die Frequenzcharakteristik unter Berücksichtigung der Abweichung während der Herstellung, wird die Obergrenze als MAX des Symbols Y101' gezeigt, und die Untergrenze wird als MIN des Symbols Y101'' gezeigt. Hier wird angenommen, daß die Spannung für Ausgangssignal F_VCO der gewünschten Oszillationsfrequenz F_b101 V_b101 ist (V_a101 < V_b101 < V_DD), und die Oszillationsfrequenz F_b101 beträgt 1000 MHz. In diesem Zustand beträgt die freischwingende Oszillationsfrequenz F_a102 in der Frequenzcharakteristik des durch Symbol Y101' gezeigten "schnellen Falls" etwa 600 MHz. Dies ist, verglichen mit der Frequenzcharakteristik des durch Symbol Y101 gezeigten "Typ-Falls", um etwa 20% schneller. Wenn die Spannung V_cnt jedoch ansteigt und Spannung V_b101 des durch Symbol Y101 gezeigten "Typ-Falls" erreicht, wird sie etwa 1000 MHz. In der durch Symbol Y101' gezeigten Frequenzcharakteristik des "schnellen Falls" wurde sie jedoch mindestens 1550 MHz, was um 55% schneller ist als im "Typ-Fall". In der durch Symbol Y101'' gezeigten Frequenzcharakteristik des "langsamen Falls" beträgt die freischwingende Oszillationsfrequenz F_a103 etwa 400 MHz. Dies ist, verglichen mit der Frequenzcharakteristik im durch Symbol Y101 gezeigten "Typ-Fall", etwa 20% später. In der durch Symbol Y101 gezeigten Frequenzcharakteristik des "Typ-Falls" wird sie jedoch 1000 (MHz), wenn die Spannung V_cnt groß wird und den Pegel von V_b101 erreicht. In der durch Symbol Y101'' gezeigten Frequenzcharakteristik des "langsamen Falls" wird sie jedoch mindestens 600 MHz, was um 40% später ist als im "Typ-Fall".
Auf diese Weise fällt die Abweichung der Frequenzcharakteristik im herkömmlichen spannungsgesteuerten Oszillator (VCO) 105 in der freischwingenden Oszillation innerhalb von 20%. Wenn die Steuerspannung V_cnt zunimmt, steigt die Abweichung jedoch auf der Seite der Obergrenze (der durch Symbol Y101' gezeigten Frequenzcharakteristik) auf 55% und auf der Seite der Untergrenze (der durch Symbol Y101'' gezeigten Frequenzcharakteristik) auf 40%. Dies liegt daran, daß im spannungsgesteuerten Oszillator (VCO) 105 viele Stromspiegelschaltungen verwendet werden. Die Abweichung der Oszillationsfrequenz wird aufgrund des Kanallängenmodulationseffekts groß. Im LSI der letzten Zeit wird der Kanallängenmodulationseffekt auffälliger, weil die Größe des Transistors klein wird.
Der Kanallängenmodulationseffekt ist der Effekt, daß der Drainstrom in Übereinstimmung mit der Zunahme der Drainspannung im Sättigungsbereich groß wird. Dieser Effekt verändert den Drainstrom in Übereinstimmung mit der Änderung der Drainspannung, was zur Änderung der Oszillationsfrequenz führt.
Als nächstes wird die Struktur einer PLL-(Phasenverriegelten Schleifen-)Schaltung, die den herkömmlichen spannungsgesteuerten Oszillator (VCO) 105 verwendet, mit Bezug auf 2 beschrieben, die die Struktur der PLL-Schaltung zeigt, die den herkömmlichen spannungsgesteuerten Oszillator (VCO) verwendet.
Die PLL-Schaltung umfaßt einen Phasenfrequenzkomparator (PFD) 101, eine Ladepumpe 102, einen Schleifenfilter 103, eine Versatzschaltung (OFST) 104, einen spannungsgesteuerten Oszillator (VCO) 105 und einen Frequenzteiler 106.
Der Phasenfrequenzkomparator (PFD) 101 vergleicht Eingangssignal F_ref und Feedbacksignal F_fb vom Frequenzteiler 106 in Phase und Frequenz und erzeugt ein Inkrementsignal UP und ein Dekrementsignal DOWN, um einen Fehler zwischen diesen Signalen zu zeigen. Man nehme zum Beispiel an, daß von einem Oszillator (nicht gezeigt) ein Taktsignal als Eingangssignal F_ref verwendet wird. Das durch den Phasenfrequenzkomparator (PFD) 101 erzeugte Inkrementsignal UP weist eine Frequenzabnahmemenge des Feedbacksignals F_fb zum Eingangssignal F_ref und eine Pulsbreite auf, die der Phasenverzögerung äquivalent ist. Außerdem weist das Dekrementsignal DOWN eine Frequenzzunahmemenge des Feedbacksignals F_fb zum Eingangssignal F_ref und eine Pulsbreite auf, die dem Phasenfortschritt äquivalent ist. Die durch den Phasenfrequenzkomparator (PFD) 101 erzeugten Inkrement- und Dekrementsignale UP und DOWN werden der Ladepumpe 102 zugeführt.
Die Ladepumpe 102 ist eine Ladepumpe mit einem einzigen Ausgang und erzeugt einen Stromimpuls in Übereinstimmung mit jeder der Pulsbreiten des Inkrementsignals UP und Dekrementsignals DOWN und führt ihn dem Schleifenfilter 103 zu. Als Reaktion auf den von der Ladepumpe 102 zugeführten Stromimpuls beaufschlagt Schleifenfilter 103 einen Kondensator (nicht gezeigt), entlädt die Ladung davon und erzeugt die Spannung V_cnt in Übereinstimmung mit dem oben erwähnten Stromimpuls. Die von diesem Schleifenfilter 103 erzeugte Spannung V_cnt wird dem spannungsgesteuerten Oszillator (VCO) 105 angelegt.
Die Versatzschaltung (OFST) 104 erzeugt die konstante Spannung V_cn1 und legt sie dem Vorspannungsgenerator (BG) 108 an.
Die konstante Spannung V_cn1 wird dem Vorspannungsgenerator (BG) 108 von der Versatzschaltung (OFST) 104 angelegt, und Spannung V_cnt wird vom Schleifenfilter 103 angelegt. Der spannungsgesteuerte Oszillator (VCO) 105 erzeugt das Ausgangssignal F_VCO, um bei einer Frequenz zu oszillieren, die in Übereinstimmung mit der von der Versatzschaltung (OFST) 104 angelegten konstanten Spannung V_cn1 und der vom Schleifenfilter 103 angelegten Spannung V_cnt bestimmt wird. Diese Oszillationsfrequenz wird indirekt, basierend auf der Addition des in Übereinstimmung mit der konstanten Spannung V_cn1 bestimmten Stroms I_cn1 und des in Ubereinstimmung mit Spannung V_cnt bestimmten Stroms I_cnt, bestimmt. Im verriegelten Zustand oszilliert der spannungsgesteuerte Oszillator (VCO) 105 bei der Frequenz M (M ist eine reale Zahl) mal der Frequenz des Eingangssignals F_ref.
Das durch den spannungsgesteuerten Oszillator (VCO) 105 erzeugte Ausgangssignal F_VCO wird als Ausgangssignal der PLL-Schaltung nach draußen ausgesandt und dem Frequenzteiler 106 zugeführt. Der Frequenzteiler 106 teilt das Ausgangssignal F_VCO in der Frequenz in 1/N und führt es dem Phasenfrequenzkomparator (PFD) 101 zu.
Als nächstes wird die Arbeitsweise der PLL-Schaltung beschrieben, die den herkömmlichen spannungsgesteuerten Oszillator (VCO) 105 verwendet.
Es sei angenommen, daß die Phase des Feedbacksignals F_fb, das an den Phasenfrequenzkomparator (PFD) 101 vom Frequenzteiler 106 zurückgeführt wird, nun gegenüber der Phase des Eingangssignals F_ref verzögert ist. In diesem Fall erzeugt Phasenfrequenzkomparator (PFD) 101 ein Inkrementsignal UP, das eine Frequenzabnahmemenge und eine Pulsbreite gleichwertig der Phasenverzögerung aufweist, und führt es der Ladepumpe 102 zu. Die Ladepumpe 102 läßt den in Übereinstimmung mit Inkrementsignal UP bestimmten Strom fließen, um den Kondensator (nicht gezeigt) im Schleifenfilter 103 zu laden. Hierdurch wird die vom Schleifenfilter 103 erzeugte Spannung V_cnt hoch. Als Ergebnis steigt die Oszillationsfrequenz des vom spannungsgesteuerten Oszillator (VCO) 150 ausgegebenen Ausgangssignals, und die Phase des Ausgangssignals F_VCO schreitet voran und nähert sich der Phase des Eingangssignals F_ref.
Andererseits erzeugt Phasenfrequenzkomparator (PFD) 101, wenn die Phase des Feedbacksignals F_fb von der Phase des Eingangssignals F_ref fortgeschritten ist, das Dekrementsignal DOWN, das eine Frequenzzunahmemenge und eine Pulsbreite äquivalent dem Phasenfortschritt aufweist, und führt es der Ladepumpe 102 zu. Die Ladepumpe entlädt die Ladung vom Kondensator (nicht gezeigt) im Schleifenfilter 103, indem der in Übereinstimmung mit Dekrementsignal DOWN bestimmte Strom mitgenommen wird. Hierdurch wird die vom Schleifenfilter 103 ausgegebene Spannung V_cnt niedrig. Als Ergebnis nimmt die Oszillationsfrequenz des vom spannungsgesteuerten Oszillator (VCO) 105 ausgegebenen Ausgangssignals F_VCO ab, und die Phase des Ausgangssignals F_VCO ist verzögert und nähert sich der Phase des Eingangssignals F_ref.
Auf diese Weise werden in der PLL-Schaltung, die den herkömmlichen spannungsgesteuerten Oszillator (VCO) 105 verwendet, Ausgangssignal F_VCO und Eingangssignal F_ref immer bezüglich Frequenz und Phase verglichen, und es wird eine Feedbacksteuerung ausgeführt, um die Phasenverzögerung oder das Phasenvoreilen des Ausgangssignals F_VCO zu korrigieren, wenn die Phasenverzögerung oder das Phasenvoreilen zwischen Ausgangssignal F_VCO und Eingangssignal F_ref existiert. Wenn die Phasenverzögerung oder das Phasenvoreilen in einen vorbestimmten Bereich fallen, erzeugt der Phasenfrequenzkomparator (PFD) 101 dann Inkrementsignal UP und Dekrementsignal DOWN, die eine identische kurze Pulsbreite aufweisen. Die Ladungsmenge, die auf den Kondensator im Schleifenfilter 103 geladen und von ihm entladen wird, wird gleich dem Gleichgewicht, und die PLL-Schaltung tritt in den verriegelten Zustand ein. In diesem verriegelten Zustand stimmt die Phase des Ausgangssignals F_VCO mit der Phase des Eingangssignals F_ref überein. In der PLL-Schaltung, die den herkömmlichen spannungsgesteuerten Oszillator (VCO) 105 verwendet, kann die Änderung der gewünschten Oszillationsfrequenz jedoch, verglichen mit der PLL-Schaltung, in der keine Versatzfrequenz gegeben wird, unterdrückt werden, um klein zu sein, wenn eine Rauschkomponente in der vom Schleifenfilter 3 ausgegebenen Spannung V_cnt enthalten ist, weil für die PLL-Schaltung eine Versatzfrequenz vorgesehen ist. Weil jedoch viele Stromspiegelschaltungen verwendet werden, kann die Abweichung der Oszillationsfrequenz aufgrund der Abweichung in der Herstellung nicht unterdrückt werden, um klein zu sein.
Eine Frequenzsynthesizerschaltung als weitere PLL-Schaltung, die einen weiteren herkömmlichen spannungsgesteuerten Oszillator (VCO) verwendet, ist in der japanischen offengelegten Patentanmeldung (JP-A-Heisei 8-125531) offenbart, in der die Phasenänderung eines RF-Modulationssignals aufgrund einer äußeren Störung für eine gute Modulationsgenauigkeit verhindert werden kann. Die Frequenzsynthesizerschaltung umfaßt eine Versatzsignalerzeugerschaltung, die eine Versatzspannung erzeugt, um die Frequenzänderung aufgrund eines äußeren Störsignals basierend auf einem Störsignal als Grund zum Ändern der Frequenz eines von einem spannungsgesteuerten Oszillator ausgegebenen lokalen Oszillationssignals auszulöschen. Eine Versatzsignaladdierschaltung addiert die Versatzspannung von der Versatzsignalerzeugerschaltung zu einer Abstimmspannung, um sie dem spannungsgesteuerten Oszillator anzulegen.
In der japanischen offengelegten Patentanmeldung (JP-A-Heisei 11-177416) ist außerdem eine weitere PLL-Schaltung offenbart, in der die Oszillationsfrequenz nicht beeinflußt wird und der Schritt aus einem verriegelten Zustand ungeachtet der Abweichung des Herstellungszustands verhindert werden kann, selbst wenn sich ein Spannungssignal aufgrund einer Änderung der Energieversorgungsspannung und einer Änderung der Temperatur ändert, so daß die Steuercharakteristik verändert wird. Diese PLL-(phasenverriegelte Schleifen-)Schaltung umfaßt einen phasenverriegelten Schleifenschaltungsabschnitt, der als Ergebnis eines Phasenvergleichs zwischen einem Oszillationssignal und einem Referenzsignal ein Gleichspannungssignal aus einem Fehlersignal erzeugt. Eine spannungsgesteuerte Oszillationsschaltung gibt das Oszillationssignal aus, das bezüglich der Frequenz als Reaktion auf den Spannungssignalpegel gesteuert wird. Ein Herstellungsbedingungserkennabschnitt prüft eine Einrichtungscharakteristikänderung, die aufgrund der Änderung der Herstellbedingung bewirkt wird, und gibt ein entsprechendes Prozeßänderungssignal aus. Ein Spannungsversatzabschnitt stellt einen Versatzwert so ein, daß sich ein Mittelwert des Spannungssignals in Nachbarschaft eines Pegels zur Zeit der Frequenzverriegelung als Reaktion auf die Zufuhr des Prozeßänderungssignals befindet.
Weiterhin ist in "A 622-MHz CMOS Phase-Locked Loop with Precharge-Type Phase Frequency Detector" (Symposium on VLSI Circuits Digest of Technical Papers, (1994), S. 129–130) von Hiromi Notani ein Phasenfrequenzkomparator detailliert beschrieben.
Im herkömmlichen spannungsgesteuerten Oszillator (VCO) 105 sind viele Stromspiegelschaltungen enthalten. Wenn wie in letzter Zeit ein Transistor mit einer geringen Größe verwendet wird, wird der Änderungsfaktor aufgrund des Kanallängenmodulationseffekts groß. Daher wird im herkömmlichen spannungsgesteuerten Oszillator (VCO) die Abweichung der Oszillationsfrequenz groß, weil der Kanallängenmodulationseffekt für die Anzahl der Stufen der Stromspiegelschaltungen addiert wird.
Da die Abweichung der Oszillationsfrequenz groß ist, gibt es, wie oben erwähnt, im herkömmlichen spannungsgesteuerten Oszillator (VCO) die folgenden Probleme.
Der herkömmliche spannungsgesteuerte Oszillator (VCO) 105 weist eine große Abweichung der Oszillationsfrequenz auf, weil sich der Kanallängenmodulationseffekt zur Herstellungsabweichung addiert. Selbst wenn die Steuerspannung V_cnt auf die Energieversorgungsspannung V_DD in der in 4 durch Symbol Y101'' gezeigten Frequenzcharakteristik erhöht wird, wenn die Verstärkung am kleinsten ist, besteht die Sorge, daß die Oszillationsfrequenz kleiner als die gewünschte Frequenz F_b101 sein kann. Um die gewünschte Frequenz F_b101 zu erhalten, selbst wenn eine Herstellabweichung besteht, muß daher die Verstärkung des herkömmlichen spannungsgesteuerten Oszillators (VCO) 105 groß ausgelegt werden (wodurch die Frequenzcharakteristik steil wird). In diesem Fall wird die Änderung der Oszillationsfrequenz groß, wenn sich die Rauschkomponente auf der Steuerspannung V_cnt befindet.
Unter Berücksichtigung der Oszillationsfrequenzänderungen ist es außerdem nicht möglich, den Bereich der in einem Bereich der Steuerspannung V_cnt steuerbaren Oszillationsfrequenz zu erweitern. Das heißt, daß der herkömmliche spannungsgesteuerte Oszillator (VCO) 105 den steuerbaren Frequenzbereich nicht sichern kann. Wie in 4 gezeigt, ist der Frequenzbereich des herkömmlichen spannungsgesteuerten Oszillators (VCO) 105 durch Symbol F100 dargestellt. Dieser Frequenzbereich F100 zeigt einen Bereich von der freischwingenden Oszillationsfrequenz F_a102 in der durch Symbol Y101' gezeigten Frequenzcharakteristik zur Oszillationsfrequenz, wenn die Steuerspannung V_cnt gleich der Energieversorgungsspannung V_DD in der durch Symbol Y101'' gezeigten Frequenzcharakteristik ist. Die gewünschte Oszillationsfrequenz F_b101 ist im Frequenzbereich F100 nicht enthalten.
IEICE TRANS. FUNDAMENTALS Vol. E83-A, Nr. 12, Seiten 2616–2622 offenbart einen VCO, in dem Transistoren NMCi und MNi in einem Stromquellenabschnitt jeder Verzögerungsstufe in Serie mit einem Differentialabschnitt verbunden sind. Die Transistoren NMCi werden durch Frequenzkalibrationsbits gesteuert.
US 5 568 099 offenbart einen weiteren VCO gemäß dem Oberbegriff von Anspruch 1.
Zusammenfassung der Erfindung
Es ist daher ein Ziel der Erfindung, einen spannungsgesteuerten Oszillator und eine diesen verwendende PLL-Schaltung vorzusehen, in denen die Abweichung einer Oszillationsfrequenz unterdrückt werden kann.
Es ist ein weiteres Ziel der Erfindung, einen spannungsgesteuerten Oszillator und eine diesen verwendende PLL-Schaltung vorzusehen, in denen Signalschwankungen reduziert werden können.
Es ist noch ein weiteres Ziel der Erfindung, einen spannungsgesteuerten Oszillator und eine diesen verwendende PLL-Schaltung vorzusehen, die einen Frequenzbereich im breiteren Umfang benutzen können.
Die Erfindung löst die Probleme mit den Merkmalen des Anspruchs 1. Bevorzugte Merkmale und Ausführungsformen sind in den abhängigen Unteransprüchen dargelegt.
In einem weiteren Aspekt der Erfindung umfaßt ein spannungsgesteuerter Oszillator zum Erzeugen eines Oszillationssignals einen Versatzabschnitt zum Bestimmen einer Versatzfrequenz basierend auf einer vorbestimmten Spannung und einen Proportionsabschnitt zum Steuern der Frequenz des Oszillationssignal solchermaßen, daß sie proportional zu einer vorbestimmten Spannung ist. Die Frequenz des Oszillationssignals wird basierend auf der vorbestimmten Spannung und der Steuerspannung direkt bestimmt.
Kurzbeschreibung der Zeichnungen
1 ist ein Schaltdiagramm, das die Struktur eines herkömmlichen spannungsgesteuerten Oszillators (VCO) zeigt;
2 ist ein Blockdiagramm, das die Struktur einer PLL-Schaltung zeigt, die den herkömmlichen spannungsgesteuerten Oszillator verwendet;
3 ist ein Diagramm, das eine Beziehung zwischen einem Ausgangssignal F_VCO und einer Steuerspannung V_cnt zeigt;
4 ist ein Diagramm, das eine Frequenzcharakteristik des herkömmlichen spannungsgesteuerten Oszillators (VCO) zeigt;
5 ist ein Schaltdiagramm, das die Struktur eines spannungsgesteuerten Oszillators (VCO) gemäß einer ersten Ausführungsform der Erfindung zeigt;
6 ist ein Schaltdiagramm, das eine weitere Struktur des spannungsgesteuerten Oszillators (VCO) der ersten Ausführungsform der Erfindung zeigt;
7 ist ein Blockdiagramm, das die Struktur einer PLL-Schaltung zeigt, die den spannungsgesteuerten Oszillator (VCO) in der ersten Ausführungsform verwendet;
8 ist ein Diagramm der Beziehung zwischen einem Ausgangssignal F_VCO und einer Steuerspannung V_cnt;
9 ist ein Diagramm, das die Frequenzcharakteristik des spannungsgesteuerten Oszillator (VCO) in der ersten Ausführungsform zeigt;
10 ist ein Schaltdiagramm, das die Struktur des spannungsgesteuerten Oszillators (VCO) gemäß einer zweiten Ausführungsform der Erfindung zeigt;
11 ist ein Schaltdiagramm, das eine weitere Struktur des spannungsgesteuerten Oszillators (VCO) in der zweiten Ausführungsform zeigt;
12 ist ein Blockdiagramm, das die Struktur der PLL-Schaltung zeigt, die den spannungsgesteuerten Oszillator (VCO) in der zweiten Ausführungsform zeigt;
13 ist ein Schaltdiagramm, das die Struktur des spannungsgesteuerten Oszillators (VCO) gemäß einer dritten Ausführungsform der Erfindung zeigt;
14 ist ein Schaltdiagramm, das eine weitere Struktur des spannungsgesteuerten Oszillators (VCO) in der dritten Ausführungsform zeigt; und
15 ist ein Blockdiagramm, das die Struktur der PLL-Schaltung zeigt, die den spannungsgesteuerten Oszillator (VCO) in der dritten Ausführungsform verwendet.
Beschreibung der bevorzugten Ausführungsformen
Nachfolgend wird ein spannungsgesteuerter Oszillator gemäß der Erfindung mit Bezug auf die beigefügten Zeichnungen detailliert beschrieben.
Erste Ausführungsform
Wie in 5 gezeigt, umfaßt der spannungsgesteuerte Oszillator (VCO) 5 gemäß der ersten Ausführungsform einen Vorspannungsgenerator (BG) 8, einen Ringoszillator (RO) 9 und einen Pegelkonverter (L-C) 7.
Eine konstante Spannung V_cn1 mit einem vorbestimmten Spannungswert und eine Steuerspannung V_cnt werden dem Vorspannungsgenerator (BG) 8 und dem Ringoszillator (RO) 9 von einer externen Einheit her angelegt. Außerdem wird dem Vorspannungsgenerator (BG) 8 und dem Ringoszillator (RO) 9 von der externen Einheit eine Energieversorgungsspannung V_DD angelegt. Der Ausgang des Vorspannungsgenerators (BG) 8 wird dem Ringoszillator (RO) 9 angelegt.
Der Ringoszillator (RO) 9 umfaßt N Inversionstyp-Differentialverstärker. N ist gleich oder größer als zwei ganze Zahlen. Jeder der N Inversionstyp-Differentialverstärker arbeitet in Reaktion auf die konstante Spannung V_cn1 und die Steuerspannung V_cnt von der externen Einheit. Der Betriebsstrom jedes der N Inversionstyp-Differentialverstärker wird, basierend auf dem Additionswert eines Stroms I_cn1 gemäß der konstanten Spannung V_cn1 und eines Stroms I_cnt gemäß der Steuerspannung V_cnt, direkt bestimmt. Der Vorspannungsgenerator (BG) 8 treibt den Ringoszillator (RO) 9 an, kompensiert z. B. den Betriebsstrom des Ringoszillators (RO) 9, basierend auf dem derzeitigen Wert des Stroms I_cn1 gemäß der konstanten Spannung V_cn1 und des Stroms I_cnt gemäß der Steuerspannung V_cnt. Die Kompensation bedeutet Förderung der Oszillation bei hoher Geschwindigkeit durch Fließenlassen von Strom, um an einem Oszillationssignal schnell anzuheben und abfallen zu lassen. Durch diese Kompensation ist es möglich, die Hochfrequenzcharakteristik zu verbessern.
Im Ringoszillator (RO) 9 ist außerdem, basierend auf der konstanten Spannung V_cn1, eine Versatzfrequenz vorgesehen, und die Oszillationsfrequenz wird gesteuert, um der Steuerspannung V_cnt proportional zu sein. Eine gewünschte Oszillationsfrequenz wird, basierend auf der Addition des Stroms I_cn1 gemäß der konstanten Spannung V_cn1 und des Stroms I_cnt gemäß der Steuerspannung V_cnt, direkt bestimmt. Der Ringoszillator (RO) 9 führt dem Pegelkonverter (L-C) 7 durch einen ersten Ausgangsanschluß V_OUT1 entweder die Maximalspannung V_OUT1, die den Maximalpeak des gewünschten Oszillationssignals zeigt, oder die Minimalspannung V_OUT2 die den Minimalpeak davon zeigt, zu und führt dem Pegelkonverter (L-C) 7 durch einen zweiten Ausgangsanschluß OUT2 die jeweils andere zu.
Der Pegelkonverter (L-C) 7 erhöht die Spannungsdifferenz zwischen der Minimalspannung V_OUT2 und der Maximalspannung V_OUT1 auf einen Spannungspegel im Bereich von 0 V zur Energieversorgungsspannung und erzeugt ein Ausgangssignal F_VCO. Dies wird als Ausgangssignal des spannungsgesteuerten Oszillators (VCO) 5 an eine externe Einheit ausgesendet.
Die Oszillationsfrequenz des vom spannungsgesteuerten Oszillator (VCO) 5 erzeugten Ausgangssignals F_VCO wird nun mit Bezug auf 8 beschrieben.
Wie in 8 gezeigt, zeigt Symbol X1 die Frequenzcharakteristik als Beziehung des vom spannungsgesteuerten Oszillator (VCO) erzeugten Ausgangssignals F_VCO und der Steuerspannung V_cnt. Wenn die Oszillationsfrequenz des Ausgangssignals F_VCO größer wird als die Schwellenspannung V_a1 des später zu beschreibenden Transistors, der die im spannungsgesteuerten Oszillator (VCO) 5 enthaltene Steuerspannung V_cnt eingibt, zeigt Symbol X1 eine Linearität, in der die Oszillationsfrequenz des Ausgangssignals F_VCO größer als 0 Hz wird. Der spannungsgesteuerte Oszillator (VCO) 5 bestimmt die Oszillationsfrequenz, die im Bereich von der Schwellenspannung V_a1 (z. B. 0,5 (V)) zur Energieversorgungsspannung V_DD proportional zur Steuerspannung V_cnt ist, und bestimmt die gewünschte Oszillationsfrequenz F_VCO. Dabei wird angenommen, daß die Spannung, um das Ausgangssignal F_VCO der gewünschten Oszillationsfrequenz F_b1 zu erhalten, V_b1 ist (V_a1 < V_b1 < V_DD).
Wenn Spannung V_b1 die Störungen einer Rauschkomponente von außen empfängt und sich ändert, ändert sich jedoch die gewünschte Oszillationsfrequenz F_b1 größtenteils in Übereinstimmung mit der Neigung der Frequenzantwort (Zunahme der Signalschwankungen), weil die Neigung der durch Symbol X1 gezeigten Frequenzcharakteristik steil ist. Um die große Änderung der Oszillationsfrequenz F_b1 zu unterdrücken, wird dem Ringoszillator (RO) 9 eine Versatzfrequenz aufgegeben, indem der der konstanten Spannung V_cn1 entsprechende Strom addiert wird. Daher wird eine Frequenz F_a1 größer als 0 (Hz) und kleiner als die gewünschte Frequenz F_b1 als Referenzfrequenz (freischwingende Oszillationsfrequenz) gesetzt. Deshalb kann der spannungsgesteuerte Oszillator (VCO) 5 die durch Symbol Y1 gezeigte Frequenzcharakteristik erzeugen, die eine sanftere Neigung als die durch Symbol X1 gezeigte Frequenzcharakteristik aufweist.
Als nächstes wird die Struktur des Vorspannungsgenerators (BG) 8 und des Ringoszillators (RO) 9 im spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform mit Bezug auf 5 detailliert beschrieben, wenn das oben erwähnte N eine gerade Zahl gleich oder größer als 2 ist.
Der Vorspannungsgenerator (BG) 8 weist einen P-Kanal-MOS-(PMOS-)Transistor 11 und N-Kanal-MOS-(NMOS-)Transistoren 12 und 13 auf. Die höhere Energieversorgungsspannung V_DD ist mit der Sourceelektrode des PMOS-Transistors 11 geschaltet. Die Drainelektrode des PMOS-Transistors 11 ist mit den Drainelektroden der NMOS-Transistoren 12 und 13 verbunden. Die konstante Spannung V_cn1 liegt der Gateelektrode des NMOS-Transistors 12 von der externen Einheit her an. Die Sourceelektrode des NMOS-Transistors 12 ist außerdem mit der niedrigeren Energieversorgungsspannung verbunden und im all gemeinen geerdet. Die Steuerspannung V_cnt wird der Gateelektrode des NMOS-Transistors 13 von der externen Einheit her angelegt. Die Sourceelektrode des NMOS-Transistors 13 ist außerdem mit der niedrigeren Energieversorgungsspannung verbunden und im allgemeinen geerdet.
Als nächstes wird die Struktur des Ringoszillators (RO) 9 beschrieben.
Wie in 5 gezeigt, umfaßt Ringoszillator (RO) 9 einen ersten Inversionstyp-Differentialverstärker 9a, einen zweiten Inversionstyp-Differentialverstärker 9b, einen dritten Inversionstyp-Differentialverstärker 9c und einen vierten Inversionstyp-Differentialverstärker 9d, wenn N gleich 4 ist. Jeder der ersten bis vierten Inversionstyp-Differentialverstärker 9a bis 9d weist PMOS-Transistoren 21, 22, 23 und 24 und NMOS-Transistoren 25 und 26 in einem Differentialabschnitt und einen NMOS-Transistor 27, der basierend auf der konstanten Spannung V_cn1 angetrieben wird, und einen NMOS-Transistor 28 auf, der basierend auf der Steuerspannung V_cnt in einem mit dem Differentialabschnitt verbunden Stromquellenabschnitt angetrieben wird.
Es wird die Struktur jedes der ersten bis vierten Inversionstyp-Differentialverstärker 9a bis 9d beschrieben.
Die höhere Energieversorgungsspannung V_DD ist mit der Sourceelektrode der PMOS-Transistoren 21, 22, 23 und 24 geschaltet. Die Gateelektroden der PMOS-Transistoren 22 und 23 sind mit der Drainelektrode und der Gateelektrode des PMOS-Transistors 11 verbunden. PMOS-Transistoren 22 und 23 bilden für PMOS-Transistor 11 des Vorspannungsgenerators (BG) 8 eine Stromspiegelschaltung. Die konstante Spannung V_cn1 wird der Gateelektrode des NMOS-Transistors 27 von der externen Einheit angelegt. Außerdem ist die Sourceelektrode des NMOS-Transistors 27 mit der niedrigeren Energieversorgungsspannung verbunden und im allgemeinen geerdet. Die Steuerspannung V_cnt wird der Gateelektrode des NMOS-Transistors 28 von der externen Einheit angelegt. Außerdem ist die Sourceelektrode des NMOS-Transistors 28 mit der niedrigeren Energieversorgungsspannung beaufschlagt und im allgemeinen geerdet. Die Drainelektrode des NMOS-Transistors 28 ist mit der Drainelektrode des NMOS-Transistors 27 und der Sourceelektrode der NMOS-Transistoren 25 und 26 verbunden. Die Drainelektrode eines NMOS-Transistors 25 ist mit den Drainelektroden der PMOS-Transistoren 21 und 22 und der Gateelektrode des PMOS-Transistors 21 verbunden. Die Drainelektrode des NMOS-Transistors 26 ist mit den Drainelektroden der PMOS-Transistoren 23 und 24 und der Gateelektrode des PMOS-Transistors 24 verbunden.
Die Gateelektrode des NMOS-Transistors 25 des zweiten Inversionstyp-Differentialverstärkers 9b ist mit der Drainelektrode des NMOS-Transistors 25 des ersten Inversionstyp-Differentialverstärkers 9a verbunden. Die Gateelektrode des NMOS-Transistors 26 des zweiten Inversionstyp-Differentialverstärkers 9b ist mit der Drainelektrode des NMOS-Transistors 26 des ersten Inversionstyp-Differentialverstärkers 9a verbunden. Die Gateelektrode des NMOS-Transistors 25 des dritten Inversionstyp-Differentialverstärkers 9c ist mit der Drainelektrode des NMOS-Transistors 25 des zweiten Inversionstyp-Differentialverstärkers 9b verbunden. Die Gateelektrode des NMOS-Transistors 26 des dritten Inversionstyp-Differentialverstärkers 9c ist mit der Drainelektrode des NMOS-Transistors 26 des zweiten Inversionstyp-Differentialverstärkers 9b verbunden. Die Gateelektrode des NMOS-Transistors 25 des vierten Inversionstyp-Differentialverstärkers 9d ist mit der Drainelektrode des NMOS-Transistors 25 des dritten Inversionstyp-Differentialverstärkers 9c verbunden. Die Gateelektorde des NMOS-Transistors 26 des vierten Inversionstyp-Differentialverstärkers 9d ist mit der Drainelektrode des NMOS-Transistors 26 des dritten Inversionstyp-Differentialverstärkers 9c verbunden. Die Gateelektrode des NMOS-Transistors 25 des ersten Inversionstyp-Differentialverstärkers 9a ist mit der Drainelektrode des NMOS-Transistors 26 des vierten Inversionstyp-Differentialverstärkers 9d verbunden. Die Gateelektrode des NMOS-Transistors 26 des ersten Inversionstyp-Differentialverstärkers 9a ist mit der Drainelektrode des NMOS-Transistors 25 des vierten Inversionstyp-Differentialverstärkers 9d verbunden. Außerdem ist die Drainelektrode des NMOS-Transistors 25 des vierten Inversionstyp-Differentialverstärkers 9d durch den ersten Ausgangsanschluß OUT1 mit dem Pegelkonverter (L-C) 7 verbunden. Die Drainelektrode des NMOS-Transistors 26 des vierten Inversionstyp-Differentialverstärkers 9d ist durch den zweiten Ausgangsanschluß OUT2 mit dem Pegelkonverter (L-C) 7 verbunden.
Als nächstes wird der Betrieb des Vorspannungsgenerators (BG) 8 und des Ringoszillators (RO) 9 im oben erläuterten spannungsgesteuerten Oszillator (VCO) 5 mit Bezug auf 5 beschrieben. Hier wird der Referenzpegel auf eine konstante Spannung V_cn1 vorgespannt, die dem spannungsgesteuerten Oszillator (VCO) 5 angelegt wird. Der Steuerpegel wird auf die Steuerspannung V_cnt vorgespannt.
Als erstes wird der Betrieb des Vorspannungsgenerators (BG) 8 beschrieben. Wie in 5 gezeigt, läßt der NMOS-Transistor 12 einen Drainstrom ID12 in Übereinstimmung mit der Vorspannung fließen, weil der Gateelektrode des NMOS-Transistors 12 die konstante Spannung V_cn1 angelegt ist. Der Steuerpegel wird auf die Steuerspannung V_cnt vorgespannt. Wenn der Steuerpegel 0 V beträgt, ist jedoch der Drainstrom ID13 gleich 0 (A), weil sich der NMOS-Transistor 13 im ausgeschalteten Zustand befindet (die Steuerspannung erreicht die Schwellenspannung nicht). Der Drainstrom ID11 des PMOS-Transistors 11 wird, basierend auf der Summierung von Drainstrom ID12 und Drainstrom ID13, bestimmt. Weil der Drainstrom ID13 gleich 0 A ist, fließt jedoch nur Drainstrom ID12.
Der PMOS-Transistor befindet sich im gesättigten Bereich, wenn Gate und Drain mit dem gleichen Knoten verbunden sind. Daher wird der Gatepegel des PMOS-Transistors dzu bestimmt, den Drainstrom ID11 fließen zu lassen. Dieser Pegel ist gleich dem Gatepegel jedes der PMOS-Transistoren 22 und 23 jedes der ersten bis vierten Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d im Ringoszillator (RO) 109. PMOS-Transistoren 22 und 23 jedes der ersten bis vierten Inversionstyp-Differentialverstärker 109a, 109b, 109c und 109d stellen Stromspiegelschaltungen mit PMOS-Transistor 11 dar. Daher wird der Strom in Übereinstimmung mit dem Verhältnis der Gateparameter des PMOS-Transistors 11 wie z. B. Schwellenspannung, Gatelänge, Stärke einer Gateoxidationsschicht im PMOS-Transistor 11 und denen jedes der PMOS-Transistoren 22 und 23 bestimmt und fließt als Drainstrom jedes der PMOS-Transistoren 22 und 23. PMOS-Transistor 11 kompensiert den Betriebsstrom des Ringoszillators (RO) 9 oder treibt den Ringoszillator (RO) 9 basierend auf dem Additionswert des Strom I_cn1 entsprechend der konstanten Spannung V_cn1 und des Stroms I_cnt entsprechend der Steuerspannung V_cnt an.
Der Drainstrom ID13 des NMOS-Transistors 13 fließt, wenn die Steuerspannung V_cnt des Steuerpegels steigt und einen Wert gleich dem oder höher als der Schwellenwert des NMOS-Transistors 13 erreicht. Wenn die Steuerspannung V_cnt steigt, fließt mehr Drainstrom ID13 des NMOS-Transistors 13. Deshalb nimmt der Drainstrom ID11 des PMOS-Transistors 11 auch zu. Auf diese Weise steigen die Drainströme der PMOS-Transistoren 22 und 23 der Stromspiegelschaltungen.
Als nächstes wird die Arbeitsweise des Ringoszillators (RO) 9 beschrieben. Hier ist die Arbeitsweise der ersten bis vierten Inversionstyp-Differentialverstärker 9a–9d gleich.
Deshalb wird die Arbeitsweise des ersten Inversionstyp-Differentialverstärkers 9a als Beispiel beschrieben.
Der Referenzpegel wird auf die konstante Spannung V_cn1 vorgespannt. Wenn sich die Steuerspannung V_cnt auf Nullpegel befindet, fließt der Drainstrom ID27 durch NMOS-Transistor 27, aber Drainstrom ID28 fließt nicht durch NMOS-Transistor 28, weil dieser ausgeschaltet ist. Deshalb fließt der Drainstrom ID27 des NMOS-Transistors 27 durch einen Knoten, mit dem die Sourceelektroden der NMOS-Transistoren 25 und 26 verbunden sind, obwohl die Drainelektroden der NMOS-Transistoren 27 und 28 gemeinsam verbunden sind.
NMOS-Transistoren 25 und 26 der Differentialschaltung als Schalter arbeiten in Übereinstimmung mit Drainstrom ID27 des oben erwähnten NMOS-Transistors 27. NMOS-Transistoren 25 und 26 lassen die Drainströme ID25, ID26 gemäß den Eingangssignalen, d. h. den Ausgangssignalen vom vierten Inversionstyp-Differentialverstärker 9d, fließen, um die PMOS-Transistoren 21 und 24 als aktive Lasten zu versorgen. Wenn NMOS-Transistor 25 eingeschaltet und NMOS-Transistor 26 ausgeschaltet wird, fließt der Strom durch NMOS-Transistor 25 und auch durch PMOS-Transistor 21. Dabei wird der Spannungsabfall VDS21 zwischen Drain und Source des PMOS-Transistors 21 bewirkt, und der Ausgang des NMOS-Transistors 25, d. h. der Eingang zum NMOS-Transistor 25 des zweiten Inversionstyp-Differentialverstärkers 9b nimmt niedriges Niveau an. Weil sich NMOS-Transistor 26 im ausgeschalteten Zustand befindet, gelangt der Ausgang des NMOS-Transistors 26, d. h. der Eingang zum NMOS-Transistor 26 des zweiten Inversionstyp-Differentialverstärkers 9b, auf hohes Niveau. Hierdurch erzeugt Ringoszillator (RO) 9 ein Signal mit einer Oszillationsfrequenz, die in Übereinstimmung mit der Addition des der konstanten Spannung V_cn1 entsprechenden Stroms I_cn1 und des der Steuerspannung V_cnt entsprechenden Stroms I_cnt bestimmt wird. Die Oszillationsfrequenzamplitude beträgt nicht mehr als etwa 0,7 V.
PMOS-Transistoren 22 und 23 sind parallel als aktive Lasten geschaltet und bilden Stromspiegelschaltungen mit Vorspannungsgenerator (BG) 8. Es gibt den Effekt, daß NMOS-Transistoren 25 und 26 Strom schnell fließen lassen, indem sie die Spiegelströme fließen lassen, wenn die NMOS-Transistoren 25 und 26 ein- oder ausgeschaltet sind. Der Anstiegvorgang und der Abfallvorgang werden zügig gestaltet, was zu einer Oszillation bei hoher Geschwindigkeit führt.
Wenn die Steuerspannung V_cnt steigt, so daß NMOS-Transistor 28 eingeschaltet wird, um Drainstrom ID28 fließen zu lassen, nimmt der Schaltstrom des ersten Inversionstyp-Differentialverstärkers 9a zu. Wenn der Strom zunimmt, nimmt die Antriebsfähigkeit der Schaltung zu. Außerdem wird sie auch in der Zeit, die zum Laden und Entladen einer Ausgangslast wie z. B. Verdrahtungsleitungskapazitäten und Gatekapazitäten der NMOS-Transistoren 25 und 26 des zweiten Inversionstyp-Differentialverstärkers 9b gebraucht wird, schnell. Mit anderen Worten wird die Verzögerungszeit des ersten Inversionstyp-Differentialverstärkers 9a kurz.
Als nächstes wird die Arbeitsweise des Ringoszillators (RO) 9 als des Oszillators beschreiben.
Wenn sich im ersten Inversionstyp-Differentialverstärker 9a NMOS-Transistor 25 im eingeschalteten Zustand und NMOS-Transistor 26 im ausgeschalteten Zustand befinden, befinden sich der Ausgang des NMOS-Transistors 25 auf einem niedrigen Pegel und der Ausgang des NMOS-Transistors 26 auf einem hohen Pegel, wie oben erwähnt. Der niedrige Pegel wird dem NMOS-Transistor 25 des zweiten Inversionstyp-Differentialverstärkers 9b vom NMOS-Transistor 25 des ersten Inversionstyp-Differentialverstärkers 9a zugeführt. Außerdem wird der NMOS-Transistor 26 des zweiten Inversionstyp-Differentialverstärkers 9b mit dem hohen Pegel vom NMOS-Transistor 26 des ersten Inversionstyp-Differentialverstärkers 9a beaufschlagt. Mit dem Ergebnis dessen wird NMOS-Transistor 25 ausgeschaltet und NMOS-Transistor 26 eingeschaltet. Der Ausgang des NMOS-Transistors 25 als Eingang zum NMOS-Transistor 25 des dritten Inversionstyp-Differentialverstärkers 9c befindet sich auf einem hohen Pegel, und der Ausgang des NMOS-Transistors 26 als Eingang zum NMOS-Transistor 26 des dritten Inversionstyp-Differentialverstärkers 9c befindet sich auf einem niedrigen Pegel. Der hohe Pegel wird dem NMOS-Transistor 25 des dritten Inversionstyp-Differentialverstärkers 9c vom NMOS-Transistor 25 des zweiten Inversionstyp-Differentialverstärkers 9b zugeführt. Außerdem wird dem NMOS-Transistor 26 des dritten Inversionstyp-Differentialverstärkers 9c der niedrige Pegel vom NMOS-Transistor 26 des zweiten Inversionstyp-Differentialverstärker 9b zugeführt.
Als Ergebnis dessen wird NMOS-Transistor 25 eingeschaltet und NMOS-Transistor 26 ausgeschaltet. Der Ausgang des NMOS-Transistors 25 als Eingang zum NMOS-Transistor 25 des vierten Inversionstyp-Differentialverstärkers 9d befindet sich auf einem niedrigen Pegel, und der Ausgang des NMOS-Transistors 26 als Eingang zum NMOS-Transistor 26 des vierten Inversionstyp-Differentialverstärkers 9d befindet sich auf einem hohen Pegel. Der niedrige Pegel wird dem NMOS-Transistor 25 des vierten Inversionstyp-Differentialverstärkers 9d vom NMOS-Transistor 25 des dritten Inversionstyp-Differentialverstärkers 9c zugeführt. Außerdem wird dem NMOS-Transistor 26 des vierten Inversionstyp-Differentialverstärkers 9d vom NMOS-Transistor 26 des dritten Inversionstyp-Differentialverstärkers 9c der hohe Pegel zugeführt.
Als Ergebnis wird NMOS-Transistor 25 ausgeschaltet und NMOS-Transistor 26 eingeschaltet. Der Ausgang des NMOS-Transistors 25 als Eingang zum NMOS-Transistor 26 des ersten Inversionstyp-Differentialverstärkers 9a befindet sich auf einem hohen Pegel, und der Ausgang des NMOS-Transistors 26 als Eingang zum NMOS-Transistor 25 des ersten Inversionstyp-Differentialverstärkers 9a befindet sich auf einem niedrigen Pegel. Der niedrige Pegel wird dem NMOS-Transistor 25 des ersten Inversionstyp-Differentialverstärkers 9a vom NMOS-Transistor 26 des vierten Inversionstyp-Differentialverstärkers 9d zugeführt. Außerdem wird dem NMOS-Transistor 25 des ersten Inversionstyp-Differentialverstärkers 9a vom NMOS-Transistor 25 des vierten Inversionstyp-Differentialverstärkers 9d der hohe Pegel zugeführt. Als Ergebnis dessen wird NMOS-Transistor 25 ausgeschaltet und NMOS-Transistor 26 eingeschaltet. Der Ausgang des NMOS-Transistors 25 als Eingang zum NMOS-Transistor 25 des zweiten Inversionstyp-Differentialverstärkers 9b befindet sich auf einem hohen Pegel, und der Ausgang des NMOS-Transistors 26 als Eingang zum NMOS-Transistor 26 des zweiten Inversionstyp-Differentialverstärkers 9b befindet sich auf einem niedrigen Pegel.
Zunächst befindet sich NMOS-Transistor 25 des ersten Inversionstyp-Differentialverstärkers 9a im eingeschalteten Zustand und NMOS-Transistor 26 im ausgeschalteten Zustand. Wenn der Betrieb um die Zirkulation vom ersten Inversionstyp-Differentialverstärkers 9a zum vierten Inversionstyp-Differentialverstärkers 9d voranschreitet, wird jedoch im ersten Inversionstyp-Differentialverstärker 9a NMOS-Transistor 25 ausgeschaltet und NMOS-Transistor 26 eingeschaltet. Das heißt, daß der Ausgang des vierten Inversionstyp-Differentialverstärkers 9d an der letzten Stufe invertiert und dem ersten Inversionstyp-Differentialverstärker 9a in der ersten Stufe zurückgeführt wird. Weil sich dieser Vorgang fortsetzt, wird eine Oszillation ausgeführt. Weil die Verzögerungszeit jedes der ersten Inversionstyp-Differentialverstärker 9a bis vierten Inversionstyp-Differential verstärker 9d kurz wird, wenn der Pegel der Steuerspannung V_cnt, wie oben erwähnt, steigt, wird die Oszillationsfrequenz hoch.
Wenn N eine ungerade Zahl gleich oder größer als 3 ist, also N z. B. gleich 3 ist, ist außerdem die Drainelektrode des NMOS-Transistors 25 des dritten Inversionstyp-Differentialverstärkers 9c durch den ersten Ausgangsanschluß OUT1, wie in 6 gezeigt, mit der Gateelektrode des NMOS-Transistors 25 des ersten Inversionstyp-Differentialverstärkers und Pegelkonverter (L-C) 7 verbunden. Außerdem ist die Drainelektrode des NMOS-Transistors 26 durch den zweiten Ausgangsanschluß OUT2 mit der Gateelektrode des NMOS-Transistors 26 des ersten Inversionstyp-Differentialverstärkers 9a und Pegelkonverter (L-C) 7 verbunden. Das heißt, daß der Ausgang des dritten Inversionstyp-Differentialverstärkers 9c in der letzten Stufe an den ersten Inversionstyp-Differentialverstärker 9a in der ersten Stufe zurückgeführt wird.
Im spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform kann die Neigung der Frequenzcharakteristik sanft gestaltet werden, indem die oben erwähnte freischwingende Oszillationsfrequenz F_a1 als Versatz vorgesehen wird. Deshalb kann die Änderung der oben erwähnten Oszillationsfrequenz F_b1, verglichen mit dem spannungsgesteuerten Oszillator, der keinen Versatz aufweist, klein gehalten werden, selbst wenn die eine Rauschkomponente enthaltende Steuerspannung V_cnt angelegt wird. Hier wird die Frequenzcharakteristik des spannungsgesteuerten Oszillators (VCO) 5 in der ersten Ausführungsform mit Bezug auf 9 beschrieben.
Symbol Y zeigt die Frequenzcharakteristik des "Typ-Falls". Die freischwingende Oszillationsfrequenz F_a1 in diesem Fall beträgt etwa 500 MHz. Auch existieren im Fall einer Herstellungsabweichung die durch Symbol Y1' gezeigte Frequenzcharakteristik des "schnellen Falls" und die durch Symbol Y1'' gezeigte Frequenzcharakteristik des "langsamen Falls".
In der Frequenzcharakteristik im durch Symbol Y1' gezeigten "schnellen Fall" beträgt die freischwingende Oszillationsfrequenz F_a2 etwa 600 MHz. Es wird angenommen, daß die Steuerspannung V_cnt zunimmt und den Pegel V_b1 erreicht, was die Spannung ist, die das Ausgangssignal F_VCO der gewünschten Oszillationsfrequenz F_b1 von 1000 MHz V_b1 sein läßt (V_a1 < V_b1 < V_DD). In diesem Fall beträgt die Oszillationsfrequenz in der durch Symbol Y1 gezeigten Frequenzcharakteristik im "Typ-Fall" etwa 1000 MHz und in der durch Symbol Y1' gezeigten Frequenzcharakteristik im "schnellen Fall" 1400 MHz. Der Wert ist um etwa 40% schneller als im "Typ-Fall". Die freischwingende Oszillationsfrequenz F_a3 beträgt in der durch Symbol Y1'' gezeigten Frequenzcharakteristik des "langsamen Falls" etwa 400 MHz. Wenn die Steuerspannung V_cnt groß wird und Pegel V_b1 erreicht, wird die freischwingende Oszillationsfrequenz in der durch Symbol Y1 gezeigten Frequenzcharakteristik des "Typ-Falls" etwa 1000 MHz und in der durch Symbol Y1'' gezeigten Frequenzcharakteristik des "langsamen" Falls 600 MHz, mit einer Verzögerung von etwa 30% zum "Typ-Fall".
In der Frequenzcharakteristik des herkömmlichen spannungsgesteuerten Oszillators (VCO) 105 wird auf diese Weise, wenn die Steuerspannung V_cnt groß wird, die Abweichung bis zu 55% groß auf der Seite der Obergrenze (die durch Symbol Y101' gezeigte Frequenzcharakteristik) und bis zu 40% auf der Seite der Untergrenze (die durch Symbol Y101'' gezeigte Frequenzcharakteristik). Andererseits wird in der Frequenzcharakteristik des spannungsgesteuerten Oszillators (VCO) 5 der Erfindung die Abweichung auf der Seite der Obergrenze (die durch Symbol Y1' gezeigte Frequenzcharakteristik) um 40% und auf der Seite der Untergrenze (die durch Symbol Y1'' gezeigte Frequenzcharakterisitk) um 30% verbessert. Weil der spannungsgesteuerte Oszillator (VCO) 5 in der ersten Ausführungsform nur die Stromspiegelschaltungen für ein notwendiges Minimum verwendet, tritt nahezu kein Einfluß des Kanallängenmodulationseffekts auf, und die Abweichung der Oszillationsfrequenz kann unterdrückt werden. Außerdem können Signalschwankungen verringert werden, weil der spannungsgesteuerte Oszillator (VCO) 5 seine Verstärkung nicht erhöhen muß.
Im spannungsgesteuerten Oszillator (VCO) 5 der ersten Ausführungsform kann außerdem der minimale Frequenzbereich F1 gesichert werden, selbst wenn Steuerspannung V_cnt nicht auf die Energieversorgungsspannung V_DD in der in 9 durch Symbol Y1'' gezeigten Frequenzcharakteristik erhöht wird. Dieser Frequenzbereich F1 erstreckt sich von der freischwingenden Oszillationsfrequenz F_a2 in der durch Symbol Y1' gezeigten Frequenzcharakteristik zur Oszillationsfrequenz in der durch Symbol Y1'' gezeigten Frequenzcharakteristik, wenn die Steuerspannung V_cnt die Energieversorgungsspannung V_DD ist. Die gewünschte Oszillationsfrequenz F_b1 ist im Frequenzbereich F1 enthalten. Daher kann der spannungsgesteuerte Oszillator (VCO) 5 den steuerbaren Bereich der Oszillationsfrequenz basierend auf der Steuerspannung V_cnt breit einstellen, wenn man berücksichtigt, saß sich die Oszillationsfrequenz ändert.
Als nächstes wird die Struktur einer PLL-(phasenverriegelten Schleifen-)Schaltung, die den spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform verwendet, mit Bezug auf 7 beschrieben.
Die PLL-Schaltung umfaßt einen Phasenfrequenzkomparator (PFD) 1, eine Ladepumpe 2, einen Schleifenfilter 3, eine Versatzschaltung (OFST) 4, den spannungsgesteuerten Oszillator (VCO) 5 und einen Frequenzteiler 6.
Der Phasenfrequenzkomparator (PFD) 1 vergleicht ein Eingangssignal F_ref und ein Feedbacksignal F_fb vom Frequenzteiler 6 bezüglich Phase und Frequenz und erzeugt ein Inkrementsignal UP und ein Dekrementsignal DOWN, um einen Fehler zwischen diesen Signalen anzuzeigen. Zum Beispiel wird ein Taktsignal von einem Oszillator (nicht gezeigt) als Eingangssignal F_ref verwendet. In diesem Fall weist das durch den Phasenfrequenzkomparator (PFD) 1 erzeugte Inkrementsignal UP eine Frequenzabnahmemenge des Feedbacksignals F_fb vom Eingangssignal F_ref und eine Pulsbreite auf, die der Phasenverzögerung gleichwertig ist. Außerdem weist das Dekrementsignal DOWN eine Frequenzzunahmemenge des Feedbacksignals F_fb vom Eingangssignal F_ref und eine Pulsbreite auf, die dem Phasenfortschritt gleichwertig ist. Die vom Phasenfrequenzkomparator (PFD) 1 erzeugten Inkrement- und Dekrementsignale UP und DOWN werden der Ladepumpe 2 zugeführt.
Die Ladepumpe 2 weist einen einzelnen Ausgang auf und erzeugt in Übereinstimmung mit der Pulsbreite jedes der Inkrement- und Dekrementsignale UP und DOWN einen Stromimpuls zur Lieferung an den Schleifenfilter 3. Der Schleifenfilter 3 lädt einen Kondensator (nicht gezeigt) in Reaktion auf den von der Ladepumpe 2 zugeführten Stromimpuls, entlädt die Ladung vom Kondensator (nicht gezeigt) und erzeugt Steuerspannung V_cnt in Übereinstimmung mit dem oben erwähnten Stromimpuls. Die vom Schleifenfilter 3 erzeugte Steuerspannung V_cnt wird dem spannungsgesteuerten Oszillator (VCO) 5 angelegt.
Die Versatzschaltung (OFST) 4 als Vorspannungsschaltung erzeugt die konstante Spannung V_cn1 und führt sie dem Vorspannungsgenerator (BG) 8 und dem Ringoszillator (RO) 9 im spannungsgesteuerten Oszillator (VCO) 5 zu. Die konstante Spannung V_cn1 wird dem Vorspannungsgenerator (BG) 8 und dem Ringoszillator (RO) 9 im spannungsgesteuerten Oszillator (VCO) 5 von der Versatzschaltung (OFST) 4 angelegt. Die Steuerspannung V_cnt wird vom Schleifenfilter 3 angelegt. Der spannungsgesteuerte Oszillator (VCO) 5 addiert Strom I_cn1, der basierend auf der von der Versatzschaltung (OFST) 4 angelegten konstanten Spannung V_cn1 bestimmt wird, und Strom I_cnt, der basierend auf der vom Schleifenfilter 3 angelegten Steuerspannung V_cnt bestimmt wird, und erzeugt Ausgangssignal F_VCO basierend auf dem Additionsergebnis, um bei der bestimmten Frequenz zu oszillieren. Die Oszillationsfrequenz wird basierend auf dem Additionsergebnis des Stroms I_cn1, der basierend auf der konstanten Spannung V_cn1 bestimmt wird, und des Stroms I_cnt, der basierend auf der Steuerspannung V_cnt1 bestimmt wird, direkt bestimmt. Im verriegelten Zustand oszilliert der spannungsgesteuerte Oszillator (VCO) 5 bei der Frequenz von M (M ist eine reale Zahl) mal der Frequenz des Eingangssignals F_ref.
Das vom spannungsgesteuerten Oszillator (VCO) 5 erzeugte Ausgangssignal F_VCO wird als Ausgangssignal der PLL-Schaltung vom Pegelkonverter (L-C) 7 nach draußen geschickt und dem Frequenzteiler 6 zugeführt, der das Ausgangssignal F_VCO auf 1/N in der Frequenz teilt und es dem Phasenfrequenzkomparator (PFD) 1 zuführt.
Als nächstes wird die Arbeitsweise der PLL-Schaltung beschrieben, die den spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform verwendet. Es sei nun angenommen, daß das vom Frequenzteiler 6 an den Phasenfrequenzkomparator (PFD) 1 zurückgeführte Feedbacksignal F_fb in der Phase vom Eingangssignal F_ref verzögert ist.
In diesem Fall erzeugt der Phasenfrequenzkomparator (PFD) 1 das Inkrementsignal UP, das eine Frequenzabnahmemenge und eine der Phasenverzögerung gleichwertige Pulsbreite aufweist, und führt es der Ladepumpe 2 zu. Die Ladepumpe 2 lädt den Kondensator (nicht gezeigt) im Schleifenfilter 3 mit einem Strom, der in Übereinstimmung mit dem Inkrementsignal UP bestimmt wird. Hierdurch wird die vom Schleifenfilter 3 erzeugte Steuerspannung V_cnt hoch. Als Ergebnis steigt die Oszillationsfrequenz des vom spannungsgesteuerten Oszillator (VCO) 5 ausgegebenen Ausgangssignals F_VCO, und die Phase des Ausgangssignals F_VCO schreitet voran und nähert sich der Phase des Eingangssignals F_ref.
Wenn die Phase des Feedbacksignals F_fb weiter fortgeschritten ist als die Phase des Eingangssignals F_ref, erzeugt andererseits der Phasenfrequenzkomparator (PFD) 1 ein Dekrementsignal DOWN, das eine Frequenzzunahmemenge und eine dem Phasenfortschritt gleichwertige Pulsbreite aufweist, und führt es der Ladepumpe 2 zu, die die Ladungen vom Kondensator (nicht gezeigt) im Schleifenfilter 3 entlädt, indem der in Ubereinstimmung mit dem Dekrementsignal DOWN bestimmte Strom mitgenommen wird. Hierdurch wird die vom Schleifenfilter 3 ausgegebene Steuerspannung V_cnt niedrig. Als Ergebnis wird die Oszillationsfrequenz des vom spannungsgesteuerten Oszillator (VCO) 5 ausgegebenen Ausgangssignals F_VCO gesenkt, und die Phase des Ausgangssignals F_VCO wird verzögert und nähert sich der Phase des Eingangssignals F_ref.
In der PLL-Schaltung, die den spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform verwendet, werden auf diese Weise Phase und Frequenz des Ausgangssignals F_VCO und die des Eingangssignals F_ref immer verglichen, und es wird eine Feedbacksteuerung ausgeführt, um sie zu korrigieren, wenn im Eingangssignal F_ref eine Phasenverzögerung oder ein Phasenfortschritt des Ausgangssignals F_VCO vorhanden sind. Wenn sich die Phasenverzögerung oder der Phasenfortschritt in einem vorbestimmten Bereich befinden, erzeugt so der Phasenfrequenzkomparator (PFD) 1 ein Inkrementsignal UP und ein Dekrementsignal DOWN, die eine identische kurze Impulsbreite aufweisen. Die Beträge der in den Kondensator (nicht gezeigt) im Schleifenfilter 3 geladenen und von ihm entgeladenen Ladung wird gleich, und es besteht Gleichgewicht. Auf diese Weise tritt die PLL-Schaltung in den verriegelten Zustand ein, in dem die Phase des Ausgangssignals F_VCO mit der Phase des Eingangssignals F_ref übereinstimmt. In der PLL-Schaltung, die den spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform verwendet, wird auch eine Versatzfrequenz eingestellt. Wenn daher in der vom Schleifenfilter 3 ausgegebenen Steuerspannung V_cnt eine Rauschkomponente enthalten ist, kann die Änderung der gewünschten Oszillationsfrequenz verglichen mit der Schaltung, in der keine Versatzfrequenz vorgesehen ist, klein gestaltet werden. Da nur das notwendige Minimum an Stromspiegelschaltungen verwendet wird, wird nahezu kein Einfluß des Kanallängenmodulationseffekts bewirkt, und die Abweichung der Oszillationsfrequenz aufgrund der Herstellungsabweichung kann unterdrückt werden, um niedrig zu sein.
Wie oben beschrieben, wird gemäß dem spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführung nahezu kein Einfluß des Kanallängenmodulationseffekts bewirkt, und die Abweichung der Oszillationsfrequenz kann unterdrückt werden, weil nur das notwendige Minimum an Stromspiegelschaltungen verwendet wird.
Gemäß dem spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform können außerdem Signalschwankungen verringert werden, weil es nicht notwendig ist, die Verstärkung des spannungsgesteuerten Oszillators (VCO) 5 zu erhöhen.
Gemäß dem spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform kann außerdem der Oszillationsfrequenzbereich breit gesetzt werden, wobei unter Berücksichtigung der Anderungen der Oszillationsfrequenz eine Steuerung basierend auf der Steuerspannung V_cnt möglich ist.
Zweite Ausführungsform
Als nächstes wird der spannungsgesteuerte Oszillator (VCO) in der zweiten Ausführungsform mit Bezug auf 10 beschrieben. Dieser spannungsgesteuerte Oszillator (VCO) 55 umfaßt einen Vorspannungsgenerator (BG) 58, einen Ringoszillator (RO) 9 und einen Pegelkonverter (L-C) 7. Das heißt, daß im spannungsgesteuerten Oszillator (VCO) 55 in der zweiten Ausführungsform der Vorspannungsgenerator (BG) 58 anstelle des Vorspannungsgenerators (BG) 8 vorgesehen ist. Im spannungsgesteuerten Oszillator (VCO) 55 in der zweiten Ausführungsform sind den gleichen Komponenten in der ersten Ausführungsform die gleichen Bezugszahlen oder Signale zugewiesen. Die Arbeitsweise des spannungsgesteuerten Oszillators (VCO) 55 ist außerdem der gleiche wie die des spannungsgesteuerten Oszillators (VCO) 5. Daher kann eine detaillierte Beschreibung unterbleiben.
Im spannungsgesteuerten Oszillator (VCO) 5 in der ersten Ausführungsform kompensiert Vorspannungsgenerator (BG) 8 den Betriebsstrom des Ringoszillators (RO) 9 basierend auf dem Additionsergebnis des in Übereinstimmung mit der konstanten Spannung V_cn1 bestimmten Stroms I_cn1 und des in Übereinstimmung mit der Steuerspannung V_cnt bestimmten Stroms I_cnt. Im spannungsgesteuerten Oszillator (VCO) 55 kann der Vorspannungsgenerator (BG) 58 jedoch den Betriebsstrom des Ringoszillators (RO) 9 basierend nur auf dem in Übereinstimmung mit der konstanten Spannung V_cn1 bestimmten Strom I_cn1 kompensieren. Dadurch kann die Zahl der Transistoren im spannungsgesteuerten Oszillator (VCO) 55 zusätzlich zum Effekt der ersten Ausführungsform mehr als in der ersten Ausführungsform reduziert werden. Daher kann der Einfluß der Herstellungsabweichung verringert werden.
In diesem Fall weist der Vorspannungsgenerator (BG) 58 nur PMOS-Transistor 11 und NMOS-Transistor 12 auf. Das heißt, daß im Vorspannungsgenerator (BG) 58 der NMOS-Transistor 13 vom Vorspannungsgenerator (BG) 8 der ersten Ausführungsform entfernt wird. Wie in 10 gezeigt, wird außerdem, wenn N eine gerade Zahl gleich oder größer als 2 ist, N z. B. gleich 4 ist, der Ausgang des vierten Inversionstyp-Differentialverstärkers 9d an der letzten Stufe an den ersten Inversionstyp-Differentialverstärker 9a an der ersten Stufe zurückgeführt. Wie in 11 gezeigt, wird, wenn N eine ungerade Zahl gleich oder größer als 3 ist, N z. B. gleich 3 ist, der Ausgang des dritten Inversionstyp-Differentiälverstärkers 9c an der letzten Stufe an den ersten Inversionstyp-Differentialverstärker an der ersten Stufe zurückgeführt.
Es ist wünschenswert, daß die dem spannungsgesteuerten Oszillator (VCO) 55 angelegte konstante Spannung V_cn1 höher als die dem spannungsgesteuerten Oszillator (VCO) 5 konstante Spannung V_cn1 ist, um die Fähigkeit zu verbessern, mit der der Vorspannungsgenerator (BG) 58 den Betriebsstrom des Ringoszillators (RO) 9 kompensiert.
Wie in 12 gezeigt, kann die in 7 gezeigte PLL-Schaltung außerdem anstelle des spannungsgesteuerten Oszillators (VCO) 5 den spannungsgesteuerten Oszillator (VCO) 55 verwenden.
In der PLL-Schaltung, die den spannungsgesteuerten Oszillator (VCO) 55 verwendet, sind den gleichen Komponenten der ersten Ausführungsform die gleichen Bezugszahlen und Signale zugewiesen. Die Arbeitsweise der PLL-Schaltung, die den spannungsgesteuerten Oszillator (VCO) 55 verwendet, ist außerdem die gleiche wie die der PLL-Schaltung, die den spannungsgesteuerten Oszillator (VCO) 5 verwendet.
Wie oben beschrieben, kann gemäß dem spannungsgesteuerten Oszillator (VCO) 55 zusätzlich zum Effekt der ersten Ausführungsform der Einfluß der Herstellungsabweichung verringert werden, weil die Zahl der Transistoren im spannungsgesteuerten Oszillator (VCO) 5 verringert wird.
Dritte Ausführungsform
Als nächstes wird der spannungsgesteuerte Oszillator (VCO) der dritten Ausführungsform mit Bezug auf 13 beschrieben. Der spannungsgesteuerte Oszillator (VCO) 75 in der dritten Ausführungsform umfaßt den Ringoszillator (RO) 79 und den Pegelkonverter (L-C) 7. Im spannungsgesteuerten Oszillator (VCO) 75 sind den gleichen Komponenten der ersten Ausführungsform die gleichen Bezugszahlen oder Signale zugewiesen. Weil die Arbeitsweise des spannungsgesteuerten Oszillator (VCO) 75 in der dritten Ausführungsform die gleiche wie die des spannungsgesteuerten Oszillators (VCO) 5 ist, kann ihre detaillierte Beschreibung ebenfalls unterbleiben.
Im spannungsgesteuerten Oszillator (VCO) 5 kompensiert der Vorspannungsgenerator (BG) 8 den Betriebsstrom des Ringoszillators (RO) 9 basierend auf dem Additionsergebnis des in Übereinstimmung mit der konstanten Spannung V_cn1 bestimmten Stroms I_cn1 und des in Übereinstimmung mit der Steuerspannung V_cnt bestimmten Stroms I_cnt. Im spannungsgesteuerten Oszillator (VCO) 75 der dritten Ausführungsform wird der Vorspannungsgenerator (BG) 8 jedoch nicht benötigt. Die Schaltstruktur kann einfach gestaltet werden, indem der PMOS-Transistor als aktives Element des Ringoszillator (RO) 9 in der ersten oder zweiten Ausführungsform durch eine Widerstandseinrichtung ersetzt wird.
Hierdurch kann im spannungsgesteuerten Oszillator (VCO) 75 in der dritten Ausführungsform zusätzlich zum Effekt der ersten Ausführungsform die Abweichung der Oszillationsfrequenz stärker unterdrückt werden, da keine Stromspiegelschaltung verwendet wird.
Als nächstes wird die Struktur des Ringoszillators (RO) 79 beschrieben. Wie in 13 gezeigt, umfaßt der Ringoszillator (RO) 79 einen ersten Inversionstyp-Differentialverstärker 79a, einen zweiten Inversionstyp-Differentialverstärker 79b, einen dritten Inversionstyp-Differentialverstärker 79c und einen vierten Inversionstyp-Differentialverstärker 79d, wenn N gleich 4 ist. Jeder der ersten bis vierten Inversionstyp-Differentialverstärker 79a bis 79d arbeitet basierend auf der konstanten Spannung V_cn1 von der externen Einheit und der Steuerspannung V_cnt von der externen Einheit. Der Differentialabschnitt umfaßt Widerstandseinrichtungen 81 und 82 und NMOS-Transistoren 25 und 26. Die mit dem Differentialabschnitt verbundene Stromquelle umfaßt einen NMOS-Transistor 27, der durch die konstante Spannung V_cn1 angetrieben wird, und einen NMOS-Transistor 28, der durch die Steuerspannung V_cnt angetrieben wird. Der Betriebsstrom jedes der ersten Inversionstyp-Differentialverstärker 79a bis vierten Inversionstyp-Differentialverstärker 79d wird basierend auf der Addition des in Übereinstimmung mit der konstanten Spannung V_cn1 bestimmten Stroms I_cn1 und des in Übereinstimmung mit der Steuerspannung V_cnt bestimmten Stroms I_cnt direkt bestimmt.
Es wird nun die Struktur jedes der ersten Inversionstyp-Differentialverstärker 79a bis vierten Inversionstyp-Differentialverstärker 79d beschrieben. Die höhere Energieversorgungsspannung ist mit einem der Anschlüsse jeder der Widerstandseinrichtungen 81 und 82 verbunden, und die Energieversorgungsspannung V_DD wird geliefert. Die konstante Spannung V_cn1 wird der Gateelektrode des NMOS-Transistors 27 von der externen Einheit angelegt. Außerdem ist die Sourceelektrode des NMOS-Transistors 27 mit der niedrigeren Energieversorgungsspannung beaufschlagt und im allgemeinen geerdet. Die Steuerspannung V_cnt wird der Gateelektrode des NMOS-Transistors 28 von der externen Einheit angelegt. Außerdem ist die Sourceelektrode des NMOS-Transistors 28 mit der niedrigeren Energieversorgungsspannung beaufschlagt und im allgemeinen geerdet. Die Drainelektrode des NMOS-Transistors 28 ist mit der Drainelektrode des NMOS-Transistors 27 und den Sourceelektroden der NMOS-Transistoren 25 und 26 verbunden. Die Drainelektrode des NMOS-Transistors 25 ist mit dem anderen Anschluß der Widerstandseinrichtung 81 verbunden. Die Drainelektrode des NMOS-Transistors 26 ist mit dem anderen Anschluß der Widerstandseinrichtung 82 verbunden.
Die Gateelektrode des NMOS-Transistors 25 des zweiten Inversionstyp-Differentialverstärkers 79b ist mit der Drainelektrode des NMOS-Transistors 25 des ersten Inversionstyp-Differentialverstärkers 79a verbunden. Die Gateelektrode des NMOS-Transistors 26 des zweiten Inversionstyp-Differentialverstärkers 79b ist mit der Drainelektrode des NMOS-Transistors 26 des ersten Inversionstyp-Differentialverstärkers 79a verbunden. Die Gateelektrode des NMOS-Transistors 25 des dritten Inversionstyp-Differentialverstärkers 79c ist mit der Drainelektrode des NMOS-Transistors 25 des zweiten Inversionstyp-Differentialverstärkers 79b verbunden. Die Gateelektrode des NMOS-Transistors 26 des dritten Inversionstyp-Differentialverstärkers 79c ist mit der Drainelektrode des NMOS-Transistors 26 des zweiten Inversionstyp-Differentialverstärkers 79b verbunden. Die Gateelektrode des NMOS-Transistors 25 des vierten Inversionstyp-Differentialverstärkers 79d ist mit der Drainelektrode des NMOS-Transistors 25 des dritten Inversionstyp-Differentialverstärkers 79c verbunden. Die Gateelektrode des NMOS-Transistors 26 des vierten Inversionstyp-Differentialverstärkers 79d ist mit der Drainelektrode des NMOS-Transistors 26 des dritten Inversionstyp-Differentialverstärkers 79c verbunden. Die Gateelektrode des NMOS-Transistors 25 des ersten Inversionstyp-Differentialverstärkers 79a ist mit der Drainelektrode des NMOS-Transistors 26 des vierten Inversionstyp-Differentialverstärkers 79d verbunden. Die Gateelektrode des NMOS-Transistors 26 des ersten Inversionstyp-Differentialverstärkers 79a ist mit der Drainelektrode des NMOS-Transistors 25 des vierten Inversionstyp- Differentialverstärkers 79d verbunden. Außerdem ist die Drainelektrode des NMOS-Transistors 25 des vierten Inversionstyp-Differentialverstärkers 79d durch den ersten Ausgangsanschluß OUT1 mit dem Pegelkonverter (L-C) 7 verbunden. Die Drainelektrode des NMOS-Transistors 26 des vierten Inversionstyp-Differentialverstärkers 79d ist durch den zweiten Ausgangsanschluß OUT2 mit dem Pegelkonverter (L-C) 7 verbunden.
Auf diese Weise wird der Ausgang des vierten Inversionstyp-Differentialverstärkers 79d an der letzen Stufe an den ersten Inversionstyp-Differentialverstärker 79a an der ersten Stufe zurückgeführt. Wie in 14 gezeigt, wird außerdem, wenn N eine ungerade Zahl gleich oder größer als 3 ist, N z. B. gleich 3 ist, der Ausgang des dritten Inversionstyp-Differentialverstärker 79c an der letzten Stufe an den ersten Inversionstyp-Differentialverstärker 79a zurückgeführt.
Damit kann der spannungsgesteuerte Oszillator (VCO) 75 zusätzlich zu den Effekten der ersten und zweiten Ausführungsformen eine Abweichung der Oszillationsfrequenz stärker unterdrücken, weil keine Stromspiegelschaltung verwendet wird.
Wie in 15 gezeigt, wird in der dritten Ausführungsform außerdem der spannungsgesteuerte Oszillator (VCO) 75 anstelle des spannungsgesteuerten Oszillators (VCO) 5 der ersten Ausführungsform verwendet. In der PLL-Schaltung, die den spannungsgesteuerten Oszillator (VCO) 75 verwendet, sind den gleichen Komponenten in der ersten Ausführungsform die gleichen Bezugszahlen oder Signale zugewiesen. Außerdem ist die Arbeitsweise der PLL-Schaltung, die den spannungsgesteuerten Oszillator (VCO) 75 verwendet, die gleiche wie die der PLL-Schaltung, die den spannungsgesteuerten Oszillator (VCO) 5 verwendet.
Wie oben beschrieben, kann gemäß dem spannungsgesteuerten Oszillator (VCO) 75 zusätzlich zu den Effekten der ersten und zweiten Ausführungsformen die Abweichung der Oszillationsfrequenz stärker unterdrückt werden, weil nicht mehr Stromspiegelschaltungen als das notwendige Minimum verwendet werden.
Der spannungsgesteuerte Oszillator der Erfindung kann die Abweichung der Oszillationsfrequenz unterdrücken.

Claims

Spannungsgesteuerter Oszillator umfassend: eine ganze Zahl N (N gleich oder gößer als 2) Differentialverstärker (9a bis 9d; 79a bis 79d) des Inversionstyps, die in einer Schleife so geschaltet sind, daß jedes Ausgangssignal, das von einem der N Inversionstyp-Differentialverstärker ausgegeben ist, eine entgegengesetzte Polarität zu einem entsprechenden Ausgangsignal aufweist, das von dem nächsten der N Inversionstyp-Differentialverstärker ausgegeben wird; und einen Pegelkonverter (7), der mit einem der N Inversionstyp-Differentialverstärker als letzter Inversionstyp-Differentialverstärker verbunden ist, um von den vom letzten Inversionstyp-Differentialverstärker ausgegebenen Ausgangssignalen ein Oszillationssignal zu erzeugen, dadurch gekennzeichnet, daß jeder der N Inversionstyp-Differentialverstärker umfaßt: einen Differentialabschnitt (21–26; 81)–82, der mit einer höheren Energieversorgungsspannung verbunden ist und ein Paar Differentialbetriebstransistoren einschließt, um einen Differentialverstärkungsbetrieb durchzuführen; einen ersten Stromquellentransistor (27), der zwischen dem Differentialabschnitt und einer niedrigeren Energieversorgungsspannung geschaltet ist und ein Gate aufweist, das mit einer vorbestimmten Spannung versorgt wird; und einen zweiten Stromquellentransistor (28), der zwischen dem Differentialabschnitt und der niedrigeren Energieversorgungsspannung parallel mit dem ersten Stromquellentransistor geschaltet ist und ein Gate aufweist, das mit einer Steuerspannung versorgt wird, derart, daß jeder der N Inversionstyp-Differentialverstärker in Reaktion auf eine vorbestimmte Spannung und eine Steuerspannung arbeitet.
Spannungsgesteuerter Oszillator nach Anspruch 1, wobei der Betriebsstrom jeder der N Inversionstyp-Differentialverstärker basierend auf einer vorbestimmten Spannung und der Steuerspannung bestimmt wird.
Spannungsgesteuerter Oszillator nach Anspruch 2, wobei der Betriebsstrom jedes der N Inversionstyp-Differentialverstärker basierend auf der Addition eines basierend auf der vorbestimmten Spannung bestimmten Stroms und eines basierend auf der Steuerspannung bestimmten Stroms direkt bestimmt wird.
Spannungsgesteuerter Oszillator nach einem der Ansprüche 1 bis 3, wobei ein Versatz einer Frequenz des Oszillationssignals basierend auf der vorbestimmten Spannung gesetzt wird.
Spannungsgesteuerter Oszillator nach einem der Ansprüche 1 bis 4, wobei die Frequenz des Oszillationssignals basierend auf der Steuerspannung in einem vorbestimmten Spannungsbereich bestimmt wird.
Spannungsgesteuerter Oszillator nach Anspruch 5, wobei die Frequenz des Oszillationssignals proportional der Steuerspannung in dem vorbestimmten Spannungsbereich ist.
Spannungsgesteuerter Oszillator nach einem der Ansprüche 1 bis 6, weiter umfassend: einen Vorspannungsgenerator (8, 58), der die Stromantriebsfähigkeit der N Inversionstyp-Differentialverstärker verbessert.
Spannungsgesteuerter Oszillator nach Anspruch 1, weiter umfassend: einen Vorspannungsgenerator (8), der den Differentialverstärkungsbetrieb jedes der N Inversionstyp-Differentialverstärker basierend auf der vorbestimmten Spannung steuert.
Spannungsgesteuerter Oszillator nach Anspruch 8, wobei der Vorspannungsgenerator umfaßt: einen ersten Treibertransistor (12), der mit der niedrigeren Energieversorgungsspannung geschaltet ist und eine Gateelektrode aufweist, die mit der vorbestimmten Spannung versorgt wird; und einen spezifischen Transistor (11), der zwischen der höheren Energieversorgungsspannung und dem ersten Antriebstransistor geschaltet ist und ein Gate aufweist, das mit einer Drainelektrode davon zum Antreiben durch den ersten Treibertransistor so geschaltet ist, daß der spezifische Transistor den Differentialverstärkungsbetrieb jedes der N Inversionstyp-Differentialverstärker steuert.
Spannungsgesteuerter Oszillator nach Anspruch 9, wobei der Vorspannungsgenerator weiter umfaßt: einen zweiten Treibertransistor (13), der zwischen der niedrigeren Energieversorgungsspannung und dem spezifischen Transistor parallel mit dem ersten Treibertransistor geschaltet ist und eine Gateelektrode aufweist, die mit der Steuerspannung versorgt wird, und wobei der spezifische Transistor durch den zweiten Treibertransistor zusätzlich zu dem ersten Treibertransistor so getrieben wird, daß der spezifische Transistor den Differentialverstärkungsbetrieb jedes der N Inversionstyp-Differentialverstärker steuert.
Spannungsgesteuerter Oszillator nach Anspruch 9 oder 10, wobei der Differentialabschnitt jedes der N Inversionstyp-Differentialverstärker umfaßt: ein Paar erster und zweiter Lasttransistoren (21 und 22, 23 und 24), die für einen entsprechenden der Differentialbetriebstransistoren vorgesehen sind, wobei der erste Lasttransistor zwischen der höheren Energieversorgungsspannung und dem entsprechenden Differentialbetriebstransistor geschaltet ist und ein Gate aufweist, das mit einem Drain davon geschaltet ist, und der zweite Lasttransistor zwischen der höheren Energiezufuhrspannung und dem entsprechenden Differentialbetriebstransistor geschaltet ist und ein Gate aufweist, das mit dem Drain des spezifischen Transistors geschaltet ist.
Spannungsgesteuerter Oszillator nach Anspruch 11, wobei der spezifische Transistor und der zweite Lasttransistor einen Stromspiegelschaltkreis bilden.
Spannungsgesteuerter Oszillator nach Anspruch 1, wobei der Differentialabschnitt jedes der N Inversionstyp-Differentialverstärker umfaßt: einen Widerstand (81, 82), vorgesehen für einen entsprechenden der Differentialbetriebstransistoren und geschaltet zwischen der höheren Energieversorgungsspannung und dem entsprechenden Differentialbetriebstransistor.
Eine phasenverriegelte Schleifen(PLL)-Schaltung umfassend: einen Phasenfrequenzkomparator (1), der ein Referenzsignal und ein Feedbacksignal vergleicht und, basierend auf dem Vergleichsergebnis, ein Differenzsignal erzeugt; einen Steuerspannungserzeugungsabschnitt (2, 3), der die Steuerspannung in Reaktion auf das Differenzsignal erzeugt; den spannungsgesteuerten Oszillator (5, 55, 75) gemäß einem der Ansprüche 1 bis 13; und einen Frequenzteiler (6), der eine Frequenzteilung an dem Oszillationssignal, das von dem spannungsgesteuerten Oszillator ausgegeben wird, durchführt, um das Feedbacksignal zu erzeugen.