DE60209197T2

DE60209197T2 - Phasenregelschleife mit einer Ladungspumpe

Info

Publication number: DE60209197T2
Application number: DE60209197T
Authority: DE
Inventors: Gianni Puccio; Biagio Bisanti; Stephano Ciprianti
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2002-04-04
Filing date: 2002-04-04
Publication date: 2006-09-07
Anticipated expiration: 2022-04-05
Also published as: EP1351396A1; EP1351396B1; US7158600B2; US20030189991A1; DE60209197D1

Description

Hintergrund der Erfindung
1. TECHNISCHES GEBIET
Diese Erfindung betrifft allgemein elektronische Schaltungen und konkret Phasenregelkreise.
2. BESCHREIBUNG DES VERWANDTEN FACHGEBIETS
Ein Phasenregelkreis (PLL) synchronisiert ein Ausgangssignal mit einem Referenzsignal. Phasenregelkreise werden in einer Vielzahl von elektronischen Schaltungen u.a. zur Frequenzsynthetisierung, Frequenz- und Phasenmodulation und -demodulation, Taktrückgewinnung und Taktsynchronisierung verwendet.
1a stellt ein Grundschaltbild eines PLL dar. Ein Phasenfrequenzdetektor (PFD) 12 empfängt zwei Signale, F_R, ein Referenzsignal, und F_V, eine aufgeteilte Version des Ausgangssignals. Der PFD erzeugt die Signale UP (hinauf) und DN (hinab), die anzeigen, ob die Frequenz des Ausgangssignals erhöht (UP hoch) oder herabgesetzt (DN hoch) werden muss. Die UP- und DN-Signale werden in ein Schleifenfilter 16 eingegeben. Wenn UP hoch und DN niedrig ist, steigt V_C an, wodurch die Frequenz des Ausgangssignals des VCO 18 erhöht wird. Auf ähnliche Weise fällt V_C ab, wenn DN hoch und UP niedrig ist, wodurch die Frequenz des Ausgangssignals des VCO 18 herabgesetzt wird. In vielen Fällen wird ein Teiler 20 verwendet, um die Frequenz auf eine niedrigere Frequenz durch einen Faktor von N zu teilen; in diesem Fall beträgt F_out = N·F_R.
1b stellt einen Schaltplan eines aktiven Filters nach dem Stand der Technik dar, der als Schleifenfilter 16 in dem PLL gemäß 1a verwendet werden kann. Das DN-Signal von dem PFD 12 ist mit dem invertierenden Eingang des Operationsverstärkers (op-amp) 22 über den Widerstand 24 gekoppelt. Das UP-Signal von dem PFD 12 ist mit dem nicht invertierenden Eingang des op-amp 22 über den Widerstand 26 gekoppelt. Der Ausgang des op-amp 22 ist mit dessen invertierendem Eingang über Kondensator 28 und Widerstand 30 gekoppelt. Der nicht invertierende Eingang ist über Widerstand 32 und Kondensator 34 mit Masse gekoppelt.
Diese Art Filter wird in integrierten Anwendungen nicht häufig verwendet, hauptsächlich da es eine doppelte Spannungsversorgung und zwei eng aufeinander abgestimmte Filter benötigt. Ferner weist dieses Filter Gleichtaktprobleme auf, da sowohl der invertierende als auch der nicht invertierende Eingang durch den PFD 12 betrieben werden.
1c stellt ein Schaltbild eines zweiten aktiven Filters dar, der als Schleifenfilter 16 in dem PLL gemäß 1a verwendet werden kann. Das UP-Signal von dem PFD 12 ist mit dem invertierenden Eingang des Operationsverstärkers (op-amp) 40 über Widerstand 42 gekoppelt. Das DN-Signal von dem PFD 12 ist mit dem nicht invertierenden Eingang des op-amp 40 über den Widerstand 44 gekoppelt. Der Ausgang des op-amp 40 ist mit dessen invertierendem Eingang über den Widerstand 46 gekoppelt. Der nicht invertierende Eingang des op-amp 40 ist mit Masse über den Widerstand 48 gekoppelt. Der Ausgang des op-amp 40 ist mit dem invertierenden Eingang des op-amp 50 über Widerstand 52 gekoppelt. Der Ausgang des op-amp 50 ist mit dessen invertierendem Eingang über Kondensator 54 und Widerstand 56 gekoppelt. Der nicht invertierende Ausgang ist mit einer Gleichspannung, V_DC, gekoppelt.
Dieser Entwurf ist ebenfalls nicht besonders geeignet für integrierte Bauarten, da er zwei Operationsverstärker benötigt, woraus sich größere Flächenanforderungen und ein höheres Rauschen sowie ein höherer Stromverbrauch ergeben. Wiederum ist die Abstimmung der Filter für die Erzielung einer optimalen Leistung schwierig. Ferner bietet der op-amp 40 dem op-amp 50 keinen hohen Impedanzzustand, und somit bringt das gesamte Rauschen von den Widerständen 42, 46, 44 und 48 und von dem PFD 12 und die nicht übereinstimmende Gleichspannung zwischen dem op-amp 40 und dem invertierenden Eingang des op-amp 50 Störungen (Durchschleifen) ein.
Eine andere Art PLL stellt der Ladungspumpen-Phasenregelkreis (CP-PLL) dar. Ein CP-PLL pumpt Strom in Reaktion auf detektierte Abweichungen zwischen der Ausgangsfrequenz und der Referenzfrequenz in ein und aus einem Schleifenfilter. Neben anderen Faktoren werden CP-PLLs in Hinblick auf Frequenzbereich und Kosten als überlegen eingestuft. Es kann jedoch schwierig sein, diese Bauteile in Siliziumchips zu integrieren, was in vielen Anwendungen äußerst wünschenswert ist.
Ein Grundblockdiagramm eines CP-PLL 58 wird in 2 gezeigt. In diesem Entwurf empfängt ein Phasenfrequenzdetektor (PFD) 12 zwei Signale, F_R, ein Referenzsignal, und F_V, eine aufgeteilte Version des Ausgangssignals. Der PFD 12 erzeugt UP- und DOWN-Impulse, die anzeigen, ob die Frequenz des Ausgangssignals erhöht (UP pulsierend) oder herabgesetzt (DOWN pulsierend) werden muss. Die UP- und DOWN-Impulse bewirken, dass eine Ladungspumpe 14 einem Schleifenfilter 16 entweder Strom zuführt oder Strom aus dem Schleifenfilter 16 abführt. Wenn dem Schleifenfilter 16 Strom zugeführt wird, steigt V_C an, wodurch die Frequenz des Ausgangssignals des VCO 18 erhöht wird. Auf ähnliche Weise fällt V_C, wenn die Ladungspumpe 14 Strom aus dem Schleifenfilter 16 abführt, wodurch die Frequenz des Ausgangssignals des VCO 18 herabgesetzt wird.
Der Störpegel eines digitalen Schaltkreises und der Rauschstrom der analogen Ladungspumpe 14 stellen die beitragenden Hauptfaktoren zum Rauschen in einem CP-PLL innerhalb der Bandbreite des PLL dar. In einem herkömmlichen Entwurf einer analogen Ladungspumpe, die in CP-PLL-Anwendungen verwendet wird, stammen die beitragenden Faktoren zum Rauschen hauptsächlich direkt von den aktiven Bauteilen, die in der analogen Ladungspumpe zur Abführung und Zuführung von Strom verwendet werden. Um den Signal-Rauschabstand zu verbessern, kann in der Ladungspumpe ein höherer Referenzstrom verwendet werden; der höhere Referenzstrom kann jedoch einen höheren Kondensatorwert in dem Schleifenfilter 16 erfordern, wodurch eine mögliche Integration in einem Siliziumchip verhindert wird. Außerdem erhöhen Fehlanpassungen zwischen Bauteilen zur Abführung und Zuführung den Störpegel, der mit einem niedrigeren Bandbreitenfilter (wodurch wiederum ein größerer Kondensator benötigt wird) und einer dementsprechend längeren Einschwingzeit herausgefiltert werden muss.
Ein weiterer kritischer Punkt bei herkömmlichen Ladungspumpen sind der Bedarf an einem komplexen und rauscharmen Vorspannungsschaltkreis und die Anforderungen im Hinblick auf den Versorgungsaussteuerungsbereich.
Deshalb wird ein kompakter Ladungspumpen-Phasenregelkreis mit rauscharmen Eigenschaften benötigt.
Die europäische Patentanmeldung, Veröffentlichungsnummer 0416840, offenbart eine PLL-Schaltung, einschließlich eines Steuersignalgenerators, eines digitalen Phasendetektors, Logikgattern, einer Ladungspumpe, eines Transfergatters, eines Schleifenfilters, eines Duofilters und eines VCO. Ausgänge des Phasendetektors sind durch die Logikgatter mit Eingängen der Ladungspumpe gekoppelt. Ein Ausgang der Ladungspumpe ist mit einem Kondensator und mit einem ersten Eingang/Ausgang des Transfergatters gekoppelt. Ein zweiter Eingang/Ausgang des Transfergatters ist mit einem Eingang des Schleifenfilters gekoppelt, dessen Ausgang mit einem Eingang des VCO gekoppelt ist, dessen Ausgang mit einem ersten Eingang des digitalen Phasendetektors gekoppelt ist. Ein zweiter Eingang des digitalen Phasendetektors ist mit einer Quelle eines Referenzfrequenzsignals gekoppelt. Der Steuersignalgenerator erzeugt sich nicht überlappende komplementäre Steuersignale, von denen eins mit den Logikgattern verbunden ist und das andere mit dem Transfergatter verbunden ist.
Kurze Zusammenfassung der Erfindung
In der vorliegenden Erfindung umfasst ein Phasenregelkreis einen Phasendetektor, eine Ladungspumpe zur Erzeugung einer Ladung auf einem Knoten in Reaktion auf das Ausgangssignal des Phasendetektors, ein aktives Filter zur Erzeugung eines Ausgangssignals als Reaktion auf die Ladung auf dem Knoten und einen spannungsgesteuerten Oszillator zur Erzeugung einer Ausgangsfrequenz als Reaktion auf ein Ausgangssignal des aktiven Filters. Die Erfindung ist dadurch gekennzeichnet, dass die Ladungspumpe ein Transfergatter zur selektiven Bereitstellung eines hohen Impedanzzustands zwischen dem Knoten und dem Filter während inaktiver Perioden der Ladungspumpe, um das aktive Filter von der Ladungspumpe zu isolieren, enthält.
In diesem Aspekt der vorliegenden Erfindung bietet das hinzugefügte schnelle Transfergatter an dem Ladungspumpenausgang die folgenden Vorteile: (1) wenn die Ladungspumpe aktiv ist, die Ladung des aktiven Filters mit hoher Linearität (mit geringer Nebenaussendung) und (2) wenn sich die Ladungspumpe in einem inaktiven Zustand befindet, die elektrische Isolierung des aktiven Filters von der Ladungspumpe selbst (mit geringem Rauschen und geringer Nebenaussendung).
In einem zweiten Aspekt der vorliegenden Erfindung ist die Ladungspumpe unter Verwendung von digitalen Puffern und Invertern mit Widerständen implementiert. In diesem Aspekt der vorliegenden Erfindung hat die Ladungspumpe einen äußerst niedrigen Störpegel an dem Eingang des aktiven Filters. Diese Struktur benötigt keinen zusätzlichen Operationsverstärker (wie op-amp 40 in 1c), um die Unterscheidung zwischen UP- und DN-Signalen vorzunehmen, sondern die Unterscheidung wird direkt an dem invertierten Eingang des für die Implementierung des aktiven Filters verwendeten Operationsverstärkers vorgenommen.
Der Entwurf des Phasenregelkreises der vorliegenden Erfindung lässt sich auf Grund der kleinen Größe der in dem Entwurf verwendeten Komponenten auf einem Halbleiterchip integrieren.
Kurze Beschreibung der mehreren Ansichten der Zeichnungen
Für ein vollständigeres Verständnis der vorliegenden Erfindung und deren Vorteile wird nun Bezug genommen auf die folgenden Beschreibungen gemeinsam mit den beigefügten Zeichnungen. Es zeigen:
1a ein Blockdiagramm eines Phasenregelkreises nach dem Stand der Technik;
1b eine schematische Darstellung eines ersten Ausführungsbeispiels eines aktiven Filters, das in dem PLL gemäß 1a verwendet werden kann;
1c eine schematische Darstellung eines zweiten Ausführungsbeispiels eines aktiven Filters, das in dem PLL gemäß 1a verwendet werden kann;
2 ein Blockdiagramm eines Ladungspumpen-Phasenregelkreises nach dem Stand der Technik;
3 ein teilweises Blockdiagramm, teilweises Schaltbild eines Phasenregelkreises mit verringerten Rausch- und Nebenaussendungseigenschaften, der in einem Halbleiterchip integriert werden kann;
4 einen Graphen, der beitragende Faktoren zum Rauschen zeigt;
5a bis 5c Zeitdiagramme, die Rauschpegel und den Betrieb eines dynamisch gesteuerten Transfergatters zur Blockierung von Rauschen zeigt.
Ausführliche Beschreibung der Erfindung
Die vorliegende Erfindung kann am besten in Bezug auf die 3 bis 5a–c der Zeichnungen verstanden werden, wobei gleiche Ziffern für gleiche Elemente der verschiedenen Zeichnungen verwendet werden.
3 stellt ein Schaltbild eines PLL 60 mit rauscharmen Eigenschaften, niedrigen Störpegeln und hoher Linearität dar, der vollständig in einem Halbleiterchip integriert werden kann. Ein Referenzsignal R_F wird dem PFD 62 zugeführt. Der PFD 62 gibt UP- und DN-Impulse an eine digitale Ladungspumpe 64 aus. Der UP-Knoten des PFD 62 ist mit einem nicht invertierenden Puffer 66 gekoppelt, und der DN-Knoten des PFD 62 ist mit einem invertierenden Puffer 68 gekoppelt. Das Ausgangssignal des nicht invertierenden Puffers 66 ist mit den beiden Gates des P-Kanal-Transistors 70 und des N-Kanal-Transistors 72 gekoppelt, die eine logische Inversion des Signals an den Gates des Transistors erzeugen. Ein erster Source/Drain des P-Kanal-Transistors 70 ist mit V_DD gekoppelt, und ein zweiter Source/Drain des P-Kanal-Transistors 70 ist mit einem ersten Source-Drain des N-Kanal-Transistors 72 gekoppelt. Der zweite Source/Drain des N-Kanal-Transistors 72 ist mit Masse gekoppelt. Der Knoten, der den zweiten Source/Drain des P-Kanal-Transistors 70 mit dem ersten Source/Drain des N-Kanal-Transistors 72 verbindet, ist mit einem ersten Anschluss des Widerstands 74 (der den Widerstandswert R1 aufweist) gekoppelt. Der zweite Anschluss des Widerstands 74 ist mit dem Eingang des Transfergatters 76 gekoppelt. Das Transfergatter 76 wird durch die dynamische digitale Steuerung 78 gesteuert.
Der Ausgang des invertierenden Puffers 68 ist mit den beiden Gates des P-Kanal-Transistors 80 und des N-Kanal-Transistors 82 gekoppelt, die eine weitere logische Inversion erzeugen. Ein erster Source/Drain des P-Kanal-Transistors 80 ist mit V_DD gekoppelt, und ein zweiter Source/Drain des P-Kanal-Transistors 80 ist mit einem ersten Source-Drain des N-Kanal-Transistors 82 gekoppelt. Der zweite Source/Drain des N-Kanal-Transistors 82 ist mit Masse gekoppelt. Der Knoten, der den zweiten Source/Drain des P-Kanal-Transistors 80 mit dem ersten Source/Drain des N-Kanal-Transistors 82 verbindet, ist mit einem ersten Anschluss des Widerstands 84 (der den Widerstandswert R2 aufweist) gekoppelt. Der zweite Anschluss des Widerstands 84 ist auch mit dem Eingang des Transfergatters 76 gekoppelt. Der Strom durch den Widerstand 74 wird als I1 bezeichnet, der Strom durch den Widerstand 84 wird als I2 bezeichnet, und der Strom durch das Transfergatter 76 zu dem invertierenden Eingang des op-amp 86 wird als Icp bezeichnet.
Der Ausgang des Transfergatters 76 ist mit dem invertierenden Eingang des op-amp 86 des aktiven Filters 87 gekoppelt. Der nicht invertierende Eingang des op-amp 86 ist mit einer Gleichspannungsquelle gekoppelt. Diese Spannungsquelle umfasst den P-Kanal-Transistor 90 und den N-Kanal-Transistor 92. Das Gate des P-Kanal-Transistors 90 ist mit Masse gekoppelt, und das Gate des N-Kanal-Transistors 92 ist mit V_DD gekoppelt. Ein erster Source/Drain des P-Kanal-Transistors 90 ist mit V_DD gekoppelt, und ein zweiter Source/Drain des P-Kanal-Transistors 90 ist mit einem ersten Anschluss des Widerstands 91 gekoppelt. Der erste Source/Drain des N-Kanal-Transistors 92 ist mit einem ersten Anschluss des Widerstands 93 gekoppelt. Der zweite Source/Drain des N-Kanal-Transistors 92 ist mit Masse gekoppelt. Die zweiten Anschlüsse der Widerstände 91 und 93 sind mit dem nicht invertierenden Eingang des op-amp 86 gekoppelt.
Der Ausgang des op-amp 86 ist mit dessen invertierendem Eingang über Kondensator 94 und Widerstand 96 gekoppelt. Der Ausgang des op-amp 86 ist ferner mit einem ersten Anschluss des Widerstands 98 gekoppelt. Der zweite Anschluss des Widerstands 98 ist mit dem integrierten VCO 100 gekoppelt. Ein Kondensator 102 ist zwischen den Eingang des VCO 100 und Masse gekoppelt. Das Ausgangssignal des VCO 100 wird dem Teiler 104 zugeführt. Der Ausgang des Teilers 104 (F_V) ist mit dem PFD 62 gekoppelt.
Der Wert der Widerstände ist so ausgelegt, dass R1=R2 = n·R3= n·R4. Da R1 nahe an R2 und R3 nahe an R4 liegen wird, sollte die Anpassung der Verhältnisse äußerst genau sein, selbst angesichts Prozessschwankungen (besser als 1 % Anpassung unter Verwendung der Standardverarbeitungstechniken). Im Betrieb werden der nicht invertierende Puffer 66 und der Inverter 68 wie folgt betrieben, um Strom von dem invertierenden Eingang des op-amp 86 abzuführen oder diesem zuzuführen. Angenommen, das Transfergatter 76 ist geöffnet (d.h. in einem hohen Impedanzzustand), wenn UP und DN beide hoch sind, dann sind die Widerstände 84 und 74 zwischen V_DD und Masse in Reihe geschaltet. Wenn UP und DN beide niedrig sind, sind die Widerstände 84 und 74 zwischen V_DD und Masse in Reihe geschaltet. In beiden Fällen wird dem invertierenden Knoten kein Strom zugeführt oder diesem entzogen. Angenommen, das Transfergatter 76 ist geschlossen (d.h. in einem niedrigen Impedanzzustand), wenn UP und DN jeweils hoch sind, sind die Widerstände 84 und 74 zwischen V_DD und Masse in Reihe geschaltet. Wenn UP und DN jeweils niedrig sind, sind die Widerstände 84 und 74 zwischen V_DD und Masse in Reihe geschaltet. In beiden Fällen wird dem invertierenden Knoten auf Grund der Anpassung zwischen den Verhältnissen R1/R2 und R3/R4 kein Strom zugeführt oder diesem entzogen.
Wenn UP hoch und DN niedrig ist, befindet sich der Widerstand 74 zwischen Masse und dem invertierenden Eingang, und der Widerstand 84 befindet sich zwischen Masse und dem invertierenden Eingang. Daher wird von dem invertierenden Eingang Strom abgeführt, und die Ausgangsspannung des aktiven Filters erhöht sich. Dementsprechend erhöht sich die von dem VCO 100 ausgegebene Frequenz.
Andererseits befindet sich der Widerstand 74 zwischen V_DD und dem invertierenden Eingang, und der Widerstand 84 befindet sich zwischen V_DD und dem invertierenden Eingang, wenn UP niedrig und DN hoch ist. Daher wird dem invertierenden Eingang Strom zugeführt, und die Ausgangsspannung des aktiven Filters verringert sich. Deshalb wird die von dem VCO 100 ausgegebene Frequenz herabgesetzt.
Der bisher beschriebene Betrieb der vorliegenden Erfindung verbessert die Rauscheigenschaften im Vergleich zu dem Stand der Technik erheblich. Mit der herkömmlichen analogen Ladungspumpe, die für einen integrierten PLL verwendet wird, stammt Rauschbeitrag hauptsächlich von den aktiven Bauteilen selbst, die in der analogen Ladungspumpe verwendet werden, und von der Fehlanpassung zwischen abführenden und zuführenden Bauteilen. Der Störpegel in der PLL-Bandbreite des PLL nach dem Stand der Technik wird durch die analoge Ladungspumpe begrenzt. Die Ladungspumpe verwendet große Transistoren und arbeitet mit einem relativ hohen Strom, um den Signal-Rauschabstand zu verbessern.
In obiger Erläuterung wird angenommen, dass das Transfergatter 76 geöffnet ist. Das Transfergatter 76 wird in dem bevorzugten Ausführungsbeispiel unter Steuerung durch die dynamische digitale Steuerung 78 dafür verwendet, um eine zusätzliche digitale Rauschfilterung bereitzustellen. Der dynamische digitale Steuerkreis 78 funktioniert in Reaktion auf die UP- und DN-Signale, um den invertierenden Eingang des op-amp 86 von der restlichen Schaltung während der Zeitspannen zu isolieren, in denen die Ladungspumpe 64 keinen Strom von dem invertierenden Eingang abführen oder diesem zuführen sollte. Der dynamische digitale Steuerkreis 78 stellt ab einer Zeitspanne kurz bevor entweder das UP- oder das DN-Signal zu einem aktiven Spannungspegel übergeht, einen Strompfad für den invertierenden Eingang bereit und isoliert den invertierenden Eingang kurz nachdem das UP- oder das DN-Signal zu einem inaktiven Spannungspegel übergeht (wenn auch der exakte Zeitpunkt des Öffnens und Schließens des Transfergatters 76 allgemein nicht kritisch ist). Auf diese Art wird ein großer Teil des von der Stromversorgung und den Widerständen verursachten Rauschens von dem invertierenden Eingang entkoppelt, wodurch der digitale Störpegel und die Störungen auf Grund jeglicher geringer Fehlanpassung der Spannung zwischen dem invertierenden und dem nicht invertierenden Eingang verringert wird.
Auf Grund der Rauschunterdrückung können die Widerstandswerte von R1, R2, R3 und R4 mit einem geringen Einfluss auf das Phasenrauschen (bis zu dem Pegel ist es im Vergleich zu dem Eingangsrauschen des op-amp 86 vernachlässigbar) erhöht werden, mit der sich daraus ergebenden Verringerung des Ladungspumpenstroms derart, dass eine Verringerung der Kapazität des Kondensators 94 ermöglicht wird. Mit einer kleineren Kapazität kann es möglich sein, diesen Kondensator mit dem Rest des PLL auf dem Siliziumchip zu integrieren.
4 stellt die beitragenden Faktoren zum Phasenrauschen für das in 3 gezeigte Ausführungsbeispiel dar. Das Rauschen wird von dem Phasenrauschen des Referenztakts F_R für einen niedrigen Frequenzversatz (Frequenz<1kHz), von dem digitalen Störpegel in der unmitelbaren Bandbreite (wie gezeigt weist der PLL einen sehr geringen Rauschpegel auf), von dem Filter und dem op-amp 86 an der Grenze der PLL-Schleifenbandbreite und von dem VCO-Rauschen über die PLL-Schleifenbandbreite dominiert.
Der Vorteil des Ausführungsbeispiels gemäß 3 ist, dass das aktive Bauteil (op-amp 86) eine relativ geringe Auswirkung auf den Rauschbeitrag hat, da es, wie die beitragenden Filter (Widerstände 96 und 98), lediglich an der Grenze der Bandbreite dazu beiträgt, ein Operationsverstärker mit Standardeigenschaften reicht aus, um hohe Leistungspegel zu erreichen. Die Widerstände 91 und 93 haben eine sehr geringe Auswirkung auf den Rauschbeitrag, da sie mit dem nicht invertierenden Eingang des op-amp 86 verbunden sind und somit eine einheitliche Verstärkung aufweisen. Die Widerstände 74 und 84, die invertierenden/nicht invertierenden Puffer 68 und 66 und der PFD 62 tragen zu dem unmittelbaren Störpegel des PLL auf Grund zweier Gründe mit einem äußerst geringen Rauschpegel bei: (1) Der Eingangsstrom für den op-amp 86 wird nicht durch aktive Stromgeneratoren erzeugt, sondern durch die Widerstände 74 und 84 und durch Gatter (d.h. die invertierenden/nicht invertierenden Puffer 68 und 66), die ein minimales Rauschen erzeugen, und (2) stellt das Transfergatter 76 einen hohen Impedanzzustand mit schnellen Schalteigenschaften bereit, der den op-amp 86 von den digitalen invertierenden/nicht invertierenden Puffern 68 und 66 und den Widerständen 74 und 84 während der überwiegenden Mehrheit der Zeit isoliert und den op-amp 86 als einen Folger arbeiten lasst.
5a–c veranschaulichen die Vorteile des durch das Transfergatter 76 bereitgestellten hohen Impedanzzustands besser. 5a veranschaulicht die allgemein rausch- und störarmen Eigenschaften des PLL 60. Wie aus den 5b und 5c ersichtlich ist, geht das UP-Signal als Reaktion auf einen ansteigenden Übergang der F_R-Referenz auf hoch über, und das DN-Signal geht als Reaktion auf einen ansteigenden Übergang des F_V-Signals auf hoch über.
Die UP- und DN-Signale überlappen sich für 3ns, bevor beide in einen niedrigen Spannungszustand übergehen. Indem am Transfergatter 76 ein hoher Impedanzzustand bereitgestellt wird, ist die digitale Ladungspumpe 64 von dem op-amp 86 immer elektrisch isoliert, mit Ausnahme der Zeitspanne, in der sich das UP- oder das DN-Signal auf einem aktiven Logikpegel befinden – für ein wie in 3b gezeigtes Beispiel von 400 KHz befindet sich das Transfergatter für (2,5 ☐s-3ns)/2,5☐s oder 99,88% der Zeit in einem hohen Impedanzzustand (wenn es in einem verrasteten Zustand ist). Der dynamisch gesteuerte Transferschalter 76 verbessert den Signal-Rauschabstand erheblich, da er es ermöglicht, dass das komplette Signal von der Ladungspumpe 64 das Filter während der Zeit, in der sich der Transferschalter in einem niedrigen Impedanzzustand befindet, auf Grund des schnellen Umschaltens der Gatter (der invertierenden/nicht invertierenden Puffer 68 und 66) und der Geschwindigkeit des Transferschalters 76 ohne eine tote Zone mit hoher Linearität lädt, und er blockt Rauschen während der restlichen Zeit von dem op-amp 86 ab.
Die Rausch- und Störeigenschaften hängen mit der Anpassung zwischen den P-Kanal-Transistoren 70, 80 und 90, zwischen den N-Kanal-Transistoren 72, 82 und 92 und zwischen den Verhältnissen R1/R2 und R3/R4 der Widerstände 74, 84, 91 und 93 zusammen. Dementsprechend handelt es sich bei den Bauteilen, die angepasst werden müssen, um ähnliche Bauteile (an Stelle von komplementären Bauteilen), und es kann ein besseres dynamisches Anpassungsverhalten erreicht werden. Somit hat eine Fehlanpassung von Bauteilen eine vernachlässigbare Auswirkung auf das Rauschen in dieser Struktur. Die Weiterleitung jeglichen durch eine Fehlanpassung erzeugten Rauschens an den op-amp 86 wird auf Grund des Transferschalters, der sich normalerweise in einem hohen Impedanzzustand befindet, größtenteils abgeblockt. Der Operationsverstärker befindet sich während dem hohen Impedanzzustand in Folgermodus und kann weder Fehlanpassungen noch Versatzfehler einfügen. Außerdem werden im Gegensatz zu Ladungspumpen nach dem Stand der Technik keine Vorspannungsblöcke benötigt, wodurch die Größe der analogen Sektion minimiert wird. Ferner wird eine Gleichspannung an den nicht invertierenden Eingang des op-amp 86 angelegt, wodurch Gleichtaktprobleme beseitigt werden.
Eine analoge Standard-Stromquellen-Ladungspumpe andererseits benötigt eine Überlappungszeit zwischen UP- und DN-Signalen, die relativ lang ist, für ein 400kHz-Referenzsignal in der Größenordnung von 10ns im Vergleich zu dem 3ns-Signal, das die vorliegende Erfindung benötigt (ebenfalls für ein 400kHz-Referenzsignal). Der Grund hierfür liegt in der Schwierigkeit der analogen Ladungspumpe bei der Abtrennung der Stromquelle, und sie benötigt Zeit zum Ausschwingen, im Gegensatz zu schnell schaltenden Gattern. Außerdem ist es schwierig, die Einstellung des Stroms auf einer p-dotierten Quelle mit einer n-dotierten Quelle abzustimmen; deshalb wird eine gewisse Zeitspanne benötigt, um es dem Ausgang zu ermöglichen, die Ladung an dem Filter auf Null zu setzen, wenn das Signal verrastet ist, ohne übermäßige Störungen auf Grund der Fehlanpassung bei den durch die Abtrennung der Stromquelle erzeugten Stromspitzen zu erzeugen. Der Bedarf für eine lange Überlappungszeit mindert die Rauscharmut des herkömmlichen Ansatzes.
Obwohl die ausführliche Beschreibung der Erfindung auf bestimmte beispielhafte Ausführungsformen gerichtet ist, werden den Fachleuten verschiedene Abwandlungen dieser Ausführungsformen sowie alternative Ausführungsformen nahegelegt. Die Erfindung umfasst jegliche Abwandlungen oder alternative Ausführungsformen, die in den Umfang der Ansprüche fallen.

Claims

Phasenregelkreis (60), umfassend: einen Phasendetektor (62); eine Ladungspumpe (64) zur Erzeugung einer Ladung auf einem Knoten als Reaktion auf das Ausgangssignal des Phasendetektors; ein aktives Filter (87) zur Erzeugung eines Ausgangssignals als Reaktion auf die Ladung auf dem Knoten; einen spannungsgesteuerten Oszillator (100) zur Erzeugung einer Ausgangsfrequenz als Reaktion auf ein Ausgangssignal des aktiven Filters; dadurch gekennzeichnet, dass die Ladungspumpe (64) ein Transfergatter (76) zur selektiven Bereitstellung eines hohen Impedanzzustands zwischen dem Knoten und dem Filter (87) während inaktiver Perioden der Ladungspumpe (64), um die Ladungspumpe (64) von dem Filter (87) zu isolieren, enthält.
Phasenregelkreis nach Anspruch 1, bei dem die Ladungspumpe (64) ein erstes Gatter (66), das mit einem ersten Steuersignal von dem Phasendetektor (62) gekoppelt ist, und ein zweites Gatter (68), das mit einem zweiten Steuersignal von dem Phasendetektor (62) gekoppelt ist, enthält.
Phasenregelkreis nach Anspruch 2, bei dem das erste Gatter (66) ein nicht invertierender Puffer ist, und das zweite Gatter (68) ein Inverter ist.
Phasenregelkreis nach Anspruch 2 und ferner umfassend einen ersten Widerstand (74), der zwischen einen Ausgang des ersten Gatters und den Knoten gekoppelt ist, und einen zweiten Widerstand (84), der zwischen einen Ausgang des zweiten Gatters und den Knoten gekoppelt ist.
Phasenregelkreis nach Anspruch 1 und ferner umfassend Steuerschaltungen (78), die mit dem Transfergatter (76) gekoppelt sind, um das Transfergatter zwischen Zuständen hoher Impedanz und niedriger Impedanz umzuschalten.
Phasenregelkreis nach Anspruch 4, bei dem der erste und der zweite Widerstand (74, 84) denselben Widerstandswert aufweisen.
Phasenregelkreis nach Anspruch 6, bei dem das aktive Filter (87) einen Operationsverstärker (86) enthält, der einen invertierenden Eingang aufweist, der mit dem Transfergatter (76) gekoppelt ist, und einen nicht invertierenden Eingang, der mit einer vorbestimmten Spannungsquelle gekoppelt ist, und bei dem; die vorbestimmte Spannungsquelle einen dritten Widerstand (91) umfasst, der zwischen eine erste vorbestimmte Spannung und den nicht invertierenden Eingang gekoppelt ist, und einen vierten Widerstand (93), der zwischen eine zweite vorbestimmte Spannung und den nicht invertierenden Eingang gekoppelt ist; und das Verhältnis von Widerstandswerten zwischen dem ersten und zweiten Widerstand (74, 84) dasselbe ist wie das Verhältnis von Widerstandswerten zwischen dem dritten und vierten Widerstand (91, 93).