WO2004049574A1 - Frequenzgenerator - Google Patents

Frequenzgenerator Download PDF

Info

Publication number
WO2004049574A1
WO2004049574A1 PCT/EP2002/013455 EP0213455W WO2004049574A1 WO 2004049574 A1 WO2004049574 A1 WO 2004049574A1 EP 0213455 W EP0213455 W EP 0213455W WO 2004049574 A1 WO2004049574 A1 WO 2004049574A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
oscillator
control
value
frequency
Prior art date
Application number
PCT/EP2002/013455
Other languages
English (en)
French (fr)
Inventor
Niels Christoffers
Bedrich Hosticka
Rainer Kokozinski
Peter Jung
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority to EP02781335A priority Critical patent/EP1565990A1/de
Priority to CA002507098A priority patent/CA2507098A1/en
Priority to PCT/EP2002/013455 priority patent/WO2004049574A1/de
Priority to JP2004554259A priority patent/JP2006508572A/ja
Priority to AU2002349049A priority patent/AU2002349049A1/en
Publication of WO2004049574A1 publication Critical patent/WO2004049574A1/de
Priority to US11/140,259 priority patent/US20050277397A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it

Definitions

  • the present invention relates to frequency generators, such as those used for transceivers for UMTS, GSM or Bluetooth.
  • a central task within transceivers used for wireless data transmission is the generation of local, periodic signals that are used for frequency conversion of signals received or to be transmitted.
  • the local periodic signal generated must have different frequencies in different operating states, e.g. depending on whether there is a transmission or reception process.
  • FIG. 6 Since, according to the current state of the art, high-resolution analog / digital and digital / analog converters are available as embedded integrated circuits, the circuit structure shown in FIG. 6, consisting of a ROM memory 900, a digital / analog, would be desirable for frequency generation Converter 902 and a voltage-controlled oscillator 904. Depending on the desired transmission channel, which is to be used for data conversion or transmission for frequency conversion, a digitized control value is taken from the ROM 900. This is converted into an analog value by the digital / analog converter 902 and input into a control input of the VCO 904. The latter would then output the local periodic signal at the desired frequency by appropriately setting the digital control values stored in the EEPROM 900 in advance. 6 would be particularly desirable because the specified would change frequency almost immediately after a new channel was selected, so that only a short settling time would have to be waited before data could be transmitted or received by the transceiver containing the circuitry of FIG.
  • Possible frequency generators are constructed as shown in FIG. 1 and include a phase and frequency detector 910, a loop filter 912, a VCO 914 and a frequency divider 916.
  • a highly accurate one, of a quartz (not shown) generated reference signal S ref (t) is applied to a first input of the phase and frequency detector 910.
  • the loop filter 912 then generates a control signal S L oc (t) from the output signal S d (t) of the latter and outputs the same to the VCO 914.
  • the VCO 914 generates an output signal S out (t) with a frequency dependent on the control signal S L oc (t), which represents the output signal of the frequency generator.
  • the output signal S out (t) of the VCO 914 is converted via the frequency divider 916 into a two- feedback of the PFD 910.
  • the frequency divider 916 generates a signal with an N times lower frequency from the signal S out (t).
  • the PFD 916 compares the frequency divided signal from the frequency divider 916 with the highly accurate reference signal S ref (t) and outputs as the signal S d a signal corresponding to the phase and frequency difference, whereby a control loop through the PFD 910, the loop filter 912, the VCO 914 and the frequency divider 916 with a feedback loop from the frequency divider 916, the PFD 910 and the loop filter 912 is formed.
  • a disadvantage of the frequency divider of FIG. 7 is that the frequency divider 916 is very difficult and expensive to implement. Since it has to be dimensioned for a very high input signal bandwidth, it consumes a great deal of current.
  • Another disadvantage of the frequency generator of Fig. 7 is its high inertia. After a change in the frequency ratio N at the frequency divider 916, a long settling time elapses until the output frequency S out matches the desired one with sufficient accuracy.
  • the object of the present invention is therefore to provide a frequency generation scheme which enables less complex, more accurate and / or less sluggish frequency generation.
  • a frequency generator according to the invention comprises a controllable oscillator which has a control input and an oscillator output, the controllable oscillator being designed to output an oscillator signal at the oscillator output with an oscillator frequency which depends on a control signal at the control input, a sampling device for sampling the oscillator signal or one of the same derived signal from the controllable oscillator at a reference frequency to obtain a sampling signal and a low-pass filter for low-pass filtering the sampling signal or a signal derived therefrom to obtain the control signal or a signal underlying the control signal.
  • a method for frequency generation by means of a controllable oscillator which has a control input and an oscillator output, the controllable oscillator being designed to output an oscillator signal at the oscillator output with an oscillator frequency which depends on a control signal at the control input comprises sampling the oscillator signal or a signal of the controllable oscillator derived therefrom with a reference frequency to obtain a sampling signal, and low-pass filtering the sampling signal or a signal derived therefrom to obtain the control signal or a signal underlying the control signal.
  • a determination of the control signal-oscillator frequency characteristic of a controllable oscillator having a control input and an oscillator output is provided, the controllable oscillator being designed to output an oscillator signal with an oscillator frequency at the oscillator output depends on a control signal from the control input.
  • a sampling device samples the oscillator signal or a signal of the controllable oscillator derived therefrom with a reference frequency to get a scanning signal.
  • a low-pass filter low-pass filters the sampling signal or a signal derived therefrom to obtain an underlying signal. Means are provided to selectively prevent or enable the oscillator signal to pass through the scanner and the low pass filter to the control input.
  • An adder which is designed to add a predetermined constant control value to the signal on which the control signal is based in order to obtain the control signal is also provided.
  • a detector detects the value of the control signal.
  • Control means for determining the predetermined constant control value is configured to cause the selectively prevent or enable means to prevent the oscillator signal from passing through the scanner and low pass filter to the control input, and then the adder to use a trial value for addition.
  • control device ensures that the device for preventing or enabling subsequently enables the oscillator signal to pass through the scanning device and the low-pass filter continuously to the control input, and then the detector detects the value of the control signal which adjusts itself to enable one to obtain a control value assigned to a predetermined multiple of the reference frequency via the control signal oscillator frequency characteristic.
  • the control device also causes these processes to be repeated for different test values.
  • the present invention thus creates a completely new principle for frequency generation, which differs fundamentally from the PLL-based principle described in the introduction to the description.
  • the adjustability of the steady frequency is quickly possible, since by interrupting a feedback path comprising the scanning device and the low-pass filter between the oscillator output and the control input, rough adjustments of the control signal the transient process can be started with a roughly preset value based on a stored control value and a new closing of the feedback path. Long settling processes of a frequency divider are avoided. Due to the less complex structure, in particular the lack of a frequency divider, and the quicker adjustability of the currently generated frequency, frequency-saving frequency generation can be obtained according to the invention.
  • FIG. 1 shows a schematic block diagram of a frequency generator according to a simplified exemplary embodiment of the present invention
  • FIG. 2 shows a spectral distribution of the sampling signal obtained by sampling from the oscillator signal of the controllable oscillator of the frequency generator of FIG. 1;
  • 3a and 3b show exemplary waveforms of the oscillator signal, the scanning signal and the control signal in the frequency generator of FIG. 1 for two different steady-state or stationary states, namely for a divider ratio between the reference frequency and the oscillator frequency of two in the case of FIG 3a and one in the case of Figure 3b;
  • FIG. 4 shows a schematic block diagram of a frequency generator according to a further exemplary embodiment
  • 5 shows an exemplary control signal-oscillator frequency characteristic of a controllable oscillator
  • 6 shows a desired, ideal circuit structure for a frequency generator for generating signals with different frequencies
  • FIG. 7 is a block circuit diagram of a conventional PLL-based frequency generator.
  • FIG. 1 shows a simplified embodiment of a frequency generator according to the present invention, the frequency generator being generally indicated at 10 in FIG. 1.
  • the frequency generator 10 comprises a scanner 12, a low-pass filter 14 and a voltage-controlled oscillator (VCO) 16.
  • the voltage-controlled oscillator 16 comprises a control input and an oscillator output and outputs an output signal S out (t) with an oscillator frequency f ou t or at its oscillator output. an angular frequency ⁇ ou t, which in turn depends on the control signal, which the VCO 16 receives at the control input.
  • the output of the VCO 16 simultaneously corresponds to the output 18 of the frequency generator 10. Accordingly, the output signal S out of the VCO 16 is also the signal output by the frequency generator 10.
  • the oscillator output of the VCO 16 is also connected to an input of the scanner 12.
  • the sampler 12 samples the output signal S out from the VCO 16 at a frequency f ref and outputs a sampling signal S d (t) at its output, which is connected to an input of the low-pass filter 14.
  • the scanner 12 receives a highly accurate reference signal with the reference frequency f ref from an oscillator 20, such as a quartz oscillator, at a frequency input.
  • the scanner 12 includes, for example, a switch, such as an FET.
  • the low-pass filter 14 is connected at its output to the control input of the VCO 16, and outputs the scanning signal S d thereon in a low-pass filtered form as the control signal S L0C (t).
  • Sampler 12, low-pass filter 14 and VCO 16 together form a control loop which, as will be explained in the following, regulates the output signal S out (t) to a frequency which is in an integer ratio to the reference frequency.
  • the feedback path comprising the scanner 12 and the low-pass filter 14 between the oscillator output and the control input of the VCO 16 ensures that the control signal received by the VCO is regulated to a value which is in accordance with the control signal-oscillator frequency characteristic of the VCOs 16 corresponds to an oscillator frequency which is an integer ratio to the reference frequency.
  • the VCO 16 always produces an essentially monofequent signal at its output with a frequency which depends on the level of the control signal S L oc.
  • the sampling signal S in the frequency domain comprises a series of Dirac surges at the frequencies +/- ⁇ out + n- ⁇ ref , where n is a natural number and co ref is the angular or angular frequency of the reference signal from the Oscillator 20 is.
  • the numbers above each Dirac shock in Fig. 2 each indicate the value of n which corresponds to the respective Dirac shock.
  • the scanning signal S d the spectral representation S d in
  • the low-pass filter 14 is low-pass filtered.
  • the cut-off frequency of the low-pass filter 14 is set in such a way that only the two lowest-frequency ones of the frequency are among the Dirac surges of the scanning signal S d
  • the low-pass filter 14 has, for example, a rectangular pass function.
  • the cut-off frequency of the low-pass filter 14 is preferably ⁇ ref / 2.
  • S corresponds to 0C ( ⁇ ) thus S H ( ⁇ ) 'rect 7w 2 m UJ ref ( ⁇ ), where rect / i / 2, ⁇ -ref ( ⁇ ) is a function that is between - ⁇ ref / 2 and ⁇ ref / 2 one and otherwise zero is.
  • the resulting signal S L oc (t) is entered in the VCO 16 for control purposes or used to control the same.
  • Theoretical considerations show that the frequency generator 10 controls the control signal Soc (t) in such a way that a static state occurs in which the output frequency ⁇ out of the output signal S out (t) is N ⁇ ref , where N is an integer.
  • Both figures merely show examples of the time profiles of the signals S out / S LO c and S d in two mutually aligned graphs in which the time t along the x-axis and the voltage along the y-axis are arbitrary Units is applied.
  • the temporal profiles of the output signal S are each 0ut (solid line) and in the lower graph, the temporal "patterns of the sampling signal S (solid line) and the control signal S L oc (dashed line) ones shown, provides.
  • the samplings by the sampler 12 always take place with a constant phase difference ⁇ i or ⁇ 2 with respect to the output signal S out to be sampled.
  • the scanning by the scanner 12 always takes place at corresponding points on the, in the present case, falling edge of the sinusoidal output signal S out of the oscillator 16, namely every N-th period, the period T is.
  • the Control signal S L oc must be constant and must have a value that corresponds to the frequency ⁇ out according to the control signal oscillator frequency characteristic of the VCO 16.
  • the sampling pulses of the sampling signal S d must have a certain voltage level U ab - t ast in the static state.
  • This voltage level U a btast is determined from the fact that, in the static state, through the low-pass filtering through the low-pass filter 14, it must lead to a control signal S d (presently exaggeratedly constant) with a constant “effective value”, which is Ui or U 2
  • S d presently exaggeratedly constant
  • the output signal S 0 u t has become a little faster.
  • the signal S out assumes the value Uabt ast earlier than at the sampling time t 2 .
  • the value of S out is slightly lower. Accordingly, the value of the low-pass filtered control signal S L oc also decreases in order to become a little lower than U 2 , as a result of which the VCO 16, which has become too fast, is “braked” again due to the decreasing control signal.
  • the sampled value at time t 2 is greater than U ab t a s t? So that the effective value of the control signal S LO c resulting from the low-pass filtering also increases, as a result of which the slower VCO 16 is "accelerated” with a higher control signal.
  • the sampling times in the static state regulate themselves only to a different phase value or to different sampling times compared to the example of FIGS. 3a and 3b, at which the output signal S out has such a value that by filtering through the low-pass filter 14 results in an effective value that only corresponds to the deviation of the offset from the setpoint U x or U 2 of the control signal for the VCO 16.
  • an amplifier could be provided in the feedback path.
  • the signal generated by the low-pass filter 14 thus represents a control signal for the VCO, which, depending on the application, can still be subjected to constant manipulations, ie addition and multiplication, before it is input into the VCO.
  • the oscillator signal sampled by the sampling device and the sampling signal filtered by the low-pass filter can also have been manipulated beforehand, ie provided with an offset or an amplification.
  • FIG. 4 An exemplary embodiment of a frequency generator according to the present invention is described below with reference to FIG. 4, which is suitable for generating a selected one of predetermined oscillator frequencies, all of which have an integer division ratio to the reference frequency.
  • the frequency generator of FIG. 4 is indicated generally at 30.
  • the frequency generator 30 of FIG. 4 After the structure of the frequency generator 30 of FIG. 4 has been described above, its operation will be described below. For ease of understanding, it is assumed that the frequency generator is integrated in a transmission / reception circuit which uses different frequencies per channel for transmission during transmission and reception.
  • the control device 42 can also be part of the transmission / reception circuit (not shown).
  • a different frequency is assigned to each channel of the transceiver, which is an integral multiple of the reference frequency ⁇ ref , ie N- ⁇ ref (Ne
  • a channel assignment table is stored in the EEPROM 38, which assigns a digital value to each channel which is approximately that Corresponds to the desired value of the control signal which, according to the control signal-oscillator frequency characteristic curve, corresponds approximately to the frequency assigned to the respective channel.
  • 5 shows an example of a control signal-oscillator frequency characteristic of the VCO 16 in a graph in which the control signal is plotted in arbitrary voltage units along the x-axis and the frequency ⁇ in arbitrary Hertz units along the y-axis.
  • the characteristic curve intersects the ordinate frequency values ⁇ ref , 2 ⁇ ref and 3 ⁇ re f on the abscissa voltage values Ui, U 2 and U 3 .
  • three digital values would be stored in the EEPROM 38, namely the digitized values of Ui, U 2 or U 3 , in each case in association with the channels with the frequencies ⁇ ref , 2 ⁇ ref and 3 ⁇ re f -
  • control device 42 accesses the EEPROM 38 with the selected channel as an index, whereupon the EEPROM 38 outputs the corresponding digital value to the D / A converter 36.
  • the digital value remains unchanged or constant until the next channel change.
  • the D / A converter 36 converts the digital value into the analog voltage value S DAC and outputs the same to the second input of the adder 34.
  • control device 42 controls the sequence of the frequency generator 30 as follows: the switch 32 initially remains open in order to interrupt the feedback loop and the control loop.
  • the controller 42 selects a channel and accesses the EEPROM 38 with the selected channel as an index.
  • the digital value assigned to the selected channel corresponds, for example, to the value U 2 .
  • the D / A converter 36 uses this to generate the analog offset signal S DA C and applies the same to the second input of the adder 34. There is still no signal at the first input of the adder because the switch 32 has interrupted the feedback branch. Therefore, only the signal S DA c is present at the control input of the VCO 16.
  • the VCO 16 therefore outputs at its output an oscillator signal S ou t with a frequency ⁇ out which corresponds with an accuracy to the frequency 2 ⁇ ref , which, as has been described in the introduction to the description, by fluctuations in temperature or age is not precise enough for a transmitting or receiving operation.
  • the control device 42 closes the switch 32 and thus also the feedback path or the control loop. As described with reference to FIGS .
  • the control loop regulates the oscillator frequency ⁇ out to the nearest frequency, which has an integer ratio to the reference frequency ⁇ r ⁇ f .
  • the control loop will adjust itself to the desired frequency, namely 2 ⁇ ref , since this is the closest frequency at the start of the control process after the switch 32 is closed.
  • the output frequency of the VCO 16 after the control signal has been advanced before the switch 32 is closed is known “inaccurately”, the output frequency after the settling after the switch 32 is closed is also known. The process is repeated when the channel is changed.
  • the control device 42 first opens the switch 32, selects a new channel, and closes the switch 32 again.
  • the settling time to the new frequency is shorter than in the case of a control circuit comprising a frequency divider, as was described with reference to FIG. 7.
  • control signal oscillator characteristic of the VCO 16 is subject to changes which could lead to the fact that the formerly digitized values, such as U 3 -U 3 , differ from the target control values according to the control signal oscillator.
  • VCO 16 characteristic curve deviate. If the control signal of the VCO 16 is preset in the manner described above, these stored, digitized values deviating from the setpoints could, in their function as a starting value for the control process, result in the control loop adjusting itself to an undesired neighboring frequency which is another integer multiple is the reference frequency.
  • a dashed line 43 shows an example of a modified characteristic curve of the VCO 16, such as has arisen after a temperature change.
  • the control device 42 selects the channel which is assigned to the frequency 2 ⁇ ref
  • the VCO 16 is preset with the value U 2 , which leads to a frequency which leads to an exact lies between the frequencies 2 ⁇ ref and ⁇ ref .
  • the switch 32 is closed, it is consequently not ensured that the control loop adjusts itself to the desired frequency value 2 ⁇ re f and not to the adjacent value ⁇ re f.
  • the frequency generator 30 of FIG. 4 comprises a further functionality, namely the measurement or determination of the control signal-oscillator frequency characteristic of the VCO 16, which process is described in the following. will be written, and which is repeated repeatedly during the operation of the frequency generator 30, for example intermittently at fixed time intervals which are sufficient to be able to follow the changes in time of the characteristic of the VCO.
  • the control device 42 determines that a renewed measurement of the control signal-oscillator frequency characteristic of the oscillator 16 is necessary, the control device 42 takes the following steps to obtain a new, for each channel or for each frequency a multiple of the reference frequency to obtain the corrected digitized value: the control device 42 opens the switch 32, selects a first of the channels to preset the VCO 16, closes the switch 32 again, waits for a certain settling time of the control loop until a static state has arisen, and then reads, using the A / D converter 40 as a detection device, a digitized value of the signal S TP , which is the deviation or the difference between the true setpoint S L oc (t) of the VCO 16 at the control input thereof and the analog control value of the DAC 36, S DAC , which has resulted from the above-mentioned characteristic fluctuation.
  • the control device 42 then corrects the value stored in the EEPROM 38 with the newly detected value, namely S L oc (t), by adding the detected value S TP to the previously stored value of S DAC .
  • the control device 42 repeats these steps for each channel or each frequency N- ⁇ re f. In this way, all the values stored in the EEPROM 38 are again adapted to the characteristic curve which may have changed. The process is also not so time-consuming, since the old stored digitized values lead to fast settling times due to their use as control start values for the control value of the VCO.
  • the control device 42 In the event that the channel generator 30 is not operated for a long time, or in the event that the frequency generator 30 the first time it is used, there are no suitable sufficiently precisely predetermined digital values in the EEPROM for the characteristic curve determination, so that the control device 42 must scan the characteristic curve of the VCO 16 by an algorithm other than that described above. In this case, the control device 42 must find, by finely varying the value output by the DAC 36, the one at which the difference between the control signal of the VCO 16 and the output voltage of the DAC 36 becomes zero, in order to digitize the latter and into the assignment table in the Filing EEPROM 38.
  • the control device 42 opens the switch 32, sets the VCO 16 in advance with a first test value S DAC , closes the switch 32 and detects the value of S TP after the required settling time.
  • the first trial value is, for example, a voltage value, wherein the control signal oscillator frequency characteristic of the VCO is the slightest changes subjected to due to ambient fluctuations *, and will thus lead to a predetermined, known Einregelfrequenz despite environmental variations with high probability. In the example of FIG. 5, this would be a value close to Ui.
  • the control device 42 stores the value of S TP + S DAC in, for example EEPROM 38 or other suitable memory. Thereafter, the control device 42 repeats this process for further test values which increase or decrease from test value to test value by, for example, a constant value.
  • the algorithm can of course also effect the variation of the test value differently, for example by changing the test value by a higher amount after a test process in which the control loop has adjusted itself to a next control value.
  • controller 42 stores the value S TP + S DAC as the next digital value for the next channel. In this way, the control device 42 receives a complete scan of the characteristic of the VCO 16 at the ordinate positions N ⁇ r ⁇ f . After the controller 42 determines all digital values for all channels, it stores them in the EEPROM 38.
  • the control device 42 can either be connected directly to the second input of the adder 34 via the DAC 36 or another DAC, or the control device 42 stores a digitized test value before each test or sampling process in a memory location specially provided for this purpose in the EEPROM 38 and then accesses the same.
  • a specially provided entry may be provided in the channel assignment table of the EEPROM 38 which does not correspond to any of the channels used by the transmission / reception circuit. In this case, it would be possible for the control device 42 to store the successively found or determined digital values directly in the EEPROM 38 for each channel.
  • the switch 32 can also be switched in the feedback path at a different location than between the oscillator output and the scanner.
  • the A / D converter 40 could also be provided in order to have its input connected to the output of the adder 34. It would also be possible to prefer the adder between the scanner and the filter.
  • the control device can be implemented in software or hardware or a combination thereof. Instead of a voltage-controlled oscillator, a current-controlled oscillator could also be used.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Ein erfindungsgemäßer Frequenzgenerator umfaßt einen steuerbaren Oszillator (16), der einen Steuereingang und einen Oszillatorausgang aufweist, wobei der steuerbare Oszillator (16) ausgebildet ist, um am Oszillatorausgang ein Oszillatorsignal (Sout) mit einer Oszillatorfrequenz auszugeben, die von einem Steuersignal (SLOC) am Steuereingang abhängt, eine Abtasteinrichtung (12) zum Abtasten des Oszillatorsignals (Sout) oder eines von demselben abgeleiteten Signals des steuerbaren Oszillators (16) mit einer Referenzfrequenz, um ein Abtastsignal (Sd) zu erhalten, und ein Tiefpaßfilter (14) zum Tiefpaßfiltern des Abtastsignals (Sd) oder eines von demselben abgeleiteten Signals, um das Steuersignal (SLOC) oder ein dem Steuersignal (SLOC) zu Grunde liegendes Signal (STP) zu erhalten. Aufgrund des unaufwendigeren Aufbaus, insbesondere des Fehlens eines Frequenzteilers, und der schnelleren Verstellbarkeit der aktuell erzeugten Frequenz kann erfindungsgemäß eine stromsparendere Frequenzerzeugung erhalten werden.

Description

Frequenzgenerator
Beschreibung
Die vorliegende Erfindung bezieht sich auf Frequenzgeneratoren, wie sie beispielsweise bei Sende/Empfängern für UMTS, GSM oder Bluetooth eingesetzt werden.
Ein zentrale Aufgabe innerhalb von Sende/Empfängern, die zur drahtlosen Datenübertragung eingesetzt werden, besteht in der Erzeugung lokaler, periodischer Signale, die zur Frequenzumsetzung empfangener oder zu sendender Signale verwendet werden. Hierbei muß das erzeugte lokale periodische Signal je nach Übertragungsstandard in unterschiedli- chen Betriebszuständen unterschiedliche Frequenzen aufweisen, wie z.B. abhängig davon, ob ein Sende- oder Empfangsvorgang vorliegt. Die Funktion der Erzeugung der lokalen periodischen Signale übernimmt ein steuerbarer Oszillator, der zumeist ein spannungsgesteuerter Oszillator (VCO; VCO = voltage-controlled oscillator) ist.
Da nach heutigem Stand der Technik hochauflösende Analog/Digital- und Digital/Analog-Umsetzer als eingebettete integrierte Schaltungen verfügbar sind, wäre zur Frequenz- erzeugung der in Fig. 6 gezeigte Schaltungsaufbau wünschenswert, der aus einem ROM-Speicher 900, einem Digital/Analog-Umsetzer 902 und einem spannungsgesteuerten Oszillator 904 besteht. Je nach gewünschten Übertragungskanal, der beim Datenempfang oder beim Senden zur Frequenzum- setzung verwendet werden soll, wird dem ROM 900 ein digitalisierter Steuerwert entnommen. Dieser wird in -einen analogen Wert durch den Digital/Analog-Umsetzer 902 umgesetzt und in einen Steuereingang des VCOs 904 eingegeben. Letzterer würde dann das lokale periodische Signal mit der ge- wünschten Frequenz ausgeben, indem die in dem EEPROM 900 gespeicherten digitalen Steuerwerte vorab geeignet eingestellt worden sind. Der Schaltungsaufbau von Fig. 6 wäre insbesondere deswegen wünschenswert, weil sich die ausgege- bene Frequenz nahezu unmittelbar ändern würde, nachdem ein neuer Kanal ausgewählt wurde, so daß nur eine kurze Einschwingzeit abgewartet werden müßte, bevor durch den den Schaltungsaufbau von Fig. 6 enthaltenden Sende/Empfänger Daten gesendet oder empfangen werden könnten.
Ein Schaltungsaufbau nach Fig. 6 ist jedoch aufgrund der hohen Anforderungen an die Genauigkeit, mit der die Frequenz des von dem VCO 904 erzeugten Signals mit der von der Kanalwahl geforderten Frequenz übereinstimmen soll, nicht einsetzbar. Damit die ausgegebenen Frequenzen in der gewünschten Genauigkeit mit den von der Kanalwahl geforderten Frequenzen übereinstimmen, muß nämlich die Steuerspannungs- Frequenz-Kennlinie des VCOs 904 hinreichend genau bekannt sein. Diese ist im allgemeinen aber von Fertigungsschwankungen, Temperatur und Alter abhängig und müßte daher zu regelmäßigen, kurz aufeinanderfolgenden Zeitpunkten bestimmt werden. Bisher galt jedoch schon eine einmalige genaue Bestimmung der Kennlinie unmittelbar nach der Ferti- gung als unwirtschaftlich, da hierzu hochgenaue Meßgeräte erforderlich sind. Ein Schaltungsaufbau nach Fig. 6 ist deshalb in heutigen Sende/Empfängern aufgrund der hohen Anforderungen an die Genauigkeit nicht einsetzbar.
Mögliche Frequenzgeneratoren, wie sie bei Sende/Empfängern eingesetzt werden können, sind wie in Fig. 1 dargestellt aufgebaut und umfassen einen Phasen- und Frequenzdetektor 910, ein Schleifenfilter 912, einen VCO 914 und einen Frequenzteiler 916. Ein hochgenaues, von einem Quarz (nicht gezeigt) erzeugtes Referenzsignal Sref(t) wird an einen ersten Eingang des Phasen- und Frequenzdetektors 910 angelegt. Das Schleifenfilter 912 erzeugt dann aus dem Ausgangssignal Sd(t) des letztgenannten ein Steuersignal SLoc(t) und gibt dasselbe an den VCO 914 aus. Der VCO 914 erzeugt ein Ausgangssignal Sout(t) mit einer von dem Steuersignal SLoc(t) abhängigen Frequenz, die das Ausgangssignal des Frequenzgenerators darstellt. Das Ausgangssignal Sout(t) des VCO 914 wird über den Frequenzteiler 916 in einen zwei- ten Eingang des PFD 910 rückgekoppelt. Der Frequenzteiler 916 erzeugt aus dem Signal Sout(t) ein Signal mit einer N mal niedrigeren Frequenz. Der PFD 916 vergleicht das frequenzgeteilte Signal von dem Frequenzteiler 916 mit dem hochgenauen Referenzsignal Sref(t) und gibt als das Signal Sd ein dem Phasen- und Frequenzunterschied entsprechendes Signal aus, wodurch eine Regelschleife durch den PFD 910, das Schleifenfilter 912, den VCO 914 und den Frequenzteiler 916 mit einer Rückkopplungsschleife aus dem Frequenzteiler 916, dem PFD 910 und dem Schleifenfilter 912 gebildet wird. Der Frequenzgenerator von Fig. 7 ermöglicht folglich durch Vorsehen des Frequenzteilers 916 als Variation zu einem Phasenregelkreis (PLL; PLL = phase locked loop) dafür, daß die ausgegebene Frequenz Sout(t) mit hoher Genauigkeit die N-fache Referenzfrequenz ist, wobei N das Teilerverhältnis des Frequenzteilers 916 ist.
Nachteilhaft an dem Frequenzteiler von Fig. 7 ist, daß der Frequenzteiler 916 sehr schwierig und aufwendig zu reali- sieren ist. Da derselbe für eine sehr hohe Eingangssignalbandbreite dimensioniert sein muß, verbraucht er sehr viel Strom. Ein weiterer Nachteil des Frequenzgenerators von Fig. 7 besteht in seiner hohen Trägheit. Nach einer Änderung des Frequenzverhältnisses N am Frequenzteiler 916 ver- geht eine hohe Einschwingdauer, bis die ausgegebene Frequenz Sout hinreichend genau mit der gewünschten übereinstimmt .
Die Aufgabe der vorliegenden Erfindung besteht folglich darin, ein Schema für eine Frequenzerzeugung zu schaffen, das eine unaufwendigere, genauere und/oder weniger träge Frequenzerzeugung ermöglicht.
Diese Aufgabe wird durch einen Frequenzgenerator gemäß An- spruch 1, ein Verfahren zur Frequenzerzeugung nach Anspruch 15 und ein Verfahren und eine Vorrichtung zum Bestimmen der Steuersignal-Oszillatorfrequenz-Kennlinie eines steuerbaren Oszillators gemäß Anspruch 16 bzw. 17 gelöst. Ein erfindungsgemäßer Frequenzgenerator umfaßt einen steuerbaren Oszillator, der einen Steuereingang und einen Oszillatorausgang aufweist, wobei der steuerbare Oszillator ausgebildet ist, um am Oszillatorausgang ein Oszillatorsignal mit einer Oszillatorfrequenz auszugeben, die von einem Steuersignal am Steuereingang abhängt, eine Abtasteinrichtung zum Abtasten des Oszillatorsignals oder eines von demselben abgeleiteten Signals des steuerbaren Oszillators mit einer Referenzfrequenz, um ein Abtastsignal zu erhalten, und ein Tiefpaßfilter zum Tiefpaßfiltern des Abtastsignals oder eines von demselben abgeleiteten Signals, um das Steuersignal oder ein dem Steuersignal zu Grunde liegendes Signal zu erhalten.
Ein erfindungsgemäßes Verfahren zur Frequenzerzeugung mittels eines steuerbaren Oszillators, der einen Steuereingang und einen Oszillatorausgang aufweist, wobei der steuerbare Oszillator ausgebildet ist, um am Oszillatorausgang ein Os- zillatorsignal mit einer Oszillatorfrequenz auszugeben, die von einem Steuersignal am Steuereingang abhängt, umfaßt das Abtasten des Oszillatorsignals oder eines von demselben abgeleiteten Signals des steuerbaren Oszillators mit einer Referenzfrequenz, um ein Abtastsignal zu erhalten, und das Tiefpaßfiltern des Abtastsignals oder eines von demselben abgeleiteten Signals, um das Steuersignal oder ein dem Steuersignal zu Grunde liegendes Signal zu erhalten.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Bestimmung der Steuersignal-Oszillatorfrequenz- Kennlinie eines steuerbaren Oszillators, der einen Steuereingang und einen Oszillatorausgang aufweist, geliefert, wobei der steuerbare Oszillator ausgebildet ist, um am Oszillatorausgang ein Oszillatorsignal mit einer Oszillator- frequenz auszugeben, die von einem Steuersignal vom Steuereingang abhängt. Eine Abtasteinrichtung tastet das Oszillatorsignal oder ein von demselben abgeleiteten Signal des steuerbaren Oszillators mit einer Referenzfrequenz ab, um ein Abtastsignal zu erhalten. Ein Tiefpaßfilter tiefpaßfiltert das Abtastsignal oder ein von demselben abgeleitetes Signal, um ein demselben zu Grunde liegendes Signal zu erhalten. Eine Einrichtung ist vorgesehen, um wahlweise zu verhindern oder ermöglichen, daß das Oszillatorsignal die Abtasteinrichtung und das Tiefpaßfilter durchlaufend zu dem Steuereingang gelangt. Ein Addierer, der ausgebildet ist, um zu dem dem Steuersignal zu Grunde liegenden Signal einen vorbestimmten konstanten Steuerwert zu addieren, um das Steuersignal zu erhalten, ist ebenfalls vorgesehen. Ein Detektor erfaßt den Wert des Steuersignals. Eine Steuereinrichtung zum Bestimmen des vorbestimmten konstanten Steuerwerts ist ausgebildet, um zu bewirken, daß die Einrichtung zum wahlweisen Verhindern oder Ermöglichen verhindert, daß das Oszillatorsignal die Abtasteinrichtung und das Tiefpaßfilter durchlaufend zu dem Steuereingang gelangt, und daß anschließend der Addierer einen Versuchswert zur Addition verwendet. Außerdem sorgt die Steuereinrichtung dafür, daß anschließend die Einrichtung zum Verhindern oder Ermögli- chen ermöglicht, daß das Oszillatorsignal die Abtasteinrichtung und das Tiefpaßfilter durchlaufend zu dem Steuereingang gelangt, und anschließend der Detektor den sich auf das Ermöglichen hin einregelnden Wert des Steuersignals erfaßt, um einen über die Steuersignal-Oszillatorfrequenz- Kennlinie einem vorbestimmten Vielfachen der Referenzfrequenz zugeordneten Steuerwert zu erhalten. Die Steuereinrichtung bewirkt ferner, daß diese Vorgänge für verschiedene Versuchswerte wiederholt werden.
Die vorliegende Erfindung schafft somit ein vollständig neues Prinzip zur Frequenzerzeugung, das sich grundsätzlich vom in der Beschreibungseinleitung beschriebenen PLL- basierten Prinzip unterscheidet. Auf Frequenzteiler und Phasendetektor wird verzichtet. Die Verstellbarkeit der eingeschwungenen Frequenz ist schnell möglich, da durch das Unterbrechen eines die Abtasteinrichtung und das Tiefpaßfilter umfassenden Rückkopplungsweges zwischen Oszillatorausgang und Steuereingang, Grobeinstellen des Steuersignals auf einen gespeicherten Steuerwert und erneutes Schließen des Ruckkopplungsweges der Einschwingvorgang mit einem grob voreingestellten Wert begonnen werden kann. Lange Ein- schwingvorgange eines Frequenzteilers werden vermieden. Aufgrund des unaufwendigeren Aufbaus, insbesondere des Fehlens eines Frequenzteilers, und der schnelleren Verstellbarkeit der aktuell erzeugten Frequenz kann erfindungsgemaß eine Strom-sparendere Frequenzerzeugung erhalten werden.
Bevorzugte Ausfuhrungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen naher erläutert. Es zeigen:
Fig. 1 ein schematisches Blockschaltbild eines Frequenz- generators gemäß einem vereinfachten Ausfuhrungsbeispiel der vorliegenden Erfindung;
Fig. 2 eine spektrale Verteilung des durch Abtastung aus dem Oszillatorsignal des steuerbaren Oszillators des Frequenzgenerators von Fig. 1 gewonnenen Abtastsignals;
Fig. 3a und 3b exemplarische Signalverlaufe des Oszillatorsignals, des Abtastsignals und des Steuersi- gnals in dem Frequenzgenerator von Fig. 1 für zwei unterschiedliche eingeschwungene bzw. stationäre Zustande, nämlich für ein Teilerverhalt- nis zwischen Referenzfrequenz und Oszillatorfrequenz von Zwei in dem Fall von Fig. 3a und von Eins in dem Fall von Fig. 3b;
Fig. 4 ein schematisches Blockschaltbild eines Frequenzgenerators gemäß einem weiteren Ausfuhrungsbeispiel;
Fig. 5 eine exemplarische Steuersignal-Oszillatorfrequenz-Kennlinie eines steuerbaren Oszillators; Fig. 6 ein gewünschter, idealer Schaltungsaufbau für einen Frequenzgenerator zur Erzeugen von Signalen mit unterschiedlichen Frequenzen; und
Fig. 7 ein Blockschaltdiagramm eines herkömmlichen PLL- basierenden Frequenzgenerators.
Bevor im folgenden anhand der Zeichnungen verschiedene Ausführungsbeispiele der vorliegenden Erfindung näher erläu- tert werden, wird darauf hingewiesen, daß gleiche oder funktionsgleiche Elemente in den Figuren mit denselben oder ähnlichen Bezugszeichen bzw. Bezeichnungen versehen werden, und daß eine wiederholte Erläuterung dieser Elemente weggelassen wird.
Fig. 1 zeigt ein vereinfachtes Ausführungsbeispiel eines Frequenzgenerators gemäß der vorliegenden Erfindung, wobei der Frequenzgenerator in Fig. 1 allgemein mit 10 angezeigt ist. Der Frequenzgenerator 10 umfaßt einen Abtaster 12, ein Tiefpaßfilter 14 und einen spannungsgesteuerten Oszillator (VCO) 16. Der spannungsgesteuerte Oszillator 16 umfaßt einen Steuereingang und einen Oszillatorausgang und gibt an seinem Oszillatorausgang ein Ausgangssignal Sout(t) mit einer Oszillatorfrequenz fout bzw. einer Kreisfrequenz ωout aus, die wiederum von dem Steuersignal abhängt,, das der VCO 16 am Steuereingang empfängt. Der Ausgang des VCOs 16 entspricht gleichzeitig dem Ausgang 18 des Frequenzgenerators 10. Dementsprechend ist auch das Ausgangssignal Sout des VCOs 16, das von dem Frequenzgenerator 10 ausgegebene Si- gnal.
Der Oszillatorausgang des VCOs 16 ist ferner mit einem Eingang des Abtasters 12 verbunden. Der Abtaster 12 tastet das Ausgangssignal Sout von dem VCO 16 mit einer Frequenz fref ab und gibt an seinem Ausgang, der mit einem Eingang des Tiefpaßfilters 14 verbunden ist, ein Abtastsignal Sd(t) aus. Das Abtastsignal Sd(t) weist zu den Zeitpunkten der Abtastung t = n/fref (n e |N) einzelne Pulse auf, deren Stärke dem Wert des Ausgangssignals Sout zum Zeitpunkt der jeweiligen Abtastung entspricht und deren Pulsdauer auf einen festen Wert festgelegt ist. Zur Abtastung empfängt der Abtaster 12 an einem Frequenzeingang ein hochgenaues Referenz- signal mit der Referenzfrequenz fref von einem Oszillator 20, wie z.B. einem Quarzoszillator. Der Abtaster 12 umfaßt beispielsweise einen Schalter, wie z.B. einen FET.
Das Tiefpaßfilter 14 ist an seinem Ausgang mit dem Steuer- eingang des VCOs 16 verbunden, und gibt an denselben das Abtastsignal Sd in tiefpaßgefilterter Form als das Steuersignal SL0C(t) aus. Abtaster 12, Tiefpaßfilter 14 und VCO 16 bilden zusammen eine Regelschleife, die, wie es im folgenden erläutert werden wird, das Ausgangssignal Sout(t) auf eine Frequenz regelt, die in einem ganzzahligen Verhältnis zu der Referenzfrequenz steht. Anders ausgedrückt, sorgt der den Abtaster 12 und das Tiefpaßfilter 14 umfassende Rückkopplungsweg zwischen dem Oszillatorausgang und dem Steuereingang des VCOs 16 dafür, daß das von dem VCO emp- fangene Steuersignal auf einen derartigen Wert geregelt wird, der gemäß der Steuersignal-Oszillatorfrequenz- Kennlinie des VCOs 16 einer Oszillatorfrequenz entspricht, die im ganzzahligen Verhältnis zu der Referenzfrequenz steht.
Nachdem im vorhergehenden der Aufbau des Frequenzgenerators 10 sowie kurz die Funktionsweise seiner einzelnen Komponenten beschrieben worden ist, wird im folgenden dessen Gesamtfunktionsweise durch das Zusammenspiel aller Komponen- ten beschrieben. Wie bereits erwähnt, erzeugt der VCO 16 an seinem Ausgang stets ein im wesentlichen monof equentes Signal mit einer Frequenz, die von der Höhe des Steuersignals SLoc abhängt. Das hochfrequente Ausgangssignal Sout des VCO 16 läßt sich folglich im Frequenzbereich als zwei Dirac- Stöße bei den Frequenzen bzw. Kreisfrequenzen +/- ωout darstellen (im folgenden soll ω die Kreisfrequenz darstellen, die mit der Frequenz f durch f = 2π/ω zusammenhängt, wobei im folgenden der Einfachheit halber sowohl ω als auch f als Frequenz bezeichnet werden) .
Die Abtastung des Ausgangssignals Sout des VCOs 16 durch den Abtaster 12 mit der Frequenz fref zu Zeitpunkten tn = n/fref entspricht im Zeitbereich einer Multiplikation des Signals Sou ( ) mit einem Kammsignal comb _ι (t) mit Dirac-Stößen an fref den Abtastzeitpunkten, so daß Sd(t) = comb _ι (t) " Sout(t) fref gilt. Im Frequenzbereich entspricht dies einer Faltung der Fourier-Transformierten des Ausgangssignals Soul(ω) mit der
Fourier-Transformierten der Abtastkammfunktion, die selbst wiederum eine Kammfunktion mit Dirac-Stößen an den Frequenzen n-ωref ist (n e |N) , nämlich comb,-. (ω) r so daß für die
Fourier-Transformierte des Abtastsignals Sd(ω) = Sout(ω) * combω (ω) gilt. Die Funktion Sd(ω) ist in Fig. 2 dargestellt, in der entlang der x-Achse die Frequenz ω und entlang der y-Achse die Intensität jeweils in willkürlichen Einheiten aufgetragen ist. Wie es zu sehen ist, umfaßt das Abtastsignal S im Frequenzbereich eine Reihe von Dirac- Stößen bei den Frequenzen +/-ωout + n-ωref, wobei n eine natürliche Zahl und coref die Kreis- bzw. Winkelfrequenz des Referenzsignals von dem Oszillator 20 ist. Die Zahlen oberhalb jedes Dirac-Stoßes in Fig. 2 geben jeweils den Wert von n an, der dem jeweiligen Dirac-Stoß entspricht.
Das Abtastsignal Sd, dessen spektrale Darstellung Sd in
Fig. 2 dargestellt ist, wird bei dem Tiefpaßfilter 14 tiefpaßgefiltert. Die Grenzfrequenz des Tiefpaßfilters 14 ist derart eingestellt, daß unter den Dirac-Stößen des Abtast- signals Sd nur die beiden niederfrequentesten -der Frequenz
+/- (ωout - N-ωref) (vorliegend ist N = 2) herausgefiltert werden, um das Signal SLOc(t) zu erhalten. Hierzu weist das Tiefpaßfilter 14, wie es in Fig. 2 exemplarisch mit einer gestrichelten Linie gezeigt ist, beispielsweise eine recht- eckige Durchlaßfunktion auf. Die Grenzfrequenz des Tiefpaßfilters 14 beträgt vorzugsweise ωref/2. S 0C(ω) entspricht somit SH(ω) ' rect 7w2 m UJref (ω) , wobei rect /i/2,ω-ref (ω) eine Funktion ist, die zwischen -ωref/2 bis ωref/2 eins und sonst null ist. Das entstehende Signal SLoc(t) wird in dem VCO 16 zur Steuerung eingegeben bzw. zur Steuerung desselben verwen- det.
Durch theoretische Überlegungen läßt sich zeigen, daß der Frequenzgenerator 10 das Steuersignal Soc(t) derart steuert, daß ein statischer Zustand eintritt, in welchem die ausgegebene Frequenz ωout des Ausgangssignals Sout(t) Nωref beträgt, wobei N eine Ganzzahl ist. Um das Regelungsprinzip zu veranschaulichen, sind in Fig. 3a und 3b zwei stabile bzw. statische Zustände des Frequenzgenerators 10 von Fig. 1 exemplarisch dargestellt, nämlich in Fig. 3a für den Fall N = 2 und in Fig. 3b für den Fall N = 1. Beide Figuren zeigen lediglich exemplarisch die Zeitverläufe der Signale Sout/ SLOc und Sd in zwei zueinander ausgerichteten übereinander angeordneten Graphen, bei denen entlang der x-Achse die Zeit t und entlang der y-Achse die Spannung in willkür- liehen Einheiten aufgetragen ist. In dem oberen Graphen sind jeweils die zeitlichen Verläufe des Ausgangssignals S0ut (durchgezogenen Linie) und in den unteren Graphen die zeitlichen' Verläufe des Abtastsignals S (durchgezogene Linie) und des Steuersignals SLoc (gestrichelte Linie) darge- stellt.
Wie es zu erkennen ist, finden im statischen Zustand die Abtastungen durch den Abtaster 12 immer mit einem konstanten Phasenunterschied φi bzw. φ2 zu dem abzutastenden Aus- gangssignal Sout statt. Anders ausgedrückt findet die Abtastung durch den Abtaster 12 immer an entsprechenden Stellen der, in dem vorliegenden Fall, abfallenden Flanke des sinusförmigen Ausgangssignals Sout des Oszillators 16 statt, und zwar bei jeder N-ten Periode, wobei die Periodendauer T
Figure imgf000012_0001
beträgt. Dieser Umstand läßt sich erklären, wenn man beachtet, daß im statischen Zustand, da das Ausgangssignal S0ut eine konstante Frequenz von Nωre£ aufweist, das Steuersignal SLoc konstant sein muß und einen Wert aufweisen muß, der gemäß der Steuersignal-Oszillatorfrequenz- Kennlinie des VCO 16 der Frequenz ωout entspricht. Wie es in Fig. 3a und Fig. 3b zu erkennen ist, muß nun vorliegend für den Zustand ωout = 2 ωref das Steuersignal SLoc konstant den Wert U2 aufweisen, während derselbe in dem statischen Zustand mit N = 1 konstant Ui betragen muß.
Aufgrund der Tatsache, daß die Abtastung durch den Abtaster 12 mit einer festen Frequenz fref stattfindet, und die Pulse, die der Abtaster 12 erzeugt, in Hinblick auf die Höhe bzw. Stärke immer in einem vorbestimmten Verhältnis zu dem Wert des abzutastenden Ausgangssignals Sout zum Abtastzeitpunkt stehen und hinsichtlich der Pulsdauer nahezu konstant auf einen Wert eingestellt sind, und das Abtastsignal ansonsten Null ist, müssen im statischen Zustand die Abtastpulse des Abtastsignals Sd eine bestimmte Spannungshöhe Uab- tast aufweisen. Diese Spannungshöhe Uabtast ist bestimmt daraus, daß sie im statischen Zustand durch die Tiefpaßfilte- rung durch das Tiefpaßfilter 14 zu einem (vorliegend übertrieben konstant dargestellten) Steuersignal Sd mit einem konstanten „Effektivwert" führen muß, der Ui bzw. U2 beträgt. Aufgrund dieser Tatsache läßt sich erklären, daß die Abtastzeitpunkte, die sich in den statischen Zuständen er- geben, solche Punkte des Ausgangssignals Sout sind, an denen das Signal Sout den Wert Uabtast aufweist.
Wie es zu erkennen ist, findet die Abtastung in dem statischen Fall N = 2 nur in jeder zweiten Periode statt, wäh- rend sie in dem statischen Fall N = 1 in jeder Periode stattfindet. Zudem ist der Wert, den das abzutastende Ausgangssignal Sout des VCO 16 zu den Abtastzeitpunkten aufweist, d.h. Uabtast? in dem Fall von N = 2 größer als in dem Fall N = 1, da auch der durch die Filterung resultierende Effektivwert U2 in dem Fall der höheren Ausgangsfrequenz wout bei N = 2 größer sein muß als in dem Fall N = 1, d.h. dem Fall der kleineren Ausgangsfrequenz. Anhand der Fig. 3a und 3b läßt sich nun erklären, wie eine kleine Abweichung des Ausgangssignals Sout von dem statischen Zustand durch die Rückkopplung korrigiert wird. Man stelle sich beispielsweise vor, daß in dem Fall von Fig. 3a zwischen den Abtastzeitpunkten Ti und T2 das Ausgangssignal S0ut ein wenig schneller geworden sei. In diesem Fall nimmt das Signal Sout früher den Wert Uabtast an als zum Abtastzeitpunkt t2. Zum Zeitpunkt t2 ist der Wert von Sout ein wenig niedriger. Dementsprechend nimmt auch der Wert des tiefpaß- gefilterten Steuersignals SLoc ab, um ein wenig niedriger als U2 zu werden, wodurch der zu schnell gewordene VCO 16 aufgrund des abnehmenden Steuersignals wieder „gebremst" wird. Im anderen Fall, da also zwischen den Zeitpunkten ti und t2 der VCO langsamer geworden ist, ist der abgetastete Wert zum Zeitpunkt t2 größer als Uabtast? so daß auch der durch die Tiefpaßfilterung entstehende Effektivwert des Steuersignals SLOc zunimmt, wodurch der langsam gewordenere VCO 16 mit einem höheren Steuersignal „beschleunigt" wird.
Bezug nehmend auf die Fig. 1, 2, 3a und 3b wird darauf hingewiesen, daß die vorhergehende Beschreibung sich lediglich auf ein exemplarisches Ausführungsbeispiel bezog, und daß verschiedene Veränderungen an dem Frequenzgenerator 10 von Fig. 1 bzw. dessen Regelschleife vorgenommen werden können. So könnte beispielsweise in den Rückkopplungsweg ein Invertierer geschaltet werden. In dem Fall eines Invertierers im Rückkopplungsweg hinter dem Abtaster 12 würde die Abtastung im statischen Zustand beispielsweise immer an den steigenden Flanken des sinusförmigen Ausgangssignals Sout stattfin- den. Auch könnte dem Steuersignal SLoc welches von dem Tiefpaßfilter 14 ausgegeben wird, auf dem Weg- zum Steuereingang des VCO 16 ein Offset auferlegt werden, wie es bei dem Ausführungsbeispiel von Fig. 4 der Fall sein wird. In diesem Fall regeln sich die Abtastzeitpunkte im statischen Zustand lediglich auf einen unterschiedlichen Phasenwert bzw. auf unterschiedliche Abtastzeitpunkte verglichen zu dem Beispiel von Fig. 3a und 3b ein, an denen nämlich das Ausgangssignal Sout einen derartigen Wert aufweist, der durch die Filterung durch das Tiefpaßfilter 14 einen Effektivwert ergibt, der lediglich der Abweichung des Offsets vom Sollwert Ux bzw. U2 des Steuersignals für den VCO 16 entspricht. Ferner könnte ein Verstärker im Rückkopplungs- pfad vorgesehen sein. Das von dem Tiefpaßfilter 14 erzeugte Signal stellt somit ein Steuersignal für den VCO dar, welches je nach Anwendungsfall gegebenenfalls noch konstanten Manipulationen, d.h. Addition und Multiplikation, unterworfen werden kann, bevor es in den VCO eingegeben wird. Auch das von der Abtasteinrichtung abgetastete Oszillatorsignal und das von dem Tiefpaßfilter gefilterte Abtastsignal können zuvor manipuliert, d.h. mit einem Offset oder einer Verstärkung versehen, worden sein.
Es sollte darauf hingewiesen werden, daß im vorhergehenden zur einfacheren Verständlichkeit nicht auf das Problem eingegangen wurde, auf welchen den unterschiedlichen stabilen bzw. statischen Zustände sich der Frequenzgenerator 10 von Fig. 1 einstellt, d.h. auf welches Frequenzverhältnis zwi- sehen Referenz- und Oszillatorfrequenz. Eine einfache Möglichkeit bestünde darin, wie im vorhergehenden kurz als Alternative erwähnt, den Steuereingang des VCO mit einem konstanten Offset vorzuspannen, so daß sich bei Inbetriebnahme des Frequenzgenerators die ausgegebene Frequenz Sout immer auf die nächstgelegene Frequenz einschwingt, die ein genaues ganzzahliges Vielfaches der Referenzfrequenz ist. Auf diese Weise könnte ein Frequenzgenerator erhalten werden, der stets eine genau definierte Frequenz erzeugt, nämlich ein vorbestimmtes ganzzahliges Vielfaches der Referenzfre- quenz.
Im folgenden wird Bezug nehmend auf Fig. 4 ein Ausführungsbeispiel für einen Frequenzgenerator gemäß der vorliegenden Erfindung beschrieben, der zur Erzeugung einer ausgewählten unter vorbestimmten Oszillatorfrequenzen geeignet ist, die alle zu der Referenzfrequenz ein ganzzahliges Teilerverhältnis aufweisen. Der Frequenzgenerator von Fig. 4 ist allgemein mit 30 angezeigt. Er umfaßt zusätzlich zu den Komponenten des Frequenzgenerators von Fig. 1, nämlich dem Abtaster 12, dem Tiefpaßfilter 14, dem spannungsgesteuerten Oszillator 16, dem Ausgang 18 und dem Referenzsignalerzeuger 20, einen in den Rückkopplungszweig zwischen den Oszillatorausgang des VCO 16 und den Eingang des Abtasters 12 geschalteten Schalter 32 zum Unterbrechen des Rückkopplungszweiges bzw. der Regelschleife, einen Addierer 34, dessen einer Eingang mit dem Ausgang des Tiefpaßfilters 14 und dessen Ausgang mit dem Steuereingang des VCO 16 verbunden ist, einen Digital/Analog-Umsetzer 36, dessen Ausgang mit einem weiteren Eingang des Addierers 34 verbunden ist, einen EEPROM- Speicher 38, dessen Ausgang zum Ausgeben ausgelesener Daten mit einem Eingang des D/A-Umsetzers 36 verbunden ist, einen Analog-Digital-Umsetzer 40, dessen Eingang mit dem Ausgang des Tiefpaßfilters 14 verbunden ist, und eine Steuereinrichtung 42, die mit einem Eingang des EEPROM-Speichers 38 zur Kanalselektion und Steuersignal-Oszillatorfrequenz- Kennlinienkalibration bzw. -Vermessung, mit einem Ausgang des A/D-Umsetzers 40 zur Erfassung eines digitalisierten Werts des Ausgangssignals des Tiefpaßfilters 14 und mit einem Steuereingang des Schalters 32 verbunden ist.
Nachdem im vorhergehenden der Aufbau des Frequenzgenerators 30 von Fig. 4 beschrieben worden ist, wird im folgenden dessen Funktionsweise beschrieben. Zum einfacheren Verständnis wird angenommen, daß der Frequenzgenerator in einer Sende/Empfangsschaltung integriert ist, die zur Über- tragung beim Senden und Empfangen verschiedene Frequenzen je Kanal verwendet. Die Steuereinrichtung 42 kann auch Teil der Sende/Empfangsschaltung (nicht gezeigt) sein.
Jedem Kanal des Sende/Empfängers ist eine unterschiedliche Frequenz zugeordnet, die ein ganzzahliges Vielfaches der Referenzfrequenz ωref ist, d.h. N-ωref (N.e.|N). In dem EEPROM 38 ist eine Kanalzuordnungstabelle gespeichert, die jedem Kanal einen digitalen Wert zuordnet, der in etwa dem Sollwert des Steuersignals entspricht, der laut der Steuersignal-Oszillatorfrequenz-Kennlinie in etwa der dem jeweiligen Kanal zugeordneten Frequenz entspricht. In Fig. 5 ist exemplarisch in einem Graphen, bei dem entlang der x-Achse das Steuersignal in willkürlichen Spannungseinheiten und entlang der y-Achse die Frequenz ω in willkürlichen Hertzeinheiten aufgetragen ist, eine Steuersignal- Oszillatorfrequenz-Kennlinie des VCO 16 dargestellt. Die Kennlinie schneidet, wie es dargestellt ist, die Ordinaten- Frequenzwerte ωref, 2 ωref und 3 ωref an den Abszissenspannungswerten Ui, U2 und U3. In diesem exemplarischen Fall wären in dem EEPROM 38 beispielsweise drei digitale Werte gespeichert, nämlich die digitalisierten Werte von Ui, U2 oder U3, und zwar in jeweiliger Zuordnung zu den Kanälen mit den Frequenzen ωref, 2 ωref und 3 ωref-
In dem Fall, daß die Steuereinrichtung 42 einen neuen Kanal auswählt, greift die Steuereinrichtung 42 auf den EEPROM 38 mit dem ausgewählten Kanal als Index zu, woraufhin der EEPROM 38 den entsprechenden digitalen Wert an den D/AUmsetzer 36 ausgibt. Bis zum nächsten Kanalwechsel bleibt der digitale Wert unverändert bzw. konstant. Der D/AUmsetzer 36 wandelt den digitalen Wert in den analogen Spannungswert SDAC um und gibt denselben an den zweiten Ein- gang des Addierers 34 aus. Wie bereits im vorhergehenden Bezug nehmend auf das Ausführungsbeispiel der Fig. l-3b beschrieben, wird hierdurch ein konstanter Offset im dem Rückkopplungszweig der Regelschleife aus den Komponenten 12, 14 und 16 erzeugt, der lediglich dazu führt, daß sich der Regelkreis in einen stationären Zustand einregelt, bei denen die Abtastungen durch den Abtaster 12 an Stellen des periodischen Signals Sout des VCO 16 stattfinden, an denen das Signal Sout niedriger ist, nämlich derart niedrig, daß der durch das Filter 14 erzeugte Effektivwert die Grobvor- Spannung des Steuereingangs des VCO 16 durch den Spannungswert SDÄC lediglich korrigiert. Im Betrieb steuert die Steuereinrichtung 42 den Ablauf des Frequenzgenerators 30 wie folgt: der Schalter 32 bleibt zunächst offen, um die Rückkopplungsschleife und den Regelkreis zu unterbrechen. Die Steuereinrichtung 42 wählt einen Kanal aus und greift auf den EEPROM 38 mit dem ausgewählten Kanal als Index zu. Der dem ausgewählten Kanal zugeordnete digitale Wert entspreche beispielsweise dem Wert U2. Der D/A-Umsetzer 36 erzeugt aus demselben das analoge Offsetsignal SDAC und legt denselben an den zweiten Eingang des Ad- dierers 34 an. An dem ersten Eingang des Addierers liegt noch kein Signal vor, da der Schalter 32 den Rückkopplungszweig unterbrochen hat. Am Steuereingang des VCO 16 liegt deshalb lediglich das Signal SDAc an. Der VCO 16 gibt deshalb an seinem Ausgang ein Oszillatorsignal Sout mit einer Frequenz ωout aus, die mit einer Genauigkeit mit der Frequenz 2 ωref übereinstimmt, die, wie es in der Beschreibungseinleitung beschrieben worden ist, durch Schwankungen der Temperatur oder des Alters nicht genau genug für einen Sende- oder Empfangsbetrieb ist. Nach dieser Grobvorein- Stellung schließt die Steuereinrichtung 42 den Schalter 32 und somit auch den Rückkopplungsweg bzw. die Regelschleife. Wie Bezug nehmend auf die Fig. l-3b beschrieben, regelt die Regelschleife die Oszillatorfrequenz ωout auf die nächstgelegene Frequenz ein, die ein ganzzahliges Verhältnis zu der Referenzfrequenz ωrβf aufweist. Vorliegend ist durch die Voreinstellung des Steuersignals SLOc des VCO 16 vor dem Schließen des Schalters 32 mit ausreichender Sicherheit klar, daß sich die Regelschleife auf die gewünschte Frequenz, hier nämlich 2 ωref, einregeln wird, da dies die nächstgelegene Frequenz bei Beginn des Regelvorganges nach dem Schließen des Schalters 32 ist. Anders "ausgedrückt, ist, da die ausgegebene Frequenz des VCO 16 nach dem Vorsetzen des Steuersignals vor dem Schließen des Schalters 32 „ungenau" bekannt ist, auch die ausgegebene Frequenz nach dem Einschwingen nach dem Schließen des Schalters 32 bekannt . Bei Kanalwechsel wird der Vorgang wiederholt. Die Steuereinrichtung 42 öffnet zunächst den Schalter 32, wählt einen neuen Kanal aus, und schließt den Schalter 32 wieder. Durch die Voreinstellung bzw. das Vorsetzen des Steuersignals Sd ist die Einregelzeitdauer auf die neue Frequenz kürzer als bei einen Frequenzteiler umfassenden Regelkreis, wie es bezugnehmend auf Fig. 7 beschrieben wurde.
Wie bereits in der Beschreibungseinleitung der vorliegenden Erfindung beschrieben, ist die Steuersignal-Oszillator- Kennlinie des VCO 16 Änderungen unterworfen, die dazu führen könnten, daß die ehemals digitalisierten Werte, wie z.B. Uχ-U3, von den Sollsteuerwerten laut der Steuersignal- Oszillator-Kennlinie des VCO 16 abweichen. Bei der Vorein- Stellung des Steuersignals des VCO 16 auf die oben beschriebene Weise könnten diese von den Sollwerten abweichenden gespeicherten digitalisierten Werte in ihrer Funktion als Startwert für den Regelvorgang dazu führen, daß sich der Regelkreis auf eine unerwünschte Nachbarfrequenz einregelt, die ein anderes ganzzahliges Vielfaches der Referenzfrequenz ist. In Fig. 5 ist beispielsweise mit einer gestrichelten Linie 43 exemplarisch eine geänderte Kennlinie des VCO 16 gezeigt, wie sie sich beispielsweise nach einer Temperaturänderung ergeben hat. Wie es zu erkennen ist, wird, wenn die Steuereinrichtung 42 das nächste Mal den Kanal auswählt, der der Frequenz 2 ωref zugeordnet ist, nach Öffnen des Schalters 32 der VCO 16 mit dem Wert U2 voreingestellt, der zu einer Frequenz führt die genau zwischen den Frequenzen 2 ωref und ωref liegt. Nach Schließen des Schalters 32 ist dann folglich nicht sichergestellt ist, daß sich die Regelschleife auf den gewünschten Frequenzwert 2 ωref einregelt und nicht etwa auf den benachbarten Wert ωref.
Um dies zu verhindern, umfaßt der Frequenzgenerator 30 von Fig. 4 eine weitere Funktionalität, nämlich das Einmessen bzw. Bestimmen der Steuersignal-Oszillatorfrequenz- Kennlinie des VCO 16, welcher Vorgang im folgenden be- schrieben werden wird, und der während des Betriebs des Frequenzgenerators 30 beispielsweise intermittierend in festen zeitlichen Abständen, die ausreichen um den zeitlichen Änderungen der Kennlinie des VCO folgen zu können, immer wieder wiederholt wird.
In dem Fall, daß die Steuereinrichtung 42 feststellt, daß wieder eine erneute Einmessung der Steuersignal- Oszillatorfrequenz-Kennlinie des Oszillators 16 notwendig ist, unternimmt die Steuereinrichtung 42 folgende Schritte, um für jeden Kanal bzw. für jede Frequenz eines Vielfachen der Referenzfrequenz einen neuen, korrigierten digitalisierten Wert zu erhalten: die Steuereinrichtung 42 öffnet den Schalter 32, wählt einen ersten der Kanäle aus, um den VCO 16 voreinzustellen, schließt den Schalter 32 wieder, wartet eine gewisse Einregelzeit der Regelschleife ab, bis sich ein statischer Zustand ergeben hat, und liest dann mittels des A/D-Umsetzers 40 als Erfassungseinrichtung einen digitalisierten Wert des Signals STP aus, der die Ab- weichung bzw. die Differenz zwischen dem wahren Sollwert SLoc(t) des VCOs 16 am Steuereingang desselben und dem analogen Steuerwert von dem DAC 36, SDAC, darstellt, die sich aufgrund der oben erwähnten Kennlinienschwankung ergeben hat. Hierauf korrigiert die Steuereinrichtung 42 den in dem EEPROM 38 gespeicherten Wert mit dem neu erfaßten Wert, nämlich SLoc(t), indem dieselbe den erfaßten Wert STP zu dem bisher gespeicherten Wert von SDAC addiert. Diese Schritte wiederholt die Steuereinrichtung 42 für jeden Kanal bzw. jede Frequenz N-ωref. Auf diese Weise werden alle gespei- cherten Werte in dem EEPROM 38 wieder an die sich gegebenenfalls geänderte Kennlinie angepaßt. Der Vorgang ist zudem nicht so zeitaufwendig, da die alten gespeicherten digitalisierten Werte durch ihre Verwendung als Regelstartwerte für den Steuerwert des VCO zu schnellen Einregelzei- ten führen.
In dem Fall, daß der Kanalgenerator 30 lange Zeit nicht in Betrieb ist, oder in dem Fall, daß der Frequenzgenerator 30 das erste Mal benutzt wird, liegen für die Kennlinienbestimmung keine geeigneten genügend genau vorbestimmte digitale Werte in dem EEPROM vor, so daß die Steuereinrichtung 42 die Kennlinie des VCO 16 durch einen anderen Algorithmus als dem im vorhergehenden beschriebenen abtasten muß. In diesem Fall muß die Steuereinrichtung 42 durch feinstufige Variation des von dem DAC 36 ausgegebenen Wertes denjenigen finden, bei dem die Differenz zwischen Steuersignal des VCO 16 und der Ausgangsspannung des DAC 36 Null wird, um den- selben zu digitalisieren und in die Zuordnungstabelle in dem EEPROM 38 abzulegen. Durch sukzessives Öffnen des Schalters 32, anschließende grobstufige Variation der Steuerspannung, erneutes Schließen des Schalters 32 und Digitalisierung der Steuerspannung STP können sämtliche Punkte auf der Steuerspannungs-Frequenz-Kennlinie gefunden werden, für die die ausgegebene Frequenz ein ganzzahliges Vielfaches der Referenzfrequenz ist. Auf diese Weise ist eine sehr einfache und kostengünstige Vermessung der Kennlinie des VCO 16 möglich, so daß die von dem Frequenzgenerator 30 ausgegebene Frequenz fout sehr schnell variiert werden kann, indem die Steuerspannung des VCO 16 grobvoreingestellt wird, wie es im vorhergehenden beschrieben wurde.
Ein Beispiel für eine Vorgehensweise bei einer Bestimmung der Kennlinie des VCO 16, ohne auf die in dem EEPROM 38 gespeicherten Wert zurückzugreifen, wird im folgenden beschrieben. Die Steuereinrichtung 42 öffnet den Schalter 32, stellt den VCO 16 mit einem ersten Versuchswert SDAC vorab ein, schließt den Schalter 32 und erfaßt nach der erforder- liehen Einregelzeit den Wert von STP. Der erste Versuchswert ist beispielsweise ein Spannungswert, an* welchem die Steuersignal-Oszillatorfrequenz-Kennlinie des VCO den geringsten Änderungen aufgrund der Umgebungsschwankungen ausgesetzt ist, und der somit trotz Umgebungsschwankungen mit hoher Wahrscheinlichkeit zu einer vorbestimmten, bekannten Einregelfrequenz führen wird. In dem Beispiel von Fig. 5 wäre dies ein Wert in der Nähe von Ui- Den Wert von STP + SDAC speichert die Steuereinrichtung 42 in beispielsweise dem EEPROM 38 oder einem anderen geeigneten Speicher. Danach wiederholt die Steuereinrichtung 42 diesen Vorgang für weitere Versuchswerte, die von Versuchswert zu Versuchswert um einen beispielsweise konstanten Wert zu- oder abnehmen. Der Algorithmus kann natürlich die Variation des Versuchswertes auch anders bewirken, indem der Versuchswert beispielsweise nach einem Versuchsvorgang, bei dem sich der Regelkreis auf einen nächsten Einregelwert eingeregelt hat, um einen höheren Betrag geändert wird. Jedesmal, wenn der Wert von STP + SDAc sprunghaft ansteigt oder fällt oder der erfaßte Wert STP von einem zu dem nächsten Versuchsvorgang einen sprunghaften Vorzeichenwechsel aufweist, speichert die Steuereinrichtung 42 den Wert STP + SDAC als den nächsten digitalen Wert für den nächsten Kanal ab. Auf diese Weise erhält die Steuereinrichtung 42 eine vollständige Abtastung der Kennlinie des VCO 16 an den Ordinatenstellen N ωrβf. Nachdem die Steuereinrichtung 42 alle digitalen Werte für alle Kanäle bestimmt hat, speichert dieselbe dieselben in dem EEPROM 38.
Um die Versuchswerte an den Eingang des Addierers 34 anzulegen, kann die Steuereinrichtung 42 entweder über den DAC 36 oder einen weiteren DAC direkt mit dem zweiten Eingang des Addierers 34 verbunden sein, oder die Steuereinrichtung 42 speichert vor jedem Versuchs- bzw. Abtastvorgang einen digitalisierten Versuchswert in einem speziell hierfür vorgesehenen Speicherplatz in dem EEPROM 38 und greift dann auf denselben zu. Anders ausgedrückt, kann in der Kanalzuordnungstabelle des EEPROM 38 ein speziell vorgesehener Eintrag vorgesehen sein, der keinem von den durch die Sende/Empfangsschaltung verwendeten Kanälen entspricht. In diesem Fall wäre es möglich, daß die Steuereinrichtung 42 die sukzessive herausgefundenen bzw. bestimmten digitalen Werte direkt in den EEPROM 38 für jeden Kanal einspeichert.
Es wird darauf hingewiesen, daß der Schalter 32 auch an anderer Stelle in den Rückkopplungsweg geschaltet werden kann als zwischen dem Oszillatorausgang und dem Abtaster. Ebenso könnte auch der A/D-Wandler 40 vorgesehen sein, um mit seinem Eingang mit dem Ausgang des Addierers 34 verbunden zu sein. Auch wäre es möglich, den Addierer zwischen Abtaster und Filter vorzuziehen. Ferner wäre es möglich die vorher als gespeicherte Werte beschriebenen digitalisierten Grob- vorabeinstellungswerte anders abzurufen als aus einem Speicher, wie z.B. analytische Berechnung einer Parameterfunktion, die durch Verändern von Parametern an die sich ändernde Kennlinie des VCO anpaßbar ist. Die Steuereinrich- tung kann in Software oder Hardware oder einer Kombination derselben implementiert sein. Anstelle eines spannungsgesteuerten Oszillators könnte ferner ein stromgesteuerter Oszillator verwendet werden.
Zudem wäre es möglich, daß der in Fig. 4 dargestellte ADC 40 am Ausgang des Tiefpasses 14 bei einem alternativen Ausführungsbeispiel durch lediglich einen Komparator ersetzt wird, der feststellt, ob SLoc (t ) -SDAC (t ) =0 ist. Das Auffinden des genauen Fehlers von SLoc(t) könnte dann bei geschlosse- ner Regelschleife durch Variation von SDAC(t) geschehen. Je nach Vorzeichen von SLoc (t) -SDAC (t) würde SDAC(t) dekremen- tiert oder inkrementiert werden. Im Prinzip wird auf diese Weise SLoc (t) -SDAC (t) digitalisiert, indem der DAC 36 zusammen mit dem Komparator einen ADC bildet, der ähnlich funk- tioniert wie ein Sigma-Delta-Modulator .

Claims

Patentansprüche
1. Frequenzgenerator mit
einem steuerbaren Oszillator (16), der einen Steuereingang und einen Oszillatorausgang aufweist, wobei der steuerbare Oszillator (16) ausgebildet ist, um am Oszillatorausgang ein Oszillatorsignal (Sout) mit einer Oszillatorfrequenz auszugeben, die von einem Steuersi- gnal (SLoc) am Steuereingang abhängt;
einer Abtasteinrichtung (12) zum Abtasten des Oszillatorsignals (Sout) oder eines von demselben abgeleiteten Signals des steuerbaren Oszillators (16) mit einer Re- ferenzfrequenz, um ein Abtastsignal (Sd) zu erhalten; und
einem Tiefpaßfilter (14) zum Tiefpaßfiltern des Abtastsignals (S ) oder eines von demselben abgeleiteten Signals, um das Steuersignal (SLoc) oder ein dem Steuersignal zu Grunde liegendes Signal (STP) zu erhalten.
2. Frequenzgenerator gemäß Anspruch 1, bei dem der steuerbare Oszillator (16), die Abtasteinrichtung (12) und das Tiefpaßfilter (14) Teil einer Regelschleife sind, die das Oszillatorsignal (Sout) auf eine Oszillatorfrequenz regelt, deren Verhältnis zu der Referenzfrequenz eine Ganzzahl ist.
3. Frequenzgenerator gemäß Anspruch 2, die ferner folgendes Merkmal aufweist:
eine Einrichtung (32, 34, 36, 38, 42) zum Voreinstellen des Steuersignals (SLoc) ι die ausgebildet ist, um
a) das Steuersignal (SLoc) auf einen vorbestimmten Steuerwert (SDAC) voreinzustellen, und b) anschließend die Regelschleife zu schließen.
4. Frequenzgenerator gemäß Anspruch 2 oder 3, die ferner folgendes Merkmal aufweist:
eine Einrichtung (32, 34, 36, 38, 40, 42) zum Bestimmen des vorbestimmten Steuerwertes, der ausgebildet ist, um
a) das Steuersignal (SLOc) auf einen Versuchswert (SDAC) voreinzustellen,
b) anschließend die Regelschleife zu schließen,
c) den sich auf das Schließen der Regelschleife hin einregelnden Wert (SLOc) des Steuersignals oder des dem Steuersignal zu Grunde liegenden Steuersignals (STP) zu erfassen, um einen den vorbe- stimmten Steuerwert anzeigenden Wert zu erhalten.
5. Frequenzgenerator gemäß einem der Ansprüche 2 bis 4, die ferner folgendes Merkmal aufweisen:
eine Einrichtung (38) zum Speichern einer Mehrzahl von vorbestimmten Steuerwerten, von denen jeder einer unterschiedlichen Oszillatorfrequenz zugeordnet ist, auf die das Oszillatorsignal durch die Regelschleife eingeregelt wird.
6. Frequenzgenerator gemäß einem der Ansprüche 2 bis 5, die ferner folgendes Merkmal aufweist:
eine Einrichtung (32, 34, 36, 38, 42) zum Verstellen der Oszillatorfrequenz, die ausgebildet ist, um
a) die Regelschleife zu unterbrechen, b) das Steuersignal auf einen vorbestimmten Steuerwert voreinzustellen,
c) anschließend die Regelschleife zu schließen.
7. Frequenzgenerator gemäß einem der Ansprüche 1 bis 6, der ferner folgendes Merkmal aufweist:
eine Einrichtung (34) zum Manipulieren des dem Steuer- signal zu Grunde liegenden Signals (STP) , um einen vorbestimmten additiven konstanten Steuerwert (SDAC) , um das Steuersignal (SLoc) für den steuerbaren Oszillator (16) zu erhalten.
8. Frequenzgenerator gemäß einem der Ansprüche 1 bis 7, der ferner folgendes Merkmal aufweist:
einen Addierer (34), der zwischen Tiefpaßfilter und steuerbaren Oszillator (16) geschaltet ist.
9. Frequenzgenerator gemäß einem der Ansprüche 1 bis 8, der ferner folgendes Merkmal aufweist:
eine Einrichtung (32) zum wahlweisen Verhindern oder Ermöglichen, daß das Oszillatorsignal (Sout) die Abtasteinrichtung (12) und das Tiefpaßfilter (14) durchlaufend zu dem Steuereingang gelangt.
10. Frequenzgenerator gemäß Anspruch 9, bei dem die Ein- richtung zum wahlweisen Verhindern oder Ermöglichen ein Schalter zwischen der Abtasteinrichtung (12) und dem Oszillatorausgang des steuerbaren Oszillators (16) ist.
11. Frequenzgenerator gemäß Anspruch 9 oder 10, der ferner folgende Merkmale aufweist: einen Addierer (34), der ausgebildet ist, um zu dem dem Steuersignal zu Grunde liegenden Signal einen vorbestimmten konstanten Steuerwert zu addieren, um das Steuersignal zu erhalten;
eine Steuereinrichtung (42) zum Verstellen der Oszillatorfrequenz, die ausgebildet ist, um zu bewirken, daß
a) die Einrichtung (32) zum wahlweisen Verhindern oder Ermöglichen verhindert, daß das Oszillatorsignal die Abtasteinrichtung (12) und das Tiefpaßfilter (14) durchlaufend zu dem Steuereingang gelangt;
b) anschließend der Addierer (34) einen unterschiedlichen vorbestimmten konstanten Steuerwert zur Addition verwendet; und
c) anschließend die Einrichtung (32) zum wahlweisen Verhindern und Ermöglichen ermöglicht, daß das Oszillatorsignal die Abtasteinrichtung (12) und das Tiefpaßfilter (14) durchlaufend zu dem Steuereingang gelangt.
12. Frequenzgenerator gemäß Anspruch 11, der ferner folgendes Merkmal aufweist:
einen Speicher (38), in welchem digitale Werte gespei- chert sind, und der ausgebildet ist, um ansprechend auf eine Auswahl unter den digitalen Werten einen ausgewählten digitalen Wert auszugeben;
einen Digital/Analog-Umsetzer (36) zum Umwandeln des ausgegebenen digitalen Wertes in einen analogen Steuerwert und Ausgeben desselben an den Addierer (34) als den vorbestimmten konstanten Steuerwert, wobei die Steuereinrichtung (42) ausgebildet ist, um beim Verstellen der Oszillatorfrequenz auf den Speicher (38) zuzugreifen, um eine Auswahl unter den digitalen Werten zu treffen, die dem unterschiedlichen vorbestimmten konstanten Steuerwert entspricht, um zu bewirken, daß der Addierer (34) einen unterschiedlichen konstanten Steuerwert zur Addition verwendet.
13. Frequenzgenerator gemäß Anspruch 11 oder 12, der fer- ner folgende Merkmale aufweist:
einen Detektor (40) zum Erfassen des Werts des Steuersignals; und
eine Steuereinrichtung (42) zum Bestimmen des vorbestimmten konstanten Steuerwerts, die ausgebildet ist, um zu bewirken, daß
a) die Einrichtung (32) zum wahlweisen Verhindern oder Ermöglichen verhindert, daß das Oszillatorsignal die Abtasteinrichtung (12) und das Tiefpaßfilter (14) durchlaufend zu dem Steuereingang gelangt;
b) anschließend der Addierer (34) einen Versuchswert zur Addition verwendet;
c) anschließend die Einrichtung (32) zum wahlweisen Verhindern und Ermöglichen ermöglicht, daß das Oszillatorsignal die Abtasteinrichtung (12) und das Tiefpaßfilter (14) durchlaufend "zu dem Steuereingang gelangt;
d) anschließend der Detektor (40) den sich auf das Ermöglichen hin ergebenden Wert des Steuersignals erfaßt, um den vorbestimmten konstanten Steuerwert zu erhalten.
4. Frequenzgenerator gemäß Anspruch 12, der ferner folgende Merkmale aufweist:
einen A/D-Wandler zum Erfassen des Werts des Steuersi- gnals, um einen digitalen Erfassungswert zu erhalten; und
eine Steuereinrichtung zum erneuten Bestimmen eines digitalen Werts in der Einrichtung (38) zum Speichern, die ausgebildet ist, um zu bewirken, daß
a) die Einrichtung (32) zum wahlweisen Verhindern oder Ermöglichen verhindert, daß das Oszillatorsignal die Abtasteinrichtung (12) und das Tief- paßfilter (14) durchlaufend zu dem Steuereingang gelangt;
b) der Speicher (38) den aktuellen digitalen Wert ausgibt, um zu bewirken, daß der Addierer (34) den entsprechenden analogen Steuerwert als den vorbestimmten konstanten Steuerwert verwendet;
c) anschließend die Einrichtung (32) zum wahlweisen Verhindern und Ermöglichen ermöglicht, daß das Oszillatorsignal die Abtasteinrichtung (12) und das Tiefpaßfilter
(14) durchlaufend zu dem Steuereingang gelangt;
d) anschließend der Detektor (40) den sich auf das Ermöglichen hin ergebenden Wert des Steuersignals erfaßt, um einen den vorbestimmten konstanten Steuerwert anzeigenden Wert als einen neuen digitalen Wert zu erhalten; und
e) in dem Speicher (38) der aktuelle digitale Wert durch den neuen digitalen Wert ersetzt wird.
15. Verfahren zur Frequenzerzeugung mittels eines steuerbaren Oszillators, der einen Steuereingang und einen Oszillatorausgang aufweist, wobei der steuerbare Oszillator ausgebildet ist, um am Oszillatorausgang ein Oszillatorsignal mit einer Oszillatorfrequenz auszugeben, die von einem Steuersignal am Steuereingang abhängt, wobei das Verfahren folgende Schritte aufweist:
Abtasten des Oszillatorsignals oder eines von demselben abgeleiteten Signals des steuerbaren Oszillators mit einer Referenzfrequenz, um ein Abtastsignal zu erhalten; und
Tiefpaßfiltern des Abtastsignals oder eines von demselben abgeleiteten Signals, um das Steuersignal oder ein dem Steuersignal zu Grunde liegendes Signal zu erhalten.
16. Vorrichtung zum Bestimmen der Steuersignal- Oszillatorfrequenz-Kennlinie eines steuerbaren Oszillators, der einen Steuereingang und einen Oszillatorausgang aufweist, wobei der steuerbare Oszillator ausgebildet ist, um am Oszillatorausgang ein Oszillator- signal mit einer Oszillatorfrequenz auszugeben, die von einem Steuersignal vom Steuereingang abhängt, wobei die Vorrichtung folgende Merkmale aufweist:
eine Abtasteinrichtung zum Abtasten des Oszillatorsi- gnals oder eines von demselben abgeleiteten Signals des steuerbaren Oszillators mit einer -Referenzfre- quenz, um ein Abtastsignal zu erhalten,
ein Tiefpaßfilter zum Tiefpaßfiltern des Abtastsignals oder eines von demselben abgeleiteten Signals, um ein demselben zu Grunde liegendes Signal zu erhalten; eine Einrichtung zum wahlweisen Verhindern oder Ermöglichen, daß das Oszillatorsignal die Abtasteinrichtung und das Tiefpaßfilter durchlaufend zu dem Steuereingang gelangt;
einen Addierer, der ausgebildet ist, um zu dem dem Steuersignal zu Grunde liegenden Signal einen vorbestimmten konstanten Steuerwert zu addieren, um das Steuersignal zu erhalten;
einen Detektor zum Erfassen des Werts des Steuersignals; und
eine Steuereinrichtung zum Bestimmen des vorbestimmten konstanten Steuerwerts, die ausgebildet, um zu bewirken, daß
die Einrichtung zum wahlweisen Verhindern oder Ermöglichen verhindert, daß das Oszillatorsignal die Abtasteinrichtung und das Tiefpaßfilter durchlaufend zu dem Steuereingang gelangt;
anschließend der Addierer einen Versuchswert zur Addition verwendet;
anschließend die Einrichtung zum Verhindern oder Ermöglichen ermöglicht, daß das Oszillatorsignal die Abtasteinrichtung und das Tiefpaßfilter durchlaufend zu dem Steuereingang gelangt;
anschließend der Detektor den sich auf das Ermöglichen hin einregelnden Wert des Steuersignals erfaßt, um einen über die Steuersignal- Oszillatorfrequenz-Kennlinie einem vorbestimmten Vielfachen der Referenzfrequenz zugeordneten
Steuerwert zu erhalten; und diese Vorgänge für verschiedene Versuchswerte wiederholt werden.
17. Verfahren zum Bestimmen der Steuersignal- Oszillatorfrequenz-Kennlinie eines steuerbaren Oszillators, der einen Steuereingang und einen Oszillatorausgang aufweist, wobei der steuerbare Oszillator ausgebildet ist, um am Oszillatorausgang ein Oszillatorsignal mit einer Oszillatorfrequenz auszugeben, die von einem Steuersignal vom Steuereingang abhängt, wobei die Vorrichtung folgende Merkmale aufweist:
Abtasten des Oszillatorsignals des steuerbaren Oszillators oder eines von demselben abgeleiteten Signals mit einer Referenzfrequenz, um ein Abtastsignal zu erhalten,
Tiefpaßfiltern des Abtastsignals oder eines von demselben abgeleiteten Signals, um ein demselben zu Grun- de liegenden Signals zu erhalten;
Verhindern, daß das Oszillatorsignal die Abtasteinrichtung und das Tiefpaßfilter durchlaufend zu dem Steuereingang gelangt;
Addieren eines Versuchswertes zum dem dem Steuersignal zu Grunde liegenden Signal, um das Steuersignal zu erhalten;
Ermöglichen, daß das Oszillatorsignal die Abtasteinrichtung und das Tiefpaßfilter durchlaufend zu dem Steuereingang gelangt;
Erfassen des sich auf das Ermöglichen hin einregelnden Wertes des Steuersignals, um einen über die Steuersignal-Oszillatorfrequenz-Kennlinie einem ganzzahligen Vielfachen der Referenzfrequenz zugeordneten Steuerwert zu erhalten; und Wiederholen der Schritte für verschiedene Versuchswerte .
PCT/EP2002/013455 2002-11-28 2002-11-28 Frequenzgenerator WO2004049574A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP02781335A EP1565990A1 (de) 2002-11-28 2002-11-28 Frequenzgenerator
CA002507098A CA2507098A1 (en) 2002-11-28 2002-11-28 Frequency generator
PCT/EP2002/013455 WO2004049574A1 (de) 2002-11-28 2002-11-28 Frequenzgenerator
JP2004554259A JP2006508572A (ja) 2002-11-28 2002-11-28 周波数発生器
AU2002349049A AU2002349049A1 (en) 2002-11-28 2002-11-28 Frequency generator
US11/140,259 US20050277397A1 (en) 2002-11-28 2005-05-27 Frequency generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2002/013455 WO2004049574A1 (de) 2002-11-28 2002-11-28 Frequenzgenerator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/140,259 Continuation US20050277397A1 (en) 2002-11-28 2005-05-27 Frequency generator

Publications (1)

Publication Number Publication Date
WO2004049574A1 true WO2004049574A1 (de) 2004-06-10

Family

ID=32337986

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/013455 WO2004049574A1 (de) 2002-11-28 2002-11-28 Frequenzgenerator

Country Status (6)

Country Link
US (1) US20050277397A1 (de)
EP (1) EP1565990A1 (de)
JP (1) JP2006508572A (de)
AU (1) AU2002349049A1 (de)
CA (1) CA2507098A1 (de)
WO (1) WO2004049574A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689190B2 (en) * 2004-09-30 2010-03-30 St-Ericsson Sa Controlling the frequency of an oscillator
JP5066679B2 (ja) * 2006-06-12 2012-11-07 旭精工株式会社 ディスクの振分装置
US7667545B2 (en) * 2008-03-04 2010-02-23 Freescale Semiconductor, Inc. Automatic calibration lock loop circuit and method having improved lock time
US7595699B1 (en) * 2008-03-04 2009-09-29 Freescale Semiconductor, Inc. Look loop circuit and method having improved lock time
FR2946488B1 (fr) * 2009-06-03 2012-05-04 St Ericsson Sa Correction de decalage de frequence
JP5171906B2 (ja) * 2010-09-13 2013-03-27 株式会社東芝 位相同期回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546618A (en) * 1968-09-23 1970-12-08 Rca Corp Low power,high stability digital frequency synthesizer
EP0360442A1 (de) * 1988-09-02 1990-03-28 Nippon Telegraph and Telephone Corporation Frequenzsynthesierer
JPH03186017A (ja) * 1989-12-15 1991-08-14 Nippon Telegr & Teleph Corp <Ntt> 位相同期発振回路
US5739727A (en) * 1995-10-05 1998-04-14 Telefonaktiebolaget Lm Ericsson Sampled phase locked loop being locked with support from another phase locked loop

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926140A (en) * 1989-07-19 1990-05-15 Itt Corporation High gain zero offset linear phase detector apparatus
JP2581398B2 (ja) * 1993-07-12 1997-02-12 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5742189A (en) * 1994-09-16 1998-04-21 Kabushiki Kaisha Toshiba Frequency conversion circuit and radio communication apparatus with the same
US6044124A (en) * 1997-08-22 2000-03-28 Silicon Systems Design Ltd. Delta sigma PLL with low jitter
JP3663565B2 (ja) * 1997-11-10 2005-06-22 富士通株式会社 搬送波再生回路
US6308048B1 (en) * 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
US6211742B1 (en) * 1998-11-04 2001-04-03 Broadcom Corporation Lock detector for phase locked loops
EP1213840A1 (de) * 2000-12-07 2002-06-12 Nokia Corporation Sende- und Empfangseinheit mit einer Phasenregelkreisschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546618A (en) * 1968-09-23 1970-12-08 Rca Corp Low power,high stability digital frequency synthesizer
EP0360442A1 (de) * 1988-09-02 1990-03-28 Nippon Telegraph and Telephone Corporation Frequenzsynthesierer
JPH03186017A (ja) * 1989-12-15 1991-08-14 Nippon Telegr & Teleph Corp <Ntt> 位相同期発振回路
US5739727A (en) * 1995-10-05 1998-04-14 Telefonaktiebolaget Lm Ericsson Sampled phase locked loop being locked with support from another phase locked loop

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 015, no. 442 (E - 1131) 11 November 1991 (1991-11-11) *

Also Published As

Publication number Publication date
CA2507098A1 (en) 2004-06-10
EP1565990A1 (de) 2005-08-24
AU2002349049A1 (en) 2004-06-18
US20050277397A1 (en) 2005-12-15
JP2006508572A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
DE69617861T2 (de) Verfahren und Anordnung zur Erzeugung eines Signals
EP1362413B1 (de) Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation
DE3723778C2 (de)
DE69929339T2 (de) Verfahren zum einstellen der bandbreite eines phasenregelkreises
DE102007034186A1 (de) Digital gesteuerter Oszillator
DE69423126T2 (de) Mehrschleifenphasenregelkreis, FM-Empfangsverfahren und FM-Empfänger mit einem derartigen Phasenregelkreis
DE2515969B2 (de) Mehrkanalgenerator
EP0974196B1 (de) Digitale afc-einstellung durch reziproke dds
DE1959162C3 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
WO2004049574A1 (de) Frequenzgenerator
DE102017100148B4 (de) Detektion und Verringerung einer Nichtlinearität eines Phaseninterpolators
DE1766866B1 (de) Frequenzsynthetisator unter verwendung von regelschleifen
DE19918057C2 (de) Vorrichtung zur Einstellung der Abstimmspannung von Abstimmschwingkreisen
DE2646147A1 (de) Digitale phasenvergleichsanordnung
DE19548539A1 (de) Mischoszillator mit einem phasengerasteten Regelkreis für einen Rundfunkempfänger
DE3324190C2 (de) Gewobbelter Frequenzsignalgenerator
DE2406774C3 (de) Elektronischer Frequenzzähler
DE3852954T2 (de) Integrierbare phasenregelschleife.
DE2826098A1 (de) Frequenzsyntheseschaltung
DE3130126C2 (de)
DE2856397A1 (de) Schaltungsanordnung zur erzielung eines gleichlaufs zwischen der oszillatorfrequenz und der resonanzfrequenz des eingangskreises eines ueberlagerungsempfaengers
DE2910892A1 (de) Schaltungsanordnung zum umwandeln analoger in digitale informationen
DE19680092C2 (de) Spektrumanalysator
DE3816696A1 (de) Schaltungsanordnung zum synchronisieren eines in der frequenz steuerbaren oszillators
EP1107456B1 (de) Verfahren zum Regeln der von einem frequenzsteuerbaren Oszillator abgegebenen Ausgangsfrequenz

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002781335

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2507098

Country of ref document: CA

Ref document number: 11140259

Country of ref document: US

Ref document number: 2004554259

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2002781335

Country of ref document: EP