-
Die
vorliegende Erfindung betrifft allgemein eine elektronische Vorrichtung
mit einem digital gesteuerten Oszillator (DCO).
-
Vollintegrierte
RC-Oszillatoren haben im Vergleich zu Oszillatoren, die einen High-Q-Resonator verwenden,
wie zum Beispiel Quarzoszillatoren, eine eingeschränkte Leistungsfähigkeit.
Die Anfangsfrequenzgenauigkeit, die Frequenzdrift im Temperatur- und
Spannungsverlauf und das Phasenrauschen sind in vollintegrierten
Oszillatoren immer schlechter als in einem einen High-Q-Resonator umfassenden Oszillator.
Es ist jedoch wünschenswert,
RC-Oszillatoren
an Stelle von Kristalloszillatoren zu verwenden, da diese vollständig in
eine CMOS-Technologie integriert werden können, wodurch die Komplexität und die
Herstellungskosten verringert werden.
-
Es
ist ein Ziel der vorliegenden Erfindung, eine elektronische Vorrichtung,
einschließlich
eines Digitaloszillators, mit verbesserter Genauigkeit und langfristiger
Stabilität
der Schwingungsfrequenz bereitzustellen.
-
Entsprechend
stellt die vorliegende Erfindung eine elektronische Vorrichtung,
umfassend einen digital gesteuerten Oszillator bereit. Der digital gesteuerte
Oszillator enthält
eine programmierbare Stromquelle, einen ersten regelbaren Kondensator und
einen zweiten regelbaren Kondensator. Es wird ein Komparator bereitgestellt,
um den Spannungsabfall über
die regelbaren Kondensatoren mit einem Referenzspannungspegel zu
vergleichen und um ein DCO-Ausgangstaktsignal
bereitzustellen. Ein Schaltmittel schaltet die regelbaren Kondensatoren
abwechselnd so, dass sie entweder einen Strom von der programmierbaren
Stromquelle empfangen oder als Reaktion auf ein Ausgangssignal des
Komparators entladen werden. Des Weiteren ist ein Taktteiler mit
dem Komparatorausgang gekoppelt, um das DCO-Ausgangstaktsignal durch einen Faktor
N zu teilen, der wesentlich größer als
1 ist, um ein geteiltes Taktsignal bereitzustellen. Des Weiteren
wird eine Frequenzüberwachungsstufe
bereitgestellt, um das geteilte Taktsignal zu empfangen. Die Frequenzüberwachungsstufe
ist so eingerichtet, dass sie die Zeitdifferenz zwischen aufeinander
folgenden Taktperioden des geteilten Taktsignals bestimmt und ein
auf der bestimmten Zeitdifferenz basierendes Rückkopplungssignal erzeugt.
Der DCO ist mit dem Rückkopplungssignal
gekoppelt, um die DCO-Ausgangstaktfrequenz als Reaktion auf das
Rückkopplungssignal einzustellen.
Eine vorteilhafte Art der Anpassung der DCO-Frequenz besteht in der Anpassung der
Kapazitätswerte
der regelbaren Kondensatoren durch das Rückkopplungssignal. Vorzugsweise
wird der Faktor N so gewählt,
dass eine Periode des geteilten Taktsignals proportional zu einer
Schwankung der Temperatur oder der Versorgungsspannung oder einer
anderen durch Abnutzung verursachten Schwankung des DCO-Ausgangstaktsignals
ist. Vorteilhafterweise ist die Überwachungsstufe
so eingerichtet, dass sie Paare von aufeinander folgenden geteilten
Taktperioden vergleicht, so dass jede geteilte Taktperiode mit einer
vorhergehenden geteilten Taktperiode und mit einer folgenden geteilten
Taktperiode verglichen wird. Hierdurch wird eine ununterbrochene,
konstante und zuverlässige
Steuerung sichergestellt.
-
In
einer herkömmlichen
DCO-Architektur hängen
die Eigenschaften von Bauelementen wie zum Beispiel Wirkwiderstände, Kapazitätswerte,
Verzögerungszeiten
sowie Komparator-Offset-Spannungen usw. von der Temperatur und der
Versorgungsspannung ab. Selbst mit einem Hochgenauigkeits-Referenzspannungs-
oder -stromgenerator (z. B. einer Bandgag-Referenzspannungsquelle)
bewegt sich die erreichbare Gesamtgenauigkeit des Oszillators in
einem Bereich von lediglich 2% bis 5%. Die Anfangsoszillatorfrequenz
kann durch diverse Mittel einfach abgeglichen werden. Der Referenzstrom
bzw. die Kondensatoren können
zum Beispiel durch ein Abgleichschema geändert werden. Um jedoch die
Gesamtgenauigkeit des Oszillators in den Bereich eines Quarzoszillators
zu bringen (z. B. 20 bis 50 ppm), werden weitere Verbesserungen
benötigt.
Entsprechend schlägt
die vorliegende Erfindung vor, den Faktor N gemäß einer Temperaturschwankung
und/oder einer durch die Versorgungsspannung verursachten Schwankung
oder jeder beliebigen ähnlichen
langsamen Schwankung, die zu kompensieren ist, zu wählen. So
lange die Schwankung im Vergleich zu der Schwingfrequenz relativ
langsam ist, stellt die vorliegende Erfindung ein praktisches, einfaches
und effektives Mittel zur Skalierung der Ausgangsfrequenz des Oszillators
auf die Frequenzschwankung bereit. Daher ist es ein besonderer Aspekt
der Erfindung, eine DCO-Ausgangsfrequenz in einen Bereich herunter
zu skalieren, in dem eine Taktfrequenz eines herunterskalierten
Taktsignals als Indikator für
eine Frequenzschwankung, die viel langsamer als die DCO-Taktfrequenz
ist, verwendet werden kann. Die Art der Bestimmung der Frequenzschwankung
ist differenzierend und selbstregelnd, was bedeutet, dass aufeinander
folgende Taktperioden des herunterskalierten Takts miteinander verglichen
werden und das Vergleichsergebnis zur Einstellung der DCO-Frequenz
verwendet wird.
-
Vorzugsweise
umfasst die Frequenzüberwachungsstufe
eine regelbare Stromquelle, drei Kalibrierungskondensatoren, einen
Komparator, ein Schaltmittel, um abwechselnd einen der drei Kalibierungskondensatoren
mit der regelbaren Stromquelle und zwei der drei Kalibrierungskondensatoren
mit dem zweiten Komparator zu koppeln, um die Spannungspegel in
den Kalibrierungskondensatoren zu vergleichen. Es wird ein Steuermittel
bereitgestellt, um das Schaltmittel so zu steuern, dass ein beliebiger
der Kalibrierungskondensatoren während
einer Periode des geteilten Taktsignals erfolgreich mit dem Strom
aus der regelbaren Stromquelle auf einen entsprechenden Maximalspannungspegel
geladen wird. Dann werden in jeder Taktperiode des geteilten Takts zwei
aufeinander folgende Maximalspannungspegel ausgewählt und
durch den Komparator verglichen. Eine Spannungsrampe erzeugt ein
Referenzsignal. Diese Spannungsrampe wird von der Oszillatorausgangsstufe
abgetastet. Die Differenz der Amplituden in zwei aufeinander folgenden
Abtastwerten ist ein Maß der
Frequenzdrift bzw. -änderung
und wird als Eingangssignal für
einen durch das Steuermittel realisierten digitalen Steuerblock
verwendet. Der Ausgang des Steuerblocks steuert dann die drei Kalibrierungskondensatoren.
Um den Abstimmvorgang zu optimieren, kann der digitale Steuerblock
einen Algorithmus (z. B. einen Suchalgorithmus) verwenden, zum Beispiel
ein binäres
Gewichtungsschema. Auf diese Weise kann man effizient sowohl eine
Grob- als auch eine Feinabstimmung der Rückkopplungsschleife erreichen.
-
Vorzugsweise
umfasst die Vorrichtung ferner eine zwischen den Ausgang des zweiten
Komparators und die regelbaren Kondensatoren des digital gesteuerten
Oszillators gekoppelte Gewichtungsstufe zur Gewichtung des Ausgangssignals
des zweiten Komparators. Diese Gewichtungsstufe kann einen Zähler enthalten, der
als Reaktion auf das Komparatorausgangssignal erhöht oder
herabgesetzt wird. Der Zähler
kann ein Auf-/Abwärtszähler sein,
so dass der Zählerwert
um 1 erhöht
wird, wenn die Spannungsdifferenz positiv ist, aber wenn die Spannungsdifferenz
negativ ist, wird der Zählerwert
um 1 herabgesetzt. Das Ausgangssignal des Zählers bzw. ein Mittelwert dessen
steuert dann die kapazitive Anordnung durch Anpassung der Kapazität des ersten
und des zweiten Kondensators nach oben oder nach unten, um die Frequenzdrift
des Ausgangssignals des DCO zu kompensieren. Obwohl es bevorzugt
ist, die Kapazität
des DCO anzupassen, so sind auch andere Arten der Einstellung der
DCO-Frequenz allgemein vorstellbar wie zum Beispiel die Einstellung
eines Stroms in dem DCO oder eines Widerstands.
-
Vorzugsweise
umfasst jeder der regelbaren Kondensatoren zwei Abschnitte. In dem
ersten Abschnitt wird die Kapazität als Reaktion auf das Rückkopplungssignal
eingestellt, und in dem zweiten Abschnitt gibt es einen konstanten
Kapazitätswert.
Das bedeutet, dass die Feinabstimmung des DCO-Ausgangssignals durch Veränderung
der Kapazität
der regelbaren Kondensatoren um ihren Konstantwert herum erreicht
werden kann.
-
Die
vorliegende Erfindung stellt ebenfalls ein Verfahren zur Einstellung
der Schwingungsfrequenz eines digital gesteuerten Oszillators bereit.
Das Verfahren umfasst die Teilung der Frequenz des Ausgangstaktsignals
des DCO, das Vergleichen der Länge
von aufeinander folgenden Perioden des geteilten Taktsignals und
die Einstellung der Ausgangstaktfrequenz des DCO als Reaktion auf
das Vergleichsergebnis. Die Frequenzdrift des DCO wird hauptsächlich durch
die begrenzte Betriebsspannungsunterdrückung (PSRR, engl. „power
supply rejection")
des Oszillators und der Temperatur-/Spannungs-Drift von Parametern
der Bauelemente verursacht. Deshalb schlägt die vorliegende Erfindung
vor, einen Selbstregelungsmechanismus einzurichten, bei dem die momentane
Frequenz der DCO-Schwingungsfrequenz zu aufeinander folgenden Zeitpunkten
bestimmt wird. Die Differenz dieser Messergebnisse (d. h. die Differenz
der Länge
bzw. Dauer der verschiedenen Perioden) ist direkt proportional zu
der Frequenzänderung
und wird vorteilhafterweise in einem Regelkreis zur Verringerung
des Fehlers verwendet. Vorteilhafterweise kann ein regelbarer Kondensator in
dem DCO zur Abstimmung der Frequenz eingestellt werden. Des Weiteren
können
immer aufeinander folgende Taktperioden des geteilten Taktsignals verglichen
werden, und zuerst wird eine erste Taktperiode des geteilten Taktsignals
mit einer zweiten Taktperiode verglichen, und als nächstes wird
die zweite Taktperiode mit einer dritten Taktperiode verglichen. Dementsprechend
wird jede Taktperiode des geteilten Taktsignals mit einem Vorgänger und
einem Nachfolger verglichen, bevor sie aus der Überwachung entlassen wird,
wodurch sich eine ununterbrochene und zuverlässige Steuerung ergibt. Das
Verfahren gemäß der vorliegenden
Erfindung bietet den Vorteil, dass das Schema kein Amplitudenregelkreis- oder
Phasenregelkreisschema anwendet, in denen die Schwingungsfrequenz
mit einem Referenzsignal verglichen wird. Stattdessen verwendet
der Schaltkreis ein vorwiegend digitales Abstimmungs- und Abgleichungsschema
in einer Rückkopplungsanordnung,
wodurch ein selbstregelnder DCO geschaffen wird. Auf Grund der vorwiegend
digitalen Ausführung der
Schaltung wird eine äußerst einfache
und flächensparende
Realisierung eines schnellen Erfassungsschemas ermöglicht.
Es werden keine komplexen analogen Niederfrequenzfilter für den Regelkreis benötigt. Des
Weiteren bietet die vorliegende Erfindung den Vorteil eines zuverlässigen Betriebs.
Es wird ebenso eine flächensparende
Implementierung bereitgestellt, die einen großen Betriebsfrequenzbereich
(z. B. 100 kHz–40
MHz) aufweist. Außerdem kann
die regelbare Stromquelle, die den drei Kondensatoren Strom bereitstellt,
so realisiert werden, dass sie basierend auf dem Wirkwiderstand
eines Einzelwiderstands geregelt werden kann. Wenn ein derartiger
Widerstand extern implementiert wird, d. h. nicht mit den anderen
Bauteilen auf demselben Die integriert ist, hängt die hohe Genauigkeit der
Vorrichtung lediglich von einem externen Widerstand ab und kann
leicht eingestellt werden.
-
Weitere
Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden
Beschreibung einer bevorzugten Ausführungsform unter Bezugnahme
auf die beigefügten
Zeichnungen. Es zeigen:
-
1 ein
vereinfachtes Schaltbild eines digital gesteuerten Oszillators zur
Verwendung in der Vorrichtung gemäß einer ersten Ausführungsform der
Erfindung;
-
2 einen
vereinfachten Schaltplan einer Vorrichtung gemäß einer zweiten Ausführungsform der
Erfindung;
-
3 eine
schematische Darstellung der Frequenz und Spannung in Abhängigkeit
von Zeit für die
Vorrichtung gemäß der vorliegenden
Erfindung unter stabilen Bedingungen; und
-
4 eine
schematische Darstellung der Frequenz und Spannung in Abhängigkeit
von Zeit für eine
Vorrichtung gemäß der vorliegenden
Erfindung unter unstabilen Bedingungen, zum Beispiel auf Grund von
Temperaturdrift.
-
1 zeigt
einen digital gesteuerten Oszillator (DCO) als Teil der Vorrichtung
gemäß der Erfindung.
Eine programmierbare Stromquelle Ipr, die als MOS-Transistor implementiert
ist, ist zwischen eine Versorgungsspannungsschiene Vdd und eine
Spannungsschiene VAB geschaltet und so eingerichtet, dass
sie einen Referenzstrom I0 bereitstellt.
Der Gate-Anschluss
des die Stromquelle Ipr verkörpernden
MOS-Transistors kann so betrieben werden, dass er eine Regelspannung
VCNTL empfängt. Die Spannungsschiene VAB bildet einen Eingang eines Komparators
COMP. Das andere Eingangssignal des Komparators COMP wird durch
eine Referenzspannung Vref bereitgestellt. Der Ausgang des Komparators
COMP ist mit einem Inverter INV1 gekoppelt, der in Reihe mit einem
anderen Inverter INV2 geschaltet ist. Der Ausgang des Inverters
INV2 ist mit einem Teile-durch-N-Taktteiler
%N verbunden, und der Taktteiler %N ist mit einer Frequenzüberwachungsstufe FMS
gekoppelt. Die Frequenzüberwachungsstufe FMS
ist mit einem Bus L1 verbunden. Der Inverter INV1 ist so konfiguriert,
dass er ein erstes Steuersignal A ausgibt, und der Inverter INV2
ist so konfiguriert, dass er ein zweites Steuersignal B ausgibt,
das invers zu dem Steuersignal A ist.
-
Zwei
Kondensatoren CA und CB sind über entsprechende
Schalter S1A und S1B zwischen die Spannungsschiene VAB und
Masse miteinander parallel geschaltet. Beide Kondensatoren CA und CB sind ebenfalls
mit dem Bus L1 verbunden, dessen Signal so betrieben werden kann,
dass es die Kapazität
der Kondensatoren CA und CB ändert. Der
Kondensator CA ist ebenfalls parallel mit
einem Schalter S2B geschaltet, und der Kondensator CB ist
parallel mit einem Schalter S2A geschaltet, so dass die Schalter S2A
und S2B beide mit Masse verbunden sind. Der Schalter S2A ist ebenfalls
mit einem Knoten, der den Schalter S1B und den Kondensator CB zusammenschaltet, verbunden, und der Schalter
S2B ist mit einem Knoten, der den Schalter S1A und den Kondensator CA zusammenschaltet, verbunden. Die Schalter S1A
und S2A können
so betrieben werden, dass sie durch das von dem Inverter INV1 ausgegebene
Signal A gesteuert werden, und die Schalter S1B und S2B können so
betrieben werden, dass sie durch das von dem Inverter INV2 ausgegebene
Signal B gesteuert werden. Die Schalter können zum Beispiel durch MOS-Transistoren
realisiert sein.
-
Im
Betrieb vergleicht der Komparator COMP den Spannungsabfall über die
regelbaren Kondensatoren CA und CB an der Spannungsschiene VAB mit der
Referenzspannung Vref. Das Ausgangssignal des Komparators COMP ist
dann das DCO-Ausgangstaktsignal, das basierend auf der Differenz
zwischen der Spannung VAB und der Referenzspannung Vref
erzeugt wird. Wenn die Spannung an der Spannungsschiene VAB größer als
die Referenzspannung Vref ist, ist der Ausgang des Komparators COMP
positiv, was bedeutet, dass das von dem Inverter INV1 ausgegebene
Ausgangssignal A negativ und das von dem Inverter INV2 ausgegebene
Ausgangssignal B positiv ist. Das bedeutet, dass die Schalter S1A
und S2A geöffnet
werden und die Schalter S1B und S2B geschlossen werden, so dass
sich der Kondensator CA über den geschlossenen Schalter
S2B nach Masse entlädt
und der Kondensator CB durch den Referenzstrom
I0 geladen wird. Wenn die Spannung an der
Spannungsschiene VAB niedriger als die Referenzspannung
Vref wird, ist das Ausgangssignal des Komparators negativ, und es
geschieht das Gegenteil des oben Erwähnten, so dass das Ausgangssignal
A positiv und das Signal B negativ ist. Die Schalter S1A und S2A
werden geschlossen, und die Schalter S1B und S2B werden geöffnet, so
dass sich der Kondensator CB über den
geschlossenen Schalter S2A nach Masse entlädt und der Kondensator CA durch den Referenzstrom I0 geladen
wird. Somit werden die Kondensatoren CA und
CB abwechselnd geschaltet, um entweder einen
Strom I0 von der programmierbaren Stromquelle
Ipr zu empfangen oder entladen zu werden, und der DCO schaltet periodisch zwischen
Ladung und Entladung der Kondensatoren CA und
CB hin und her, wodurch die Ausgangsfrequenz
des DCO erzeugt wird.
-
Idealerweise
sollte die Ausgangsfrequenz des DCO wie das oberste Diagramm in 3 aussehen,
das die geteilte Ausgangsfrequenz X (wie sie geteilt durch den Taktteiler
%N an dem Ausgang des Komparators COMP vorliegt) in Abhängigkeit
von Zeit unter stabilen Bedingungen zeigt. Anders ausgedrückt sollte
das Ausgangssignal des DCO ein regelmäßiges periodisches Ausgangssignal
ohne Frequenzdrift sein. Jegliche Temperaturänderungen können jedoch eine Frequenzdrift
verursachen, so dass das Zeitintervall zwischen aufeinander folgenden
Ausgangssignalen immer länger
wird und die geteilte Ausgangsfrequenz X in Abhängigkeit von Zeit wie die in
dem oberen Diagramm in 4 gezeigte Frequenz aussieht.
Das erforderliche Zeitintervall zwischen Ausgangssignalen ist t0, der Zeitabstand zwischen den ersten beiden
Signalen. Zu dem Zeitpunkt, zu dem das dritte Signal ausgegeben
wird, hat sich das Zeitintervall zwischen dem zweiten und dem dritten
Ausgangssignal auf t0 + Δt vergrößert, dann zwischen dem dritten
und vierten Ausgangssignal auf t0 + 2Δt und so
weiter, und es vergrößert sich
nach jedem nachfolgenden Ausgangssignal um einen Betrag Δt. Um diese
Frequenzdrift zu vermeiden, ist der Taktteiler %N so konfiguriert,
dass der Faktor N das Ausgangssignal des Komparators COMP teilt;
d. h. die Ausgangsfrequenz des DCO, so dass die Periode des geteilten
Taktsignals so gewählt
wird, dass sie eine durch Temperatur oder Versorgungsspannung verursachte
Schwankung des DCO Ausgangstaktsignals kompensiert. Allgemein hat
der durch den Teiler %N, die Frequenzüberwachungsstufe FMS und die
regelbaren Kondensatoren gebildete Regelkreis eine Eigenschaft (Verzögerung,
Einschwingzeit, Frequenzkennlinie etc.), die eine stabile Rückkopplungsregelung
bereitstellt, jedoch proportional zu einer bestimmten, auf eine
Temperatur oder Versorgungsschwankung bezogenen Frequenzschwankung.
Die Frequenzüberwachungsstufe
FMS empfängt
dann das geteilte Taktsignal X und bestimmt die Zeitdifferenz von
aufeinander folgenden Taktperioden des geteilten Taktsignals X.
Die Frequenzüberwachungsstufe
erzeugt basierend auf der bestimmten Zeitdifferenz ein Rückkopplungssignal
als Reaktion auf die bestimmte Zeitdifferenz. Das Rückkopplungssignal gleicht
dann die Kapazitätswerte
der regelbaren Kondensatoren CA und CB entweder nach oben oder nach
unten an, um die Zeitdifferenz zu kompensieren, wodurch die Frequenzdrift
des von dem DCO ausgegebenen Signals korrigiert wird.
-
2 zeigt
eine spezifische Ausführung
der Frequenzüberwachungsstufe
FMS. Die Bauelemente des DCO sind identisch wie die in 1 gezeigten und
werden nicht weiter beschrieben. In dieser Ausführungsform ist der Taktteiler
%N als zwei in Reihe geschaltete Taktteiler /M und /N realisiert,
wobei der erste Taktteiler /M direkt mit dem Ausgang des zweiten
Inverters INV2 gekoppelt ist. Die geteilte Frequenz X wird dann
von dem zweiten Taktteiler /N ausgegeben und dem Eingang einer Zustandsmaschine SM
zugeführt.
Die Zustandsmaschine SM hat mehrere Ausgänge. Zwei der Ausgänge sind
mit Steuereingängen
der Taktteiler /M und /N verbunden und können so betrieben werden, dass
sie Steuersignale N1 und N2 an die Steuereingänge der Taktteiler /M bzw. /N
ausgeben. Weitere drei Ausgänge
sind mit drei Schaltern S1, S2 und S3 verbunden und können so betrieben
werden, dass sie Steuersignale CS1, CS2, und CS3 an die drei Schalter
S1, S2 bzw. S3 zur Steuerung der Schaltung der Schalter S1, S2 und
S3 ausgeben. Die Schalter S1, S2 und S3 sind zwischen eine regelbare
Stromquelle Iadj und drei Kondensatoren C1, C2 bzw. C3 miteinander
parallel geschaltet, so dass die Kondensatoren C1, C2 bzw. C3 durch
die Schalter S1, S2 bzw. S3 entsprechend geschaltet werden. Die
regelbare Stromquelle Iadj ist ebenfalls mit der Versorgungsspannungsschiene
Vdd verbunden. Die regelbare Stromquelle kann durch einen Einzelwiderstand
realisiert sein, der vorzugsweise außerhalb der integrierten Schaltung,
die die anderen Bauelemente enthält,
implementiert ist. Ein derartiger externer Widerstand kann für Kalibrierungszwecke
leicht eingestellt werden. Drei die Schalter S1, S2 und S3 mit den
Kondensatoren C1, C2 bzw. C3 zusammenschaltende Knoten sind jeweils
mit einer Schaltmatrix verbunden. Die Knoten U1, U2 und U3 stellen
die Spannung über
die Kondensatoren C1, C2 bzw. C3 dar. Die Schaltmatrix hat zwei
Ausgänge Up
und Un, wobei Up mit dem positiven Eingang eines zweiten Komparators
COMP2 verbunden ist und Un mit dem negativen Eingang des zweiten
Komparators COMP1 verbunden ist. Der Ausgang des zweiten Komparators
COMP2 ist mit einer Gewichtungslogikstufe W verbunden und so eingerichtet,
dass er ein Signal Ucomp ausgibt. Der Ausgang der Gewichtungslogikstufe
W ist über
den Bus mit den Steuereingängen
der regelbaren Kondensatoren CA und CB in dem DCO verbunden.
-
Die
sechs Diagramme der Spannungen U1, U2, U3, Up, Un und Ucomp in der
Frequenzüberwachungsstufe
in Abhängigkeit
von Zeit unter dem Diagramm der geteilten Ausgangsfrequenz X in
den 3 und 4 zeigen wie die Frequenzüberwachungsstufe
gemäß der zweiten
Ausführungsform
arbeitet. 3 zeigt den DCO unter stabilen
Bedingungen, und 4 zeigt den DCO, wenn zum Beispiel auf
Grund von Temperaturänderungen
eine Drift der Ausgangsfrequenz auftritt. Die drei Kalibrierungskondensatoren
C1, C2 und C3 werden nacheinander unter Verwendung eines durch die
regelbare Stromquelle Iadj, die über
eine Periode des geteilten Taktsignals auf einen Maximalspannungspegel
hochgetrieben wird, so dass die Knoten U1, U2 bzw. U3 den Maximalspannungspegel
des entsprechenden Kondensators C1, C2 bzw. C3 aufweisen, bereitgestellten
Referenzstroms Iref geladen. In den 3 und 4 wird
die Spannung an dem Knoten U1 während
der ersten Taktperiode des geteilten Ausgangssignals X auf dessen
Maximalspannungspegel hochgetrieben, indem der Schalter S1 unter
Verwendung des Steuersignals SC1 von der Zustandsmaschine SM geschlossen
wird und die Schalter S2 und S3 geöffnet bleiben, so dass der
Kondensator C1 mit dem Referenzstrom Iref geladen wird, so dass
der Maximalspannungspegel an dem Knoten U1 erreicht und während der
Dauer des Ausgangstaktsignals gehalten wird. In der zweiten Taktperiode
des Ausgangstaktsignals X wird die Spannung an dem Knoten U2 durch
Anwendung desselben Verfahrens wie oben aufgeführt auf einen Maximalpegel
hochgetrieben, indem der Schalter S2 unter Verwendung des Steuersignals
CS2 geschlossen wird, um den Kondensator C2 mit dem Referenzstrom
Iref zu laden. Während
der dritten Taktperiode wird die Spannung an dem Knoten U3 auf einen
Maximalpegel hochgetrieben, indem der Schalter S3 durch das Steuersignal
CS3 geschlossen und der Kondensator C3 geladen wird. Dieser Vorgang
wird fortwährend
wiederholt, so dass die Spannung an den Knoten U1, U2 und U3 in
einer Endlosschleife nacheinander hochgetrieben wird.
-
Die
Schaltmatrix MAT wählt
dann nacheinander zwei der Maximalspannungspegel an U1, U2 oder
U3 aus, die Up bzw. Un genannt werden, wenn sie von der Schaltmatrix
MAT ausgegeben werden, und die dem positiven bzw. negativen Eingang
des zweiten Komparators COMP2 zugeführt werden. Aus den 3 und 4 ist
ersichtlich, dass die von der vorherigen Taktperiode gewonnene Spannung
an U3 nach der ersten Periode des geteilten Ausgangstaktsignals
X mit der Spannung U1 der aktuellen Taktperiode verglichen wird,
so dass Up = U3 und Un = U1. Der Komparator COMP2 vergleicht die
beiden Maximalspannungspegel Up und Un der aktuellen und der vorherigen
Ausgangstaktperiode und gibt ein Signal Ucomp aus, das die Differenz
zwischen den beiden Spannungspegeln Up und Un darstellt. Das von dem Komparator
COMP2 ausgegebene Signal Ucomp wird dann der Gewichtungslogikstufe
W zugeführt.
In der Gewichtungslogikstufe W kann ein Zähler bereitgestellt werden,
der dann als Reaktion auf das Ausgangssignal des Komparators COMP2
entweder erhöht
oder herabgesetzt wird. Die Kapazität der Kondensatoren CA und
CB wird als Reaktion auf das Zählerausgangssignal
nach oben oder nach unten angepasst, so dass das Ausgangssignal
des DCO auf einer konstanten Frequenz gehalten wird. Zur Verbesserung
der Leistungsfähigkeit
können
zusätzliche
Gewichtungsschritte auf den Zählerwert
angewendet werden. In 3 ist die Frequenz des geteilten
DCO-Ausgangssignals
X konstant, wenn der DCO unter stabilen Idealbedingungen arbeitet,
und folglich sind die Spannungen Up und Un immer gleich und entgegengesetzt
zueinander und heben sich gegenseitig auf, wenn sie durch den Komparator COMP2
verglichen werden. Der Ausgang des Komparators COMP2 ist dann immer
auf Null, der Zähler in
der Gewichtungslogikstufe W zählt
nicht auf- oder abwärts,
und die Kapazität
der Kondensatoren CA und CB in dem DCO bleibt konstant. Wie jedoch
in 4 gezeigt, führen
die von der Zustandsmaschine SM ausgegebenen Steuersignale CS1,
CS2 und CS3 dazu, dass die Schalter S1, S2 bzw. S3 nach und nach
für immer
längere
Zeitintervalle geschlossen bleiben, wenn der DCO unter unstabilen
Temperaturbedingungen arbeitet, da die Ausgangsfrequenz driftet,
so dass das Zeitintervall zwischen Ausgangssignalen größer wird.
Die Rampen von U1, U2 und U3 haben noch immer dieselbe Steilheit,
aber sie nehmen über
eine längere
Zeitspanne hinweg zu. Der Zustand, in dem die Zunahme die ideale
Maximalspannung übersteigt,
wird durch einen ausgemalten Bereich oben in den Spannungen dargestellt.
Das bedeutet, dass die Maximalspannung an den Knoten U1, U2 und
U3 in jeder nachfolgenden Taktperiode größer wird. Für das in 4 gezeigte
Beispiel beträgt
die Differenz zwischen den Spannungen Up und Un an dem Ausgang des
Komparators für
jede nachfolgende Taktperiode –1.
Als Reaktion auf das Komparatorergebnis kann der Zähler in
der Gewichtungslogikstufe dann jede Taktperiode um 1 Einheit herunterzählen, wodurch
die Kapazität
der Kondensatoren CA und CB verringert wird, und wodurch die Frequenzdrift
des Ausgangssignals des DCO korrigiert wird.
-
Der
Schaltkreis gemäß der vorliegenden
Erfindung schafft einen selbstregulierenden DCO, dessen Eigenschaften
auf jede beliebige bestimmte Systemanforderung angepasst werden
können.
Die Parameter der Schaltung wie die Taktteiler, die Kapazität der Kondensatoren
oder die Größenordnung
der Ströme
können
durch empirische Untersuchungen oder Simulationen einfach bestimmt
werden.
-
Obwohl
die vorliegende Erfindung unter Bezugnahme auf bestimmte Ausführungsformen
beschrieben wurde, ist diese nicht auf diese Ausführungsformen
beschränkt,
und dem Fachmann fallen zweifellos weitere Alternativen ein, die
innerhalb des beanspruchten Schutzumfangs der Erfindung liegen.