DE602005001077T2

DE602005001077T2 - Phasenregelschleife für Frequenzsynthetiser

Info

Publication number: DE602005001077T2
Application number: DE602005001077T
Authority: DE
Inventors: Tatsuya Urakawa
Original assignee: NEC Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-03-31
Filing date: 2005-03-07
Publication date: 2008-01-10
Anticipated expiration: 2025-03-08
Also published as: KR100679336B1; US7292119B2; EP1583241A1; DE602005001077D1; EP1583241B1; JP4335733B2; US20050219003A1; KR20060045054A; JP2005295273A

Description

HINTERGRUND DER ERFINDUNG
1. Bereich der Erfindung
Die vorliegende Erfindung bezieht sich auf einen PLL-Frequenzsynthetisierer, der einen spannungsgesteuerten Oszillator und eine Phasenregelschleife aufweist, die die Oszillationsfrequenz des spannungsgesteuerten Oszillators steuert, und der in einer Halbleitervorrichtung integriert ist, und auf ein Verfahren zur automatischen Auswahl der Oszillationsfrequenz des spannungsgesteuerten Oszillators.
2. Beschreibung des Standes der Technik
Bei verschiedenen drahtlosen Kommunikationssystemen variieren die Frequenzen der Empfangssignale und der Übertragungssignale in Übereinstimmung mit den Kommunikationssystemen. Ein PLL-Frequenzsynthetisierer, der einen Oszillator und eine phasenverriegelte Schleife (PLL) aufweist, kann die Frequenz bestimmen, die bei dem Kommunikationssystem angenommen wird.
13 zeigt ein Beispiel eines herkömmlichen PLL-Frequenzsynthetisierers.
Die herkömmliche Schaltung weist einen spannungsgesteuerten Oszillator (VCO) 100, eine phasenverriegelte Schleifeneinheit (PLL-Einheit) 200 und ein Tiefpassfilter (LPF) 300 auf.
Die PLL-Einheit 200 weist einen Puffer 201, eine Bezugsfrequenzteiler (REF-Teiler) 202, einen Puffer 203, einen SIG-Frequenzteiler (SIG-Teiler) 204, einen Phasenkomparator 205 und eine Ladepumpe 206 auf. Ein Bezugssignal, das eine Bezugsfrequenz frei aufweist, wird dem REF-Teiler 202 über den Puffer 201 eingegeben. Der REF-Teiler 202 teilt das eingegebene Signal f_ref durch R, um das Signal f_ref/R auszugeben. Das Signal f_VCO, das von dem spannungsgesteuerten Oszillator 100 ausgegeben wurde, wird dem SIG-Teiler 204 über den Puffer 203 eingegeben. Der SIG-Teiler 204 teilt das eingegebene Signal f_VCO durch N, um das Signal f_VCO/N auszugeben. Das Signal f_ref/R und das Signal f_VCO/N werden dem Phasenkomparator 205 eingegeben. Der Phasenkomparator 205 vergleicht die eingegebenen Signale f_ref/R und f_VCO/N, um basierend auf dem Frequenzfehler der Signale f_ref/R und f_VCO/N ein Ausgangssignal an die Ladepumpe 206 auszugeben. Basierend auf dem Fehler gibt die Ladepumpe 206 ein Ausgangssignal Iout aus. Das Ausgangssignal Iout wird durch das Tiefpassfilter 300 auf einen Spannungswert gewandelt, der die Spannung Vtune wird.
Der VCO 100 enthält allgemein einen spannungsgesteuerten Oszillator. Wenn die Steuerspannung Vtune an den spannungsgesteuerten Oszillator 100 eingegeben wird, gibt der spannungsgesteuerte Oszillator 100 ein Signal aus, das die Oszillationsfrequenz f_VCO aufweist und das basierend auf der angegebenen Steuerspannung Vtune wiederum an den SIG-Teiler 204 über den Puffer 203 eingegeben wird. Demzufolge kann die VCO-Frequenz f_VCO angepasst werden, indem die Steuerspannung Vtune gesteuert wird.
Hier erzeugt die PLL-Einheit 200 den Steuerstrom Iout so, dass die Frequenzen und die Phasen der eingegebenen Signale f_VCO/N und f_ref/R, die an den Phasenkomparator 205 eingegeben werden, gleich werden. Demzufolge kann die folgende Frequenzbeziehung bei dem Gleichgewichtszustand erhalten werden "f_VCO = N × f_ref/R".
Der Wert des Teilungsverhältnisses N des SIG-Teilers 204 wird durch ein Einstellsignal für das Frequenzteilungsverhältnis bestimmt, das extern an die PLL-Einheit 200 eingegeben wurde. Demzufolge kann das Ausgangssignal, das die gewünschte Frequenz f_VCO aufweist, erhalten werden, indem das Einstellsignal für das Frequenzteilungsverhältnis verändert wird.
Der spannungsgesteuerte Oszillator 100 und die PLL-Einheit 200, die in der 13 gezeigt sind, sind üblich auf einer Halbleitervorrichtung integriert. Die Halbleitervorrichtung weist eine Anzahl von Schaltungselementen auf, wie zum Beispiel Transistoren, Widerstände und Kondensatoren, wobei die Schaltungselemente so verbunden sind, dass die Halbleitervorrichtung die erforderlichen Schaltvorgänge und Schaltfunktionen verwirklicht.
Hauptsächlich gibt es hier vier Anforderungen für den spannungsgesteuerten Oszillator 100 und die PLL-Einheit 200: "hohe Integration", "geringes Rauschen", "Antwortvermögen mit hoher Geschwindigkeit" und "breitere Bandbreite".
"Hohe Integration" bedeutet, dass alle Schaltungen, die den spannungsgesteuerten Oszillator und die phasenverriegelte Schleife bilden, auf einer Halbleiterschaltungsvorrichtung integriert werden können. "Geringes Rauschen" bedeutet, dass die Anteile des Rauschens in dem Ausgangssignal VCO von dem spannungsgesteuerten Oszillator 100, das in Übereinstimmung mit dem Eingangssignal ausgegeben wurde, das von der PLL-Einheit 200 gesteuert wurde, verringert werden können. Dies wird durch das Verhältnis CN der Ausgabeleistung bestimmt, die die Ausgabeleistung des Anteils des Trägers zu der des Anteils des Rauschens anzeigt. "Antwortvermögen mit hoher Geschwindigkeit" bedeutet, dass die Antwortzeit, die erforderlich ist, um die ausgegebene Frequenz auf einen gewünschten Wert zu stabilisieren, nach der Bezugsfrequenz an den spannungsgesteuerten Oszillator eingegeben wird. "Breitere Bandbreite" bedeutet, dass die Bandbreite der VCO-Frequenz f_VCO des spannungsgesteuerten Oszillators 100 erhöht ist.
14 zeigt ein weiteres Beispiel eines herkömmlichen PLL-Frequenzsynthetisierers.
Der herkömmliche PLL-Frequenzsynthetisierer, der in der 14 gezeigt ist, weist eine Oszillatoreinheit (VCO-Einheit) 110, einen VCO-Selektor 120, eine Phasensteuerung (PLL-Einheit) 200A und eine Tiefpassfiltereinheit (LPF-Einheit) 300 auf.
Die VCO-Einheit 110 weist einen LC-Oszillator auf. Der LC-Oszillator weist einen Induktor (L) 111, einen variablen Kondensator Cv und eine negative Steilheit (-G) 113 auf, die miteinander parallel verbunden sind. Die Ausgangsfrequenz des spannungsgesteuerten Oszillators wird durch die Resonanzfrequenz des Induktors (L) 111 und des Kondensators Cv bestimmt. Der LC-Oszillator oszilliert bei der Resonanzfrequenz mit der Funktion der negativen Steilheit (-G) 113. Bei der VCO-Einheit 110 verändert sich der Wert der variablen Kapazität Cv, die eine Varaktordiode aufweist, kontinuierlich in Übereinstimmung mit der eingegebenen Steuerspannung Vcnt, dies verändert wiederum die Resonanzfrequenz der LC-Resonanzschaltung. Somit verändert sich die VCO-Frequenz f_VCO des spannungsgesteuerten Oszillators, und somit ist es möglich, kontinuierlich die ausgegebene Frequenz f_VCO der VCO-Einheit mit der Steuerspannung Vcnt zu verändern.
Weiterhin enthält die VCO-Einheit 110 m Festwertkondensatoren C0, C1, C2, ... und Cm-1, die mit dem variablen Kondensator 112 jeweils parallel über die Schalter S0, S1, S2, ... und Sm-1 verbunden sind. Indem die Schalter S0, S1, S2, ... und Sm-1 ausgewählt werden, kann die Resonanzfrequenz des LC-Oszillators diskret verändert werden, und somit ist die Ausgangsfrequenz der VCO-Einheit 110 diskret einstellbar.
15 zeigt die Beziehung zwischen der Steuerspannung und der Ausgangsfrequenz (Kennlinien Vcnt – f_VCO) der VCO-Einheit 110, die in der 14 gezeigt ist. Es ist gezeigt, dass sich die Ausgangsfrequenz f_VCO diskret ändert, indem die Festwertkondensatoren C0, C1, C2, ... und Cm-1 ausgewählt werden, und sie sich kontinuierlich mit dem variablen Kondensator (CV) 112 verändert. Somit wird eine Breitbandoszillation von f_VCO der VCO-Einheit 110 durch eine Kombination der diskreten Frequenzveränderungen, die von den Festwertkondensatoren C0, C1, C2, ... und Cm-1 abhängen, und der kontinuierlichen Frequenzveränderung verwirklicht, die von dem variablen Kondensator Cv abhängt.
Unter erneuten Bezug auf die 14 steuert die VCO-Selektoreinheit 120 jeweils Ein/Aus der Schalter S0, S1, S2,... und Sm-1 der Festwertkondensatoren C0, C1, C2, ... und Cm-1 der VCO-Einheit 110. Die eingegebenen Signale an die VCO-Selektoreinheit 120 sind ein Signal fCLK, das erhalten wurde, indem die VCO-Frequenz f_VCO durch den Vorteiler (PSC) 221 des N-Teilers 220 geteilt wurde, und ein Signal ENCLK, das erhalten wurde, indem das Bezugssignal durch den R-Teiler 210 geteilt wurde.
Das Signal fCLK ist ein Arbeitstakt des Zählers 121. Die aktive Periode des Zählers 121 wird durch das Signal ENCLK bestimmt. Der Zähler 121 zählt das Signal fCLK während einer Periode auf, die durch das Signal ENCLK vorgesehen ist. Die Zählung M' des Zählers 121 wird durch die Periode bestimmt, die durch das Signal ENCLK und die Frequenz fCLK vorgesehen ist. Die Zählung M' wird dann an die Berechnungsschaltung 122 übertragen.
Die Berechnungsschaltung 122 berechnet die Zähldifferenz M-M', wobei M die Zählung ist, die der erforderten Frequenz entspricht, und M' die Zählung des Zählers 121 ist, und vergleicht die Zähldifferenz M-M' mit dem vorbestimmten Konvergenzbereich ΔM.
Für den Fall, dass M-M' < ΔM ist, wird das Verfahren für die VCO-Auswahl beendet. Für den Fall, dass allerdings M-M' > ΔM ist, wird beurteilt, ob die VCO-Frequenz f_VCO höher oder niedriger als die erforderte Frequenz ist, und das Auswahlsignal VCOSEL[m-1:0] wird so verändert, dass sich die VCO-Frequenz f_VCO der erforderten Frequenz annähert. Damit werden über den Decodierer 123 einige der Steuersignale vcosel<0>, vcosel<1>, vcosel<2>, ... und vcosel<m-1> erzeugt, um die Schalter S0, S1, S2, ... und Sm-1 zu steuern und das Ein/Aus der Festwertkondensatoren C0, C1, C2, ... und Cm-1 zu bestimmen.
Die PLL-Einheit 200A weist einen R-Teiler 210, der das Signal fr ausgibt, das erhalten wurde, indem das Bezugssignal f_ref durch R geteilt wurde, einen N-Teiler 220, der das Signal fn ausgibt, das erhalten wurde, indem die VCO-Frequenz f_VCO der VCO-Einheit 110 durch N geteilt wurde, einen Phasenkomparator 230, der die Phase des Signals fr mit der des Signals fn vergleicht, und eine Ladepumpe 240 auf, die den Ausgangsstrom Iout basierend auf dem Phasenfehler erzeugt, der durch den Phasenvergleich des Phasenkomparators 230 erhalten wurde. Der Ausgabestrom Iout der Ladepumpe 240 wird auf die Steuerspannung Vcnt über den Tiefpassfilter 300 umgewandelt.
Der N-Teiler 220 weist einen Vorteiler (PSC) 221 und einen N/A-Zähler 222 auf. Der Vorteiler 221 empfangt die VCO-Frequenz f_VCO von der VCO-Einheit 110, teilt die VCO-Frequenz f_VCO durch den konstanten Wert P und erzeugt ein P-geteiltes Signal fpsc. Der N/A-Zähler teilt das P-geteilte Signal fpsc durch den konstanten Wert N' und erzeugt ein N-geteiltes Signal fn (= f_VCO/PN').
Der Betrieb des PLL-Frequenzsynthetisierers, der in der 14 gezeigt ist, wird erklärt.
A. Verfahren der diskreten Anpassung für die VCO-Frequenz f_VCO
Das Verfahren der diskreten Anpassung kann erhalten werden, indem die VCO-Einheit 110 mit der VCO-Selektoreinheit 120 gesteuert wird. Die VCO-Selektoreinheit 120 wählt einige der Festwertkondensatoren C0, C1, C2, ... und Cm-1 aus, die mit der Steuerspannung Vcnt verbunden werden sollen, damit die VCO-Einheit 110 auf der konstanten Spannung gehalten wird. Zu der Zeit wird das Auswahlsignal VCOSEL[m-1:0] so ausgewählt, dass sich die VCO-Frequenz f_VCO am nächsten zu der erforderten Frequenz nähert. Der Phasenkomparator 230 und die Ladepumpe 240 der PLL-Einheit 200A werden zu der Zeit nicht betrieben. Weiterhin kann die VCO-Frequenz f_VCO nicht vollständig mit der erforderten Frequenz abgeglichen werden, weil sich die VCO-Frequenz f_VCO diskret verändert.
B. Verfahren der kontinuierlichen Anpassung für die VCO-Frequenz f_VCO
Das Verfahren der kontinuierlichen Anpassung für die VCO-Frequenz f_VCO kann durch das Auswahlsignal CF[m-1:0] der PLL-Einheit 200A an die VCO-Einheit 110 erhalten werden. Wenn das Verfahren der diskreten Anpassung für die VCO-Frequenz f_VCO beendet ist, wird das Auswahlsignal VCOSEL[m-1:0] bei dem endgültigen Ergebnis festgestellt und wird der Betrieb der VCO-Selektoreinheit 120 beendet. Dann wird die Steuerspannung Vcnt an die VCO-Einheit 110 von der vorhergehenden festen Spannung freigegeben. Dann wird der Betrieb des Phasenkomparators 230 und der Ladepumpe 240 der PLL-Einheit 200A gestartet. Somit wird die Steuerspannung Vcnt durch die PLL-Einheit 200A so gesteuert, dass sich die VCO-Frequenz f_VCO kontinuierlich verändert. Da sich bei diesem Verfahren die VCO-Frequenz f_VCO kontinuierlich verändert, kann die VCO-Frequenz f_VCO vollständig mit der erforderten Frequenz abgeglichen werden.
In der japanischen Offenlegungsschrift 2001-339301 ist offenbart, dass der Frequenzsynthetisierer einen Vorteiler und einen Zähler, der ein Frequenzteilungssignal von einer Ausgabe des spannungsgesteuerten Oszillators ausgibt, einen Bezugsfrequenzteiler, der die Frequenz einer Quelle des Bezugssignals frequenzteilt, ein Mittel der Frequenzanpassung, das einen Frequenzfehler eines Ausgangssignals zwischen dem Zähler und dem Bezugsfrequenzteiler erfasst und das die Ausgabe eines Signals an den Schaltkondensator oder den Widerstand einer Resonanzschaltung des spannungsgesteuerten Oszillators in Abhängigkeit von dem Ergebnis der Erfassung bereitstellt, und ein Steuermittel der Vorspannung aufweist, das eine optische Spannung V1 an den Anschluss der Steuerspannung des spannungsgesteuerten Oszillators bei dem Betrieb des Mittels der Frequenzanpassung anlegt, um das Ausgangssignal einer Ladepumpe auf einen Zustand hoher Impedanz zu bringen. In der Veröffentlichung ist beschrieben, dass der phasengesteuerte Oszillator bei einer gewünschten Frequenz phasenverriegelt ist, weil die Resonanzfrequenz der Resonanzschaltung in Antwort auf die tatsächliche Oszillationsfrequenz des spannungsgesteuerten Oszillators verändert wird, und dass der spannungsge steuerte Oszillator mit geringen Kosten miniaturisiert werden kann, da der spannungsgesteuerte Oszillator als eine integrierte Schaltung integriert werden kann.
In der japanischen Offenlegungsschrift 2003-152535 ist offenbart, dass ein spannungsgesteuerter Oszillator, der die PLL-Schaltung bildet, ausgestaltet ist, einen Betrieb in einer Vielzahl von Bändern zu ermöglichen. Bei dem Zustand, bei dem die Steuerspannung der Oszillationsschaltung des spannungsgesteuerten Oszillators auf einen vorbestimmten Wert festgesetzt ist, werden die Oszillationsfrequenzen der Oszillationsschaltung in den entsprechenden Bändern gemessen, um sie in einer Speicherschaltung zu speichern. Indem beim Betrieb der PLL-Schaltung die gespeicherten Werte der Frequenzmessung mit den eingestellten Werten für die Zuweisung des gegebenen Bandes verglichen werden, wird dann das Band, das tatsächlich in der Oszillationsschaltung verwendet wird, aus dem Ergebnis des Vergleichs bestimmt.
In der japanischen Offenlegungsschrift 2003-264461 ist offenbart, dass bei einem Frequenzsynthetisierer, der einen spannungsgesteuerten Oszillator aufweist, der eine Anzahl an Frequenzbändern mit Steuersignalen CSW1 bis 4 auswählen kann, die Steuerspannung Vt des spannungsgesteuerten Oszillators auf eine konstante Spannung V2 fixiert ist, wenn Strom angelegt wird, wobei die Steuersignale CSW1 bis 4 mit festen Zeitintervallen basierend auf einer Bezugsfrequenz variiert werden, wobei die Oszillationsfrequenzen bei den entsprechenden Frequenzbändern bei Vt = V2 von einem Zähler erfasst werden und in einem Speicher gespeichert werden. Die Werte von CSW1 bis 4 werden bestimmt, indem die Daten des Teilungsverhältnisses in Frequenzdaten mit einer Umwandlungsschaltung umgewandelt werden und die sich daraus ergebenden Frequenzdaten mit einem Wert des Registers verglichen werden, wenn die Daten des Teilungsverhältnisses eingegeben werden.
In der japanischen Offenlegungsschrift 2003-318732 ist offenbart, dass eine Oszillationsschaltung (VCO), die die PLL-Schaltung aufweist, ausgestaltet ist, um in mehreren Bändern arbeiten zu können. Eine Steuerspannung (Vc) der Oszillationsschaltung wird auf einen vorbestimmten Wert (V DC) fixiert und die Oszillationsfrequenz der Oszilla tionsschaltung in jedem der Bänder wird gemessen und in einer Speicherschaltung gespeichert. Ein Setzwert zum Bestimmen des Bandes, der während des Betriebs der phasenverriegelten Schleife gegeben wird, und der gemessene Wert der Frequenz, der auf diese Weise gespeichert wurde, werden verglichen und das Band, das tatsächlich in der Oszillationsschaltung verwendet werden soll, wird durch das Ergebnis des Vergleichs bestimmt. Auch wird die Frequenzdifferenz zwischen der maximalen Frequenz des ausgewählten Bandes und der eingestellten Frequenz gefunden und wird eine Steuerspannung, die am nächsten zu der eingestellte Frequenz ist, aus der Frequenzdifferenz bei dem variablen Bereich der Frequenz des ausgewählten Bandes bestimmt. Die Steuerspannung wird an die Oszillationsschaltung angelegt, um deren Oszillationsbetrieb zu starten, und dann wird die PLL-Schleife geschlossen und verriegelt.
Wie bei dem herkömmlichen PLL-Frequenzsynthetisierer, der in der 14 gezeigt ist, erhöhen sich die sich wiederholenden Zeiten eines Schrittes zur Erfassung eines Wertes des Auswahlsignals VCOSEL[m-1:0], durch das bei dem Verfahren der diskreten Anpassung die gewünschte VCO-Frequenz f_VCO erhalten wird, proportional zu der Anzahl der Festwertkondensatoren, die in der VCO-Einheit 110 enthalten sind. Wenn die VCO-Einheit 110 viele Festwertkondensatoren aufweist, sind somit lange Zeiten notwendig, um das endgültige objektive Auswahlsignal VCOSEL[m-1:0] zu erfassen, so dass die Anforderungen "Antwortvermögen mit hoher Geschwindigkeit" und "breitere Bandbreite" für die VCO-Einheit und die PLL-Einheit nicht erfüllt werden können.
Dies bedeutet, dass, um die Anforderung "breitere Bandbreite" zu verwirklichen, es notwendig ist, die Anzahl der Festwertkondensatoren C0, C1, C2, ..., Cm-1 zu erhöhen, die in der 14 gezeigt sind. Allerdings bedeutet eine Erhöhung der Anzahl der Festwertkondensatoren eine Erhöhung des Bereichs des Auswahlsignals VCOSEL[m-1:0], das in der 16 gezeigt ist. Unter der Annahme, dass das Auswahlsignal VCOSEL[m-1:0] in binären Werten ausgedrückt wird, wird der Bereich des Wertes des Auswahlsignals 0 bis 2^m – 1. Wenn zum Beispiel die Anzahl der Festwertkondensatoren 10 beträgt, wird das Auswahlsignal VCOSEL[m-1:0] in binären Werten mit 10 Bit dargestellt, der Bereich des Wertes des Auswahlsignals wird somit 0 bis 1023.
Wie bei dem PLL-Frequenzsynthetisierer, der in der 14 gezeigt ist, wird das Verfahren der diskreten Anpassung für die VCO-Frequenz f_VCO durch die VCO-Selektoreinheit 120 gesteuert. In diesem Fall wird zuerst die Konvergenzprüfung der VCO-Frequenz f_VCO bei einem bestimmten Punkt mit einem erwarteten Wert durchgeführt. Wenn die VCO-Frequenz f_VCO bei dem Punkt nicht den Konvergenzbereich erfüllt, wird eine binäre Prüfung durchgeführt, bei der beurteilt wird, ob die Frequenz f_VCO höher (oder niedriger) als der erwartete Wert ist. Dann wird basierend auf der binären Prüfung das Auswahlsignal VCOSEL[m-1:0] um 1 verändert. Dann wird die Konvergenzprüfung wieder durchgeführt. Bis die Frequenz f_VCO den Konvergenzbereich erfüllt, werden diese Schritte wiederholt.
Für den Fall, dass die Anzahl der Festwertkondensatoren 10 beträgt und dass das Auswahlsignal VCOSEL[m-1:0] in binären Werten mit 10 Bit ausgedrückt wird, wie oben beschrieben ist, wird die Konvergenzprüfung höchstens 1023-mal wiederholt, wenn der Anfangswert des Auswahlsignals VCOSEL[m-1:0] "0" ist. Selbst wenn der Anfangswert des Auswahlsignals VCOSEL[m-1:0] auf "511" eingestellt ist, um die Anzahl der Konvergenzprüfungen zu verringern, wird die Prüfung höchstens 512-mal durchgeführt.
Demzufolge tritt bei dem herkömmlichen PLL-Frequenzsynthetisierer das Problem auf, dass die Anforderungen "Antwortvermögen mit hoher Geschwindigkeit" und "breitere Bandbreite" inkompatibel sind, da die Zeit, die für das Verfahren der diskreten Anpassung für die VCO-Frequenz f_VCO erforderlich ist, proportional mit der "breiteren Bandbreite" anwächst.
Zusätzlich ist es für die Verfahren, die in den oben erwähnten Schriften beschrieben wurden, schwierig, die Anforderungen "Antwortvermögen mit hoher Geschwindigkeit" und "breitere Bandbreite" zu der gleichen Zeit zu verwirklichen.
Ein PLL-Frequenzsynthetisierer nach dem Oberbegriff von Anspruch 1 ist in US 2003/0224749A1 offenbart .
US 6563387 B2 offenbart einen PLL-Frequenzsynthetisierer, der eine Beurteilungseinheit aufweist, die einen einzelnen Puls ausgibt, um ein Steuermittel der Vorspannung zu steuern. Wenn ein Kalibrationsverfahren beendet ist, verändert die Beurteilungseinheit den Zustand eines Signals, das die Beendigung des Kalibrationsverfahrens anzeigt.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung wurde hinsichtlich der oben genannten Umstände gemacht und eine ihrer Aufgaben ist es, einen PLL-Frequenzsynthetisierer und ein Verfahren der automatischen Auswahl der Frequenz bereitzustellen, um gleichzeitig eine breitere Bandbreite und ein Antwortvermögen mit hoher Geschwindigkeit zu verwirklichen.
Diese Aufgabe wird durch einen PLL-Frequenzsynthetisierer nach dem Anspruch 1 gelöst. Die abhängigen Ansprüche beziehen sich auf Weiterentwicklungen der Erfindung.
Da nach der vorliegenden Erfindung die Genauigkeit der Beurteilung extern eingestellt werden kann, kann die Anzahl der Wiederholungszeiten für die Konvergenz verringert werden. Somit kann nach der vorliegenden Erfindung die Anzahl der Wiederholungszeiten für die Konvergenz bei dem Verfahren der digitalen Abstimmung verringert werden, so dass die zwei Anforderungen, die für den PLL-Frequenzsynthetisierer erforderlich sind, "Antwortvermögen mit hoher Geschwindigkeit" und "breitere Bandbreite" mit der kürzesten Konvergenzzeit kompatibel sein können.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Diese und weitere Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen offensichtlicher, bei denen:
1 ein Blockschaltbild eines PLL-Frequenzsynthetisierers des ersten Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
2 eine detaillierte Struktur der VCO-Einheit des Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
3 eine Beziehung zwischen dem Auswahlsignal CF[m-1:0] und der VCO-Frequenz des Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
4 eine Beziehung zwischen der Steuerspannung Vtune und der VCO-Frequenz in der VCO-Einheit des Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
5A und 5B Flussdiagramme des Betriebs des PLL-Frequenzsynthetisierers des Ausführungsbeispiels nach der vorliegenden Erfindung zeigen;
6 den Betrieb des ersten Zählers und des zweiten Zählers des Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
7 die Beziehung zwischen der Genauigkeit der Beurteilung und der Zeit zeigt, die für die Beurteilung erforderlich ist;
8 die Beziehung zwischen dem Auswahlsignal CF[m-1:0] und der VCO-Oszillationsfrequenz zeigt, wenn der Betrag der Variationen berücksichtigt wird, der beim Herstellen des PLL-Frequenzsynthetisierers erzeugt wird;
9 ein Blockschaltbild eines PLL-Frequenzsynthetisierers des zweiten Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
10 ein Flussdiagramm des Betriebs des PLL-Frequenzsynthetisierers des Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
11 ein Flussdiagramm des Betriebs des PLL-Frequenzsynthetisierers des Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
12 die Beziehung zwischen dem Auswahlsignal CF[m-1:0] der VCO-Einheit und der VCO-Frequenz f_VCO und die interne ideale Gleichung des Ausführungsbeispiels nach der vorliegenden Erfindung zeigt;
13 ein Beispiel eines herkömmlichen PLL-Frequenzsynthetisierers zeigt;
14 ein weiteres Beispiel eines herkömmlichen PLL-Frequenzsynthetisierers zeigt;
15 eine Beziehung zwischen der Steuerspannung und der Ausgabefrequenz (Vcnt – f_VCO-Kennlinien) der VCO-Einheit zeigt, die in der 14 gezeigt ist; und
16 eine Beziehung zwischen dem Auswahlsignal VCOSEL[m-1:0] und der Oszillationsfrequenz f_VCO zeigt.
DETAILLIERTE BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
Erstes Ausführungsbeispiel
1 zeigt ein Blockschaltbild eines PLL-Frequenzsynthetisierers des ersten Ausführungsbeispiels nach der vorliegenden Erfindung.
Wie in der 1 gezeigt ist, weist der PLL-Frequenzsynthetisierer des Ausführungsbeispiels eine Oszillatoreinheit 1 (VCO-Einheit), eine Phasensteuereinheit 2 (PLL-Einheit), eine Steuereinheit 3 der digitalen Abstimmung, eine Tiefpassfiltereinheit 4 (LPF-Einheit), eine Vorspannungsschaltung 5 und eine Schaltschaltung 6 auf.
Die VCO-Einheit 1 weist eine LC-Tankschaltung 11, eine Gruppe von Festwertkondensatoren 12 und eine Oszillatorschaltung 13 auf.
2 zeigt eine detaillierte Struktur der VCO-Einheit 1, die in der 1 gezeigt ist. Die LC-Tankschaltung 11 weist einen Induktor L und zwei variable Kondensatoren Cv auf, die jeweils eine Varaktordiode enthalten, wobei die variablen Kondensatoren Cv miteinander in Reihe geschaltet sind und der Induktor L parallel zu den variablen Kondensatoren Cv geschaltet ist. Somit wird die parallele Resonanzschaltung gebildet. Hier weist die VCO-Einheit 1 zwei Gruppen an Festwertkondensatoren 12 auf, die jeweils eine Anzahl an Festwertkondensatoren C0, C1, C2, ... und Cm-1 aufweisen. Jeder der Festwertkondensatoren C0, C1, C2, ... und Cm-1 wird wirksam, wenn er mit der Schaltung geerdet wird, mit der er verbunden ist. Jede der Schaltungen wird durch ein Auswahlsignal CF[m-1:0] ein-/ausgeschaltet. Die Oszillationsschaltung 13 weist eine negative Steilheit (-G) auf und oszilliert mit einer Frequenz f_VCO _, die durch die LC-Tankschaltung 11 und einige der Festwertkondensatoren C0, C1, C2, ... und Cm-1 bestimmt wird, die aus der Gruppe der Festwertkondensatoren 12 ausgewählt wurden.
Es wird erneut die 1 betrachtet, die PLL-Einheit 2 weist einen Puffer 21, einen Teiler 22 der Bezugsfrequenz (REF-Teiler), einen Puffer 23, einen Teiler 24 des Oszillationssignals (SIG-Teiler), einen Phasenkomparator 25 und eine Ladepumpe 26 auf.
Der Puffer 21 puffert das Signal mit einer Bezugsfrequenz f_ref (Bezugssignal f_ref), das von einer Quelle 7 des Bezugssignals ausgegeben wurde, und gibt es an den REF-Teiler 22 aus. Der REF-Teiler 22 teilt das Bezugssignal f_ref durch R und gibt das R-geteilte Signal f_ref/R aus.
Der Puffer 23 puffert die VCO-Frequenz f_VCO, die von der VCO-Einheit 1 ausgegeben wurde, und gibt sie an den SIG-Teiler 24 aus.
Der SIG-Teiler 24 weist einen Vorteiler 24a und einen NA-Zähler 24b auf. Der Vorteiler 24a teilt das Oszillationssignal f_VCO, das von dem Puffer 23 ausgegeben wurde, durch P und gibt das P-geteilte Signal f_VCO/P aus. Der NA-Zähler 24b weist einen Zweistufenzähler auf und teilt das Oszillationssignal f_VCO durch N, um das N-geteilte Signal f_VCO/N auszugeben.
Der Phasenkomparator 25 vergleicht die Frequenz und die Phase des R-geteilten Signals f_ref/R, das von dem REF-Teiler 22 ausgegeben wurde, mit denen des N-geteilten Signals f_VCO/N, das von dem NA-Zähler 24b des SIG-Teilers 24 ausgegeben wurde, um deren Fehlerkomponente auszugeben. Basierend auf der Fehlerkomponente des Ergebnisses, das von dem Phasenkomparator 25 erhalten wurde, erzeugt die Ladepumpe 26 einen Ausgabestrom Iout.
Die Steuereinheit der digitalen Abstimmung (oder die Steuereinheit der Festwertkondensatoren) 3 weist einen ersten Zähler 31, einen zweiten Zähler 32, einen Komparator 33, eine erste Berechnungsschaltung 34 und eine zweite Berechnungsschaltung 35 auf.
Der erste Zähler 31 zählt die Zyklen des R-geteilten Signals f_ref/R, das von dem REF-Teiler 22 ausgegeben wurde. Der erste Zähler 31 gibt das Ausgabesignal trig aus, das auf "Hoch" eingestellt ist, bis der Zählwert "n" wird, und gibt das Ausgabesignal trig aus, das auf "Niedrig" eingestellt ist, wenn der Zählwert "n" erreicht. Der Zählwert "n" ist ein Variablenwert, der basierend auf der Genauigkeit der Beurteilung, die durch ein externes Signal vorgegeben wurde, von der ersten Berechnungsschaltung 34 gesetzt wird.
Der zweite Zähler 32 zählt die Zyklen des P-geteilten Signals f_VCO/P, während das Ausgabesignal trig, das von dem ersten Zähler 31 ausgegeben wurde, auf "Hoch" gesetzt ist, und gibt das gezählte Ergebnis "q" an den Komparator 33 aus.
Die erste Berechnungsschaltung 34 steuert den gesamten Betrieb der Steuereinheit 3 der digitalen Abstimmung. Die erste Berechnungsschaltung 34 gibt ein Einstellsignal für das Frequenzteilungsverhältnis (oder ein Kanalauswahlsignal), einen vorbestimmten Konvergenzbereich und eine Genauigkeit der Beurteilung als externe Signale ein. Zusätzlich gibt die erste Berechnungsschaltung 34 eine Ausgabe "Error" von dem Komparator 33 ein. Die erste Berechnungsschaltung 34 gibt einen berechneten Wert q_cal' an den Komparator 33 aus.
Basierend auf einer internen Gleichung und dem Einstellsignal für das Frequenzteilungsverhältnis berechnet die erste Berechnungsschaltung 34 einen Anfangswert "CF_0" des Auswahlsignals CF[m-1:0] für die Schaltungen der Festwertkondensatoren der VCO-Einheit 1. Weiterhin gibt die erste Berechnungsschaltung 34 ein Beendigungssignal aus, um das Verfahren der digitalen Abstimmung zu beenden, indem die Ausgabe "Error" von dem Komparator 33 mit dem vorbestimmten Konvergenzbereich verglichen wird. Weiterhin gibt die erste Berechnungsschaltung 34 die Teilungszahl R für den REF-Teiler 22, die Teilungszahl N für den SIG-Teiler 24 und die Teilungszahl P für den Vorteiler 24a aus.
Der Komparator 33 vergleicht das Zählergebnis "q", das von dem zweiten Zähler 32 ausgegeben wurde, mit dem berechneten Wert q_cal', um den Differenzialoperator als die Ausgabe "Error" auszugeben.
Basierend auf der Ausgabe "Error" von dem Komparator 33 korrigiert die zweite Berechnungsschaltung 35 das Auswahlsignal CF[m-1:0], um den korrigierten Wert an die Gruppe der Festwertkondensatoren 12 der VCO-Einheit 1 auszugeben.
Die Vorspannungsschaltung 5 gibt eine Bezugsspannung als eine Spannung der Vorspannung aus. Die Schaltschaltung 6 enthält einen Schalter, um selektiv die LPF-Einheit 4 mit der Vorspannungsschaltung 5 oder der Ladepumpe 26 zu verbinden. Die Schaltschaltung 6 verbindet die LPF-Einheit 4 mit der Vorspannungsschaltung 5 bei dem Verfahren der digitalen Abstimmung und sie verbindet die LPF-Einheit 4 mit der Ladepumpe 26 bei dem Verfahren der analogen Abstimmung.
Die LPF-Einheit 4 enthält passive Schaltungen, wie zum Beispiel Kondensatoren (C) und Widerstände (R). Die LPF-Einheit 4 gibt die Ausgabespannung, die von der Vorspannungsschaltung 5 ausgegeben wurde, so wie sie ist bei dem Verfahren der digitalen Abstimmung aus und wandelt den Ausgabestrom, der von der Ladepumpe 26 ausgegeben wurde, bei dem Verfahren der analogen Abstimmung auf die Spannung um, indem der Ausgabestrom an die Kondensatoren in der LPF-Einheit 4 geladen oder entladen wird.
Der Betrieb des PLL-Frequenzsynthetisierers bei diesem Ausführungsbeispiel wird unter Bezug auf die 3 und die 4 erklärt.
Der Betrieb des PLL-Frequenzsynthetisierers in diesem Ausführungsbeispiel weist zwei Verfahren auf, das Verfahren der digitalen Abstimmung und das Verfahren der analogen Abstimmung, wobei diese Verfahren in dieser Reihenfolge durchgeführt werden. Obwohl es nicht in der Zeichnung beschrieben ist, weist der PLL-Frequenzsynthetisierer eine Steuereinheit auf, die den Betrieb der Komponenten des PLL-Frequenzsyntheti sierers so steuert, dass das Verfahren der digitalen Abstimmung und das Verfahren der analogen Abstimmung in dieser Reihenfolge durchgeführt werden.
3 zeigt eine Beziehung zwischen dem Auswahlsignal CF[m-1:0] und der VCO-Frequenz f_VCO. Bei dem Verfahren der digitalen Abstimmung kann mit der Veränderung des Auswahlsignals CF[m-1:0] die VCO-Frequenz f_VCO diskret verändert werden. Bei dem Verfahren wird der Betrieb des Phasenkomparators 25 und der Ladepumpe 26 der PLL-Einheit 2 angehalten und verbindet die Schaltschaltung 6 die LPF-Einheit 4 mit der Vorspannungsschaltung 5. Demzufolge ist die Steuerspannung Vtune der VCO-Einheit 1 auf eine vorbestimmte Spannung der Vorspannung fixiert, die von der Vorspannungsschaltung 5 ausgegeben wurde.
Dies bedeutet, dass die VCO-Frequenz f_VCO nur durch das Auswahlsignal CF[m-1:0] gesteuert wird, daher steuert die Steuereinheit der digitalen Abstimmung die VCO-Frequenz f_VCO. Das Auswahlsignal CF[m-1:0] weist eine Anzahl an Bits auf, wobei die Zahl der Bits gleich der Zahl der Festwertkondensatoren ist. Die Kombination der Festwertkondensatoren wird durch den Wert der entsprechenden Bits des Auswahlsignals CF[m-1:0] bestimmt, und das Auswahlsignal CF[m-1:0] wird so bestimmt, dass die diskreten Veränderungen der VCO-Frequenz f_VCO nahezu gleiche Intervalle aufweisen.
4 zeigt eine Beziehung zwischen der Steuerspannung Vtune und der VCO-Frequenz f_VCO in der VCO-Einheit 1.
Bei dem Verfahren der analogen Bestimmung wird die VCO-Frequenz f_VCO verändert, indem die Steuerspannung Vtune verändert wird. Bei dem Verfahren wird der Betrieb der Steuereinheit 3 der digitalen Abstimmung angehalten, wobei das Auswahlsignal CF[m-1:0] gehalten wird, das bei dem endgültigen Verfahren der digitalen Abstimmung fixiert wurde. Die Schaltschaltung 6 verbindet die LPF-Einheit 4 mit der Ladepumpe 26. Zu der Zeit wird der Betrieb des Phasenkomparators 25 und der Ladepumpe 26 gestartet, die bei dem Verfahren der digitalen Abstimmung beendet worden sind. Dies bedeutet, dass die VCO-Frequenz f_VCO nur von der Steuerspannung Vtune gesteuert wird, somit steuert die PLL-Einheit 2 die VCO-Frequenz f_VCO.
Der Betrieb des PLL-Frequenzsynthetisierers in diesem Ausführungsbeispiel wird detaillierter unter Bezug auf die 5A und 5B beschrieben. Die 5A und 5B zeigen Flussdiagramme des Betriebs des PLL-Frequenzsynthetisierers.
A. Verfahren der digitalen Abstimmung

– Dateneingabe (Schritt S101)

Das Einstellsignal für das Frequenzteilungsverhältnis wird an die PLL-Einheit 2 und an die Steuereinheit 3 der digitalen Abstimmung eingegeben. Der vorbestimmte Konvergenzbereich und die Genauigkeit der Beurteilung werden auch an die Steuereinheit 3 der digitalen Abstimmung eingegeben.

– Berechnung des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" durch die erste Berechnungsschaltung 34 (Schritt S102)

Das Einstellsignal für das Frequenzteilungsverhältnis, der vorbestimmte Konvergenzbereich und die Genauigkeit der Beurteilung werden an die erste Berechnungsschaltung 34 eingegeben, und zwei Parameter einschließlich des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" werden berechnet. Die Gleichungen (4) und (6), die nachfolgend beschrieben werden, werden jeweils für die Berechnung des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" verwendet.

– Schalten der Veränderung der Schaltschaltung 6 und Anhalten des Betriebs des Phasenkomparators 25 und der Ladepumpe 26 (Schritt S103)

Der Eingang der Schaltschaltung 6 wird mit der Vorspannungsschaltung 5 verbunden und der Betrieb des Phasenkomparators 25 und der Ladepumpe 26 der PLL-Einheit 2 wird so angehalten, dass die Ausgabe Iout der PLL-Einheit 2 nicht an die Schaltschaltung 6 eingegeben wird.

– Einstellen der Wiederholungszahl "k" für die Beurteilung auf "0" (Schritt S104)

Die Wiederholungszahl "k" für die Beurteilung wird auf "0" eingestellt.

– Rückstellen des ersten Zählers 31 und des zweiten Zählers 32 (Schritt S105)

Die internen Zählwerte in dem ersten Zähler 31 und dem zweiten Zähler 32 werden auf "0" gestellt.

– Beurteilen ob "k" = 0 ist (Schritt S106)

Es wird beurteilt, ob die Wiederholungszahl "k" gleich Null ist oder nicht. Wenn die Wiederholungszahl "k" "0" ist (Ja in dem Schritt S106), wird der nächste Schritt S108 sein, wie in der 5B gezeigt ist. Wenn die Wiederholungszahl "k" nicht "0" ist (Nein im Schritt S106), wird der nächste Schritt Schritt S107 sein.

– Korrektur von CF[m-1:0] durch die zweite Berechnungsschaltung 35 (Verfahren zur Korrektur von f_VCO (Schritt S107)

Das Auswahlsignal CF[m-1:0], das in dem nächsten Schritt gesetzt werden soll, wird von der zweiten Berechnungsschaltung 35 basierend auf dem aktuellen Auswahlsignal CF[m-1:0] und der Ausgabe "Error" von dem Komparator 33 berechnet. Die Gleichung für die Korrektur von CF[m-1:0] ist als Gleichung (8) gezeigt, die hier später beschrieben werden wird.

– Das aktuelle Auswahlsignal CF[m-1:0] wird an die Gruppe der Festwertkondensatoren eingegeben, um die VCO-Frequenz f_VCO zu bestimmen (Schritt S108)

Das aktuelle Auswahlsignal CF[m-1:0] wird an die Gruppe der Festwertkondensatoren 12 der VCO-Einheit 1 eingegeben, um die VCO-Frequenz f_VCO zu verändern.

– Teilen der VCO-Frequenz f_VCO durch den Vorteiler 24a und Eingeben des Signals f_VCO/P an den zweiten Zähler 32 (Schritt S109)

Die VCO-Frequenz f_VCO, die in dem Schritt S108 bestimmt wurde, wird an den Vorteiler 24a der PLL-Einheit 2 eingegeben. Dann wird das geteilte Signal "f_VCO/P", das durch den Vorteiler 24a geteilt wurde, an den NA-Zähler 24b eingegeben.

– Der zweite Zähler 32 zählt das Signal f_VCO/P auf, während die Ausgabe "trig", die von dem ersten Zähler 32 ausgegeben wurde, auf "Hoch" gesetzt ist (Verfahren zur Erfassung von f_VCO) (Schritt S110)

Das Ausgabesignal "trig" von dem ersten Zähler 31 wird auf "Hoch" gehalten, bis der Zählwert des ersten Zählers 31 "n" wird, der in dem ersten Zähler 31 gesetzt wurde. Der zweite Zähler 32 zählt das P-geteilte Signal "f_VCO/P" während der Zeitdauer auf, bei der das Ausgabesignal "trig" auf "Hoch" gesetzt ist. Das gezählte Ergebnis "q", das von dem zweiten Zähler 32 gezählt wurde, wird an den Komparator 33 ausgegeben.

– Der Komparator 33 gibt den Differenzialoperator zwischen dem gezählten Ergebnis "q" von dem zweiten Zähler 32 und dem berechneten Wert "q_cal'" von der ersten Berechnungsschaltung 34 als die Ausgabe "Error" aus (Verfahren zur Beurteilung von f_VCO) (Schritt S111)

Der Komparator 33 vergleicht den berechneten Wert "q_cal'", der in dem Schritt S102 erhalten wurde, und den gezählten Wert "q", der in dem Schritt S110 erhalten wurde, um den Differenzialoperator dazwischen zu erhalten, und er gibt das Ergebnis als die Ausgabe "Error" an die zweite Berechnungsschaltung 35 aus.

– Setzen von k = k + 1 (Schritt S112)

"1" wird zu der Wiederholungszahl "k" addiert.

– Beurteilen ob die Ausgabe "Error" sich innerhalb eines vorbestimmten Konvergenzbereichs befindet (Schritt S113)

Die Ausgabe "Error", die in dem Schritt S111 erhalten wurde, wird mit dem vorbestimmten Konvergenzbereich verglichen, der in dem Schritt S102 gesetzt wurde. Wenn sich die Ausgabe "Error" innerhalb der Bedingung befindet (Ja im Schritt S113), wird der nächste Schritt der Schritt S114 sein. Wenn sich die Ausgabe "Error" nicht innerhalb der Bedingung befindet (Nein im Schritt S113), wird der nächste Schritt der Schritt S105 sein.

– Verfahren der digitalen Abstimmung ist beendet, wobei das gesetzte Auswahlsignal CF[m-1:0] gehalten wird (Schritt S114)

Das Verfahren der digitalen Abstimmung ist beendet, wobei das aktuelle Auswahlsignal CF[m-1:0] gehalten wird. Dann wird der nächste Schritt der Schritt S115 sein und das Verfahren der analogen Abstimmung wird gestartet.
B. Verfahren der analogen Abstimmung

– Schalten der Veränderung der Schaltschaltung 6 und Starten des Betriebs des Phasenkomparators 25 und der Ladepumpe 26 (Schritt S115)

Der Eingang der Schaltschaltung 6 wird mit der Ladepumpe 6 verbunden, und der Betrieb des Phasenkomparators 25 und der Ladepumpe 26, die während der Bearbeitung der digitalen Abstimmung angehalten worden sind, wird gestartet.

– Starten des Verfahrens der analogen Abstimmung (wobei die f_VCO durch die PLL-Einheit 2 gesteuert wird) (Schritt S116)

Die PLL-Einheit 2 verändert die Steuerspannung Vtune der VCO-Einheit 1, um die VCO-Frequenz f_VCO auf die Frequenz konvergieren zu lassen, die als das Einstellsignal für das Frequenzteilungsverhältnis vorgesehen wurde, das in dem Schritt S101 eingegeben wurde. Das gesamte Verfahren ist beendet, wenn die VCO-Frequenz f_VCO konvergiert.
Als Nächstes werden die Gleichungen beschrieben, die für die Berechnungen bei diesem Verfahren notwendig sind.

[1] T1: Periode oder Zyklus des eingegebenen Signals an den ersten Zähler 31 (T1 = R/f_ref).
[2] T2: Periode oder Zyklus des eingegebenen Signals an den zweiten Zähler 32 (T2 = P/f_VCO).
[3] Tg: Periode, bei der die Ausgabe "trig" an den ersten Zähler 31 auf "Hoch" gehalten wird (Tg = T1 × n).
[4] n: Einstellwert für den ersten Zähler 31, der von der ersten Berechnungsschaltung 34 gesetzt wurde.
[5] q: Gezähltes Ergebnis von dem zweiten Zähler 32.
[6] q_cal': Berechneter idealer Wert für das gezählte Ergebnis q des zweiten Zählers 32. Das gezählte Ergebnis q, das von dem zweiten Zähler 32 erhalten wurde, wird q_cal', wenn die VCO-Frequenz f_VCO gleich der Frequenz ist, die von dem Einstellsignal für das Frequenzteilungsverhältnis gesetzt wurde.
[7] freso: Veränderungen in dem Betrag der VCO-Frequenz f_VCO, wenn sich das gezählte Ergebnis q des zweiten Zählers 32 um "1" verändert (freso = f_VCO(q + 1) – f_VCO (q)).
[8] f_VCO_0: Die VCO-Frequenz, wenn das Auswahlsignal CF[m-1:0] = 0 ist.
[9] CF_0: Das Auswahlsignal CF[m-1:0] des Anfangszustands des Verfahrens der digitalen Abstimmung.
[10] Die interne ideale Gleichung: Die Beziehung zwischen dem Auswahlsignal CF[m-1:0] und der VCO-Frequenz f_VCO, die durch eine lineare Gleichung definiert ist. (f_VCO = f_VCO_0 – freso × CF[m-1:0])
[11] N: Frequenzteilungsverhältnis des SIG-Teilers 24 der PLL-Einheit 2 (f_VCO = f_ref × N).

6 zeigt die Beziehung zwischen dem Zählbetrieb des ersten Zählers 31 und dem des zweiten Zählers 32. Aus der Beziehung, die in der 6 gezeigt ist, kann erhalten werden, dass: Tg = T1 × n ≈ T2 × q (1)
Da das gezählte Ergebnis q einen Fehler von ±1 aufweist, wird das Symbol "≈" in der Gleichung (1) verwendet. Allerdings wird nachfolgend der Ausdruck "≈" einfach als "=" ausgedrückt.
Aus den Definitionen [1] und [2] und der Gleichung (1) folgt (R/fref) × n = (P/fVCO) × q, somit ist fVCO = q × fref × P/(R × n)
Um die Gleichung zu vereinfachen, wird hier angenommen, dass R = 1 ist. Und dann fVCO = q × fref × P/n (2)
Aus der Definition [11] und der Gleichung (2) folgt q = (fVCO/fref) × (n/P), somit ist q = N × n/P (3)
Wenn die rechte Seite der Gleichung (3) betrachtet wird, wird nur "N" verändert, wenn sich die VCO-Frequenz f_VCO verändert. Somit ist es möglich, mit der Gleichung (3) basierend auf dem Einstellsignal für das Frequenzteilungsverhältnis den berechneten idealen Wert "q_cal'" zu erhalten.
Der berechnete Wert "q_cal'", der der ideale Wert für q ist, kann wie folgt berechnet werden. q_cal' = N × n/P (4)
Aus der Definition [7] und der Gleichung (2) folgt freso = {(q + 1) × fref × P/n} – {(q) × fref × P/n} = fref × P/n (5)
Aus der Definition [10] und der Gleichung (5) folgt fVCO = fVCO_0 – (fref × P/n) × CF[m-1:0] CF[m-1:0] = (fVCO_0/fref) × (n/P) – (N × n/P) (6)
Wenn die rechte Seite der Gleichung (6) betrachtet wird, wird hier, wenn die VCO-Frequenz f_VCO_0, die erhalten wurde, wenn das Auswahlsignal CF[m-1:0] = 0 ist, vorher gespeichert wurde, nur "N" verändert, wenn die VCO-Frequenz f_VCO verändert wird. Somit ist es möglich, mit der Gleichung (6) den Wert CF_0 zu berechnen, der der Anfangswert des Auswahlsignals CF[m-1:0] ist.
Der Anfangswert CF_0 des Auswahlsignals CF[m-1:0] wird durch die folgende Gleichung erhalten. CF_0 = (fVCO/fref) × (n/P) – (N × n/P)
Die Ausgabe des zweiten Komparators 33 ist Error = q – q_cal' (7)
Somit wird die folgende Gleichung bei der zweiten Berechnungsschaltung 35 berechnet CF(k) = CF(k – 1) – Errorwobei k die Wiederholungszahl für die Beurteilung ist.
Weil es hier notwendig ist, einen gewichteten Wert an den Wert des Fehlers basierend auf der eingestellten Genauigkeit der Beurteilung zu addieren, wird das Auswahlsignal CF[m-1:0] wie folgt CF(k) = CF(k – 1) – Error × n_max/n (8)
Wie oben dargelegt wurde, tritt dort das Problem auf, dass bei herkömmlichen PLL-Frequenzsynthetisierern eine "breitere Bandbreite" und ein "Ansprechvermögen mit hoher Geschwindigkeit" nicht miteinander kompatibel sind. Allerdings wird dieser Ausgleich bei dem PLL-Frequenzsynthetisierer des Ausführungsbeispiels nach der vor liegenden Erfindung gelöst. Die Wirkweise, um diesen Ausgleich zu lösen, wird nachfolgend erklärt.
Die "breitere Bandbreite" des PLL-Frequenzsynthetisierers kann verwirklicht werden, indem die Anzahl der Festwertkondensatoren erhöht wird, die die Gruppe der Festwertkondensatoren 12 bilden, wie in der 2 gezeigt ist. Die Erhöhung der Festwertkondensatoren, die die Gruppe der Festwertkondensatoren 12 bilden, bedeutet, dass der Bereich des Auswahlsignals CF[m-1:0], die Horizontalachse der Darstellung, die in der 3 gezeigt ist, wobei der Gradient der Kennlinie der VCO-Frequenz f_VCO so gehalten wird, wie er ist.
Wenn zum Beispiel das Auswahlsignal CF[m-1:0] in binären Werten gegeben wird, wird der Bereich des Auswahlsignals CF[m-1:0] 0 bis 2^m – 1. Wenn m = 3 ist (wenn sich in der Gruppe der Festwertkondensatoren drei Festwertkondensatoren befinden, die durch den gewichteten Wert in dem binären Wert bestimmt sind), wird der Bereich des Auswahlsignals CF[m-1:0] 0 bis 7. Wenn m = 10 ist (wenn in der Gruppe der Festwertkondensatoren 12 zehn Festwertkondensatoren enthalten sind, die durch den gewichteten Wert in dem binären Wert bestimmt sind), wird der Bereich des Auswahlsignals CF[m-1:0] 0 bis 1023. Unter der Annahme, dass sich der Gradient der Kennlinie der VCO-Frequenz f_VCO an das Auswahlsignal CF[m-1:0] in der 3 nicht verändert, wird der Bereich der VCO-Frequenz f_VCO 128-fach vergrößert.
Das "Antwortvermögen mit hoher Geschwindigkeit" des PLL-Frequenzsynthetisierers kann zusätzlich zu der "breiteren Bandbreite" wie folgt verwirklicht werden.
Wenn, wie oben beschrieben, m = 10 ist und das Auswahlsignal in binären Werten mit 10 Bit ausgedrückt wird, wodurch die "breitere Bandbreite" des PLL-Frequenzsynthetisierers verwirklicht wird, wird das Auswahlsignal CF[9:0] 0 bis 1023. In diesem Fall muss herkömmlich das Verfahren zur Beurteilung der VCO-Frequenz f_VCO maximal 1023-mal wiederholt werden, wenn der Anfangswert des Auswahlsignals CF[m-1:0] "0" ist. Selbst wenn der Anfangswert des Auswahlsignals CF[m-1:0] auf "511" gesetzt ist, um die Wiederholungszahl zu verringern, muss das Verfahren zur Beurteilung der VCO-Frequenz f_VCO maximal 512-mal wiederholt werden.
Andererseits ist es möglich, die Konvergenzzeit des PLL-Frequenzsynthetisierers zu verringern, indem die folgenden drei Verfahren bei dem vorliegenden Ausführungsbeispiel des PLL-Frequenzsynthetisierers angewendet werden.

1. Der Anfangswert des Auswahlsignals CF[m-1:0] wird mit der Teilungszahl "N" des SIG-Teilers 24 der PLL-Einheit 2, die basierend auf dem Einstellsignal für das Frequenzteilungsverhältnis bestimmt wurde, das an die PLL-Einheit 2 eingegeben wurde, und der Gleichung (6) erhalten. Dies bedeutet, dass der Wert CF_0 verwendet wird, der basierend auf dem letzten Wert der VCO-Frequenz f_VCO mit der Gleichung (6) berechnet wurde, wobei der Anfangswert für das Verfahren zur Beurteilung des Auswahlsignals CF[m-1:0] nahe dem endgültigen erwarteten Wert gesetzt werden kann, somit ist es möglich, die Anzahl der Wiederholungsmale für die Konvergenzzeit des PLL-Frequenzsynthetisierers zu verringern.
2. Es ist möglich, den Differenzialoperator zwischen der aktuellen VCO-Frequenz f_VCO und einem erwarteten Wert der VCO-Frequenz f_VCO zu berechnen, um basierend auf dem Differenzialoperator eine Rückkopplung zu bewirken.

Wie in dem Flussdiagramm des vorliegenden Ausführungsbeispiels in den 5A und 5B gezeigt ist, wird das korrigierte Auswahlsignal CF[m-1:0] mit der Gleichung (8) bei dem Verfahren zur Korrektur der VCO-Frequenz f_VCO des Schritts S107 berechnet, wenn nach dem Verfahren zur Erfassung der VCO-Frequenz f_VCO in dem Schritt S110 und dem Verfahren zur Beurteilung der VCO-Frequenz f_VCO in dem Schritt S111 der vorbestimmte Konvergenzbereich nicht erfüllt ist.
Dies bedeutet, dass es möglich ist, die VCO-Frequenz f_VCO mit dem Differenzialoperator zwischen der aktuellen VCO-Frequenz f_VCO und dem erwarteten Wert der VCO-Frequenz f_VCO nach dem vorliegenden Ausführungsbeispiel zu korrigieren, obwohl die VCO-Frequenz f_VCO bei dem herkömmlichen Verfahren zur Korrektur der VCO-Frequenz f_VCO mit der binären Prüfung um "+1" oder "–1" verändert werden kann. Demzufolge kann die Wiederholungszahl zur Beurteilung der VCO-Frequenz f_VCO verringert werden.

3. Die Genauigkeit der Beurteilung kann extern gesetzt werden.

Wie in der 7 gezeigt ist, weisen die Genauigkeit der Beurteilung und die Zeit, die für die Beurteilung erforderlich ist, eine Kompromissbeziehung auf (gute Genauigkeit = lange Zeit). Indem die Genauigkeit der Beurteilung zuerst schlecht (grob) und zuletzt gut (fein) eingestellt wird, ist es demzufolge möglich, die Zeit zu minimieren, die für die Beurteilung erforderlich ist.
Somit ist es möglich, ein "Antwortvermögen mit hoher Geschwindigkeit" des PLL-Frequenzsynthetisierers zu verwirklichen, selbst wenn eine "breitere Bandbreite" bei dem vorliegenden Ausführungsbeispiel des PLL-Frequenzsynthetisierers verwirklicht wurde.
Zweites Ausführungsbeispiel
Der PLL-Frequenzsynthetisierer der vorliegenden Erfindung weist einen Oszillator (LC-Oszillator) mit einem LC-Resonator auf. Die VCO-Frequenz des LC-Oszillators wird mit der folgenden Gleichung bestimmt. fVCO = 1/2Π√(L × C)wobei Π die Ludolph-Zahl ist. Wenn der LC-Oszillator auf einem Halbleitersubstrat gebildet wird, bewirken Variationen des Induktors (L) und des Kondensators (C), die bei dem Herstellungsverfahren erzeugt wurden, Variationen der Kennlinien der VCO-Frequenz f_VCO für dasselbe Auswahlsignal CF[m-1:0], wie in der 8 gezeigt ist.
Basierend auf der oben beschriebenen internen idealen Formel, die als die Definition [10] gezeigt ist, wird der Anfangswert CF_0 von der ersten Berechnungsschaltung 34 berechnet. Die Variationen der Produkte, die während des Herstellungsverfahrens bewirkt wurden, verursachen den Fehler zwischen dem berechneten Anfangswert CF_0 und den tatsächlichen Kennlinien der Beziehung zwischen dem Auswahlsignal CF[m-1:0] und der VCO-Frequenz f_VCO, wie in der 8 dargestellt ist. Dieser Fehler wiederum bewirkt einen Anstieg der Wiederholungszeiten für die Konvergenzprüfung. Somit wird auch die Zeit erhöht, die für die Konvergenz erforderlich ist.
Bei dem Ausführungsbeispiel ist es möglich, einen Anstieg der Wiederholungszeiten für die Konvergenzprüfung oder die Zeit zu verhindern, die für die Konvergenz erforderlich ist, selbst wenn dort der Fehler zwischen dem berechneten Anfangswert CF_0 und den tatsächlichen Kennlinien der Beziehung zwischen dem Auswahlsignal CF[m-1:0] und der VCO-Frequenz f_VCO auftritt.
9 zeigt ein Blockschaltbild eines PLL-Frequenzsynthetisierers des zweiten Ausführungsbeispiels nach der vorliegenden Erfindung.
Wie in der 9 gezeigt ist, weist der vorliegende PLL-Frequenzsynthetisierer eine Oszillatoreinheit (VCO-Einheit) 1, eine Phasensteuereinheit (PLL-Einheit) 2, eine Steuereinheit 3A der digitalen Abstimmung, eine Tiefpassfiltereinheit (LPF-Einheit) 4, eine Vorspannungsschaltung 5 und eine Schaltschaltung 6 auf. Unter Bezug auf die 9 haben die Komponenten, die ähnlich zu denen sind, die in der 1 dargestellt sind, die sich auf das erste Ausführungsbeispiel bezieht, identische Bezugszeichen und deren Beschreibung soll hier gegebenenfalls ausgelassen werden.
Die Steuereinheit 3A der digitalen Abstimmung weist einen ersten Zähler 31, einen zweiten Zähler 32, einen Komparator 33, eine erste Berechnungsschaltung 34, eine zweite Berechnungsschaltung 35A und ein Register für die Anfangswerte von f_VCO auf.
Basierend auf der Ausgabe "Error" von dem Komparator 33 korrigiert die zweite Berechnungsschaltung 35A das Auswahlsignal CF[m-1:0] und berechnet den Differenzialwert ΔCF des Auswahlsignals CF[m-1:0] basierend auf der Ausgabe "Error" von dem Komparator 33 bei dem Beginn des Verfahrens. Das Register 36 für die Anfangswerte von f_VCO speichert den Differenzialwert ΔCF des Auswahlsignals CF[m-1:0], der von der zweiten Berechnungsschaltung 35A berechnet wurde.
Der Betrieb des PLL-Frequenzsynthetisierers bei diesem Ausführungsbeispiel wird detaillierter unter Bezug auf die 10 und die 11 beschrieben.
A. Verfahren der digitalen Abstimmung

– Dateneingabe (das Einstellsignal für das Frequenzteilungsverhältnis, der vorbestimmte Konvergenzbereich und die Genauigkeit der Beurteilung) (Schritt S201)

Das Einstellsignal für das Frequenzteilungsverhältnis wird an die PLL-Einheit 2 und an die Steuereinheit 3A de digitalen Abstimmung eingegeben. Der vorbestimmte Konvergenzbereich und die Genauigkeit der Beurteilung werden auch an die Steuereinheit 3A der digitalen Abstimmung eingegeben.

– Beurteilen, ob es der erste Vorgang nach dem Einschalten ist (Schritt S202)

Wenn es der erste Vorgang ist (Ja in dem Schritt S202), geht der Schritt weiter auf den Schritt S203. Wenn es der zweite oder ein späterer Vorgang ist (Nein in dem Schritt S202), geht der Schritt weiter auf den Schritt S214.

– Setzen der Mittenfrequenz der objektiven Bandbreite als den erwarteten Wert von f_VCO (Schritt S203)

Der erwartete Wert von f_VCO ist eine VCO-Frequenz f_VCO, die endgültig nach dem Verfahren der digitalen Abstimmung und dem Verfahren der analogen Abstimmung erhal ten werden kann. Hier wird die Mittenfrequenz der objektiven Bandbreite als der erwartete Wert von f_VCO gesetzt. Dann wird bei dem folgenden Schritt der Differenzwert zwischen dem Auswahlsignal CF[m-1:0], der durch die interne ideale Formel erhalten wurde, und dem tatsächlichen Auswahlsignal CF[m-1:0] erfasst.

– Berechnung des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" durch die erste Berechnungsschaltung 34 (Schritt S204)

Basierend auf dem erwarteten Wert von f_VCO, der in dem Schritt S203 erhalten wurde, werden zwei Parameter einschließlich des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" berechnet. Die Formeln (4) und (6), die oben beschrieben wurden, werden jeweils verwendet, um den berechneten Wert "q_cal'" und den Anfangswert "CF_0" zu erhalten.

– Schalten der Veränderung der Schaltschaltung 6 und Anhalten des Betriebs des Phasenkomparators 25 und der Ladepumpe 26 (Schritt S205)

Der Eingang der Schaltschaltung 6 wird mit der Vorspannungsschaltung 5 verbunden und der Betrieb des Phasenkomparators 25 und der Ladepumpe 26 der PLL-Einheit 2 werden so angehalten, dass die Ausgabe Iout der PLL-Einheit 2 nicht an die Schaltschaltung 6 eingegeben wird.

– Rückstellen des ersten Zählers 31 und des zweiten Zählers 32 (Schritt S206)

Die internen Zählwerte in dem ersten Zähler 31 und dem zweiten Zähler 32 werden auf "0" gestellt (Zählerrückstellung).

– Die VCO-Frequenz f_VCO wird bestimmt, wenn der Anfangswert CF_0 an die Gruppe der Festwertkondensatoren eingegeben wird (Schritt S207)

Der Anfangswert "CF_0" des Auswahlsignals CF[m-1:0] wird an die Gruppe der Festwertkondensatoren 12 der VCO-Einheit 1 eingegeben. Dann wird die VCO-Frequenz f_VCO bestimmt.

– Teilen der VCO-Frequenz f_VCO mit dem Vorteiler 24a und Eingeben des Signals f_VCO/P an den zweiten Zähler 32 (Schritt S208)

Die VCO-Frequenz f_VCO, die in dem Schritt S207 bestimmt wurde, wird an den Vorteiler 24a der PLL-Einheit 2 eingegeben. Dann wird das geteilte Signal "f_VCO/P", das von dem Vorteiler 24a geteilt wurde, an den zweiten Zähler 32 eingegeben.

– Der zweite Zähler 32 zählt das Signal f_VCO/P auf, während die Ausgabe "trig" von dem ersten Zähler 31 auf "Hoch" gesetzt wird (erstes Verfahren zur Erfassung von f_VCO) (Schritt S209)

Das Ausgabesignal "trig" von dem ersten Zähler 31 wird auf "Hoch" gehalten, bis der Zählwert des ersten Zählers 31 "n" wird, der in dem ersten Zähler 31 gesetzt wurde. Der zweite Zähler 32 zählt das P-geteilte Signal "f_VCO/P" während der Periode auf, bei der das Ausgabesignal "trig" auf "Hoch" gesetzt ist. Das gezählte Ergebnis "q", das von dem zweiten Zähler 32 gezählt wurde, wird an den Komparator 33 ausgegeben.

– Der Komparator 33 gibt den Differenzialoperator zwischen dem gezählten Ergebnis "q" von dem zweiten Zähler 32 und dem berechneten Wert "q_cal'" von der ersten Berechnungsschaltung 34 als die Ausgabe "Error" aus (erstes Verfahren zur Beurteilung von f_VCO)(Schritt S210)

Der Komparator 33 vergleicht den berechneten Wert "q_cal'", der in dem Schritt S204 erhalten wurde, und den gezählten Wert "q", der in dem Schritt S209 erhalten wurde, um den Differenzialoperator dazwischen zu erhalten, und er gibt das Ergebnis als die Ausgabe "Error" an die zweite Berechnungsschaltung 35A aus.

– Erhalten von "ΔCF" von der Ausgabe "Error" und es in das Register 36 der Anfangswerte von f_VCO speichern (Schritt S211)

Die Ausgabe "Error", die in dem Schritt S210 erhalten wurde, ist der Differenzialoperator zwischen der internen idealen Formel, bei der f_VCO die Mitte der VCO-Frequenz ist, und den tatsächlichen Kennlinien der VCO-Frequenz f_VCO. Der Differenzoperator wird in dem Register der Anfangswerte von f_VCO als der Differenzialwert "ΔCF" des Auswahlsignals CF[m-1:0] gespeichert. Danach wird dieses "ΔCF" immer verwendet, um den Anfangswert "CF_0" zu berechnen.

– Rückstellen des erwarteten Werts von f_VCO auf die Frequenz, die basierend auf dem Einstellsignal für das Frequenzteilungsverhältnis erhalten wurde (Schritt S212)

Obwohl die Mittenfrequenz der objektiven Bandbreite als der erwartete Wert von f_VCO in den Schritten S203 bis S211 gesetzt wurde, wird der erwartete Wert von f_VCO auf die Frequenz rückgestellt, die basierend auf dem Einstellsignal für das Frequenzteilungsverhältnis erhalten wurde.

– Berechnung des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" und Korrektur des Anfangswerts "CF_0" mit dem Differenzialwert "ΔCF" mit der ersten Berechnungsschaltung 34 (Schritt S213)

Das Einstellsignal für das Frequenzteilungsverhältnis, der vorbestimmte Konvergenzbereich und die Genauigkeit der Beurteilung werden an die erste Berechnungsschaltung 34 eingegeben und zwei Parameter einschließlich des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" werden berechnet. Für die Berechnung des berechneten Werts "q_cal'" wird die oben beschriebene Formel (4) verwendet. Für die Berechnung des Anfangswerts "CF_0" wird die folgende Gleichung (9) verwendet. CF_0 = (fVCO_0/fref) × (n/P) – (N × n/P) – ΔCF (9)
Dann fährt der Schritt mit dem Schritt S216 fort.

– Berechnung von "n", des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" durch die erste Berechnungsschaltung 34 und Korrektur des Anfangswerts "CF_0" mit dem Differenzwert "ΔCF" (Schritt S214)

Das Einstellsignal für das Frequenzteilungsverhältnis, der vorbestimmte Konvergenzbereich und die Genauigkeit der Beurteilung werden an die erste Berechnungsschaltung 34 eingegeben und zwei Parameter einschließlich des berechneten Werts "q_cal'" und das Anfangswerts "CF_0" werden berechnet. Für die Berechnung des berechneten Werts "q_cal'" und des Anfangswerts "CF_0" werden die oben beschriebenen Gleichungen (4) und (9) jeweils verwendet.

– Schalten der Veränderung der Schaltschaltung (6) und Anhalten des Betriebs des Phasenkomparators 25 und der Ladepumpe 26 (Schritt S215)

Der Eingang der Schaltschaltung 6 wird mit der Vorspannungsschaltung 5 verbunden und der Betrieb des Phasenkomparators 25 und der Ladepumpe 26 der PLL-Einheit 2 werden so angehalten, dass die Ausgabe der PLL-Einheit 2 nicht an die Schaltschaltung eingegeben wird.

– Setzen der Wiederholungszahl "k" für die Beurteilung auf "0" (Schritt S216)

Die Wiederholungszahl "k" für die Beurteilung wird auf "0" gesetzt.

– Rücksetzen des ersten Zählers 31 und des zweiten Zählers 32 (Schritt S217)

Die internen Zählwerte in dem ersten Zähler 31 und dem zweiten Zähler 32 werden auf "0" gesetzt.

– Beurteilen, ob "k" = 0 ist (Schritt S218)

Es wird beurteilt, ob die Wiederholungszahl "k" gleich Null ist oder nicht. Wenn die Wiederholungszahl "k" "0" ist (Ja in dem Schritt S218), fährt der Schritt mit dem Schritt S220 fort. Wenn die Wiederholungszahl "k" nicht "0" ist (Nein in dem Schritt S218), fährt der Schritt mit dem Schritt S219 fort.

– Korrektur des Auswahlsignals CF[m-1:0] mit der zweiten Berechnungsschaltung 35A (Verfahren zur Korrektur von f_VCO) (Schritt S219)

Das Auswahlsignal CF[m-1:0], das in einem nächsten Schritt gesetzt werden soll, wird von der zweiten Berechnungsschaltung 35A basierend auf dem vorliegenden Auswahlsignal CF[m-1:0] und der Ausgabe "Error" von dem Komparator 33 mit der Gleichung (8) berechnet.

– Die VCO-Frequenz f_VCO wird bestimmt, wenn das aktuelle Auswahlsignal CF[m-1:0] an die Gruppe der Festwertkondensatoren ausgegeben wird (Schritt S220)

Das aktuelle Auswahlsignal CF[m-1:0] wird an die Gruppe der Festwertkondensatoren 12 der VCO-Einheit 1 ausgegeben, um die VCO-Frequenz f_VCO zu verändern.

– Teilen der VCO-Frequenz f_VCO mit dem Vorteiler 24a und Eingeben des Signals f_VCO/P an den zweiten Zähler 32 (Schritt S211)

Die VCO-Frequenz f_VCO, die in dem Schritt S220 bestimmt wurde, wird an den Vorteiler 24a der PLL-Einheit 2 eingegeben. Dann wird das geteilte Signal "f_VCO/P", das von dem Vorteiler 24a geteilt wurde, an den zweiten Zähler 32 eingegeben.

– Der zweite Zähler 32 zählt das Signal f_VCO/P auf, während die Ausgabe "trig" von dem ersten Zähler 31 auf "Hoch" gesetzt ist (zweites Verfahren zur Erfassung von f_VCO) (Schritt S222)

Das Ausgabesignal "trig" von dem ersten Zähler 31 wird auf "Hoch" gehalten, bis der Zählwert des ersten Zählers 31"n" wird, der in dem ersten Zähler 31 gesetzt wurde. Der zweite Zähler 32 zählt das P-geteilte Signal "f_VCO/P" während der Periode auf, bei der das Ausgabesignal "trig" auf "Hoch" gesetzt ist. Das gezählte Ergebnis "q", das von dem zweiten Zähler 32 gezählt wurde, wird an den Komparator 33 ausgegeben.

– Der Komparator 33 gibt den Differenzialoperator zwischen dem gezählten Ergebnis "q" von dem zweiten Zähler 32 und dem berechneten Wert "q_cal'" von der ersten Berechnungsschaltung 34 aus (zweites Verfahren zur Beurteilung von f_VCO)(Schritt S223)

Der Komparator 33 vergleicht den berechneten Wert "q_cal'", der in dem Schritt S213 erhalten wurde, und den gezählten Wert "q", der in dem Schritt S214 erhalten wurde, um den Differenzialoperator dazwischen zu erhalten, und er gibt das Ergebnis als die Ausgabe "Error" an die zweite Berechnungsschaltung 35A aus.

– Setzen von k = k + 1 (Schritt S224)

"1" wird zu der Wiederholungszahl "k" addiert.

– Beurteilen, ob sich die Ausgabe "Error" innerhalb des vorbestimmten Konvergenzbereichs befindet (Schritt S225)

Die Ausgabe "Error", die in dem Schritt S223 erhalten wurde, wird mit dem vorbestimmten Konvergenzbereich verglichen, der in dem Schritt S201 gesetzt wurde. Wenn sich die Ausgabe "Error" innerhalb der Bedingung befindet (Ja in dem Schritt S225), wird der nächste Schritt der Schritt 226 sein. Wenn sich die Ausgabe "Error" nicht innerhalb der Bedingung befindet (Nein in dem Schritt S225), wird der nächste Schritt der Schritt S217 sein.

– Verfahren der digitalen Abstimmung wird beendet, wobei das gesetzte Auswahlsignal CF[m-1:0] gehalten wird (Schritt S226)

Das Verfahren der digitalen Abstimmung wird beendet, wobei das aktuelle Auswahlsignal CF[m-1:0] gehalten wird. Dann wird der nächste Schritt der Schritt S227 sein.
B. Verfahren der analogen Abstimmung

– Schalten der Veränderung der Schaltschaltung 6 und Starten des Betriebs des Phasenkomparators 25 und der Ladepumpe 26 (Schritt S227)

Der Eingang der Schaltschaltung 6 wird mit der Ladepumpe 26 verbunden und der Betrieb des Phasenkomparators 25 und der Ladepumpe 26 werden gestartet, die während des Verfahrens der digitalen Abstimmung angehalten worden sind.

– Starten des Verfahrens der analogen Abstimmung (die VCO-Frequenz f_VCO wird von der PLL-Einheit 2 gesteuert)(Schritt S228)

Die PLL-Einheit 2 verändert die Steuerspannung Vtune der VCO-Einheit 1, um die VCO-Frequenz f_VCO auf die Frequenz konvergieren zu lassen, die vorgesehen wurde, als das Einstellsignal für das Frequenzteilungsverhältnis in dem Schritt S201 eingegeben wurde. Das ganze Verfahren ist beendet, wenn die VCO-Frequenz f_VCO konvergiert.
Wie in der 12 gezeigt ist, variieren somit die Kennlinien der internen Gleichung in Übereinstimmung mit dem Differenzialwert ΔCF, der in dem Register 36 der Anfangswerte von f_VCO gespeichert ist.
Bei dem PLL-Frequenzsynthetisierer des zweiten Ausführungsbeispiels können die folgenden Vorteile zusätzlich zu denen des ersten Ausführungsbeispiels erhalten werden.
Der Anfangswert "CF_0" des Auswahlsignals CF[m-1:0] nahe dem erwarteten Wert der VCO-Frequenz f_VCO kann erhalten werden, indem der Differenzialwert "ΔCF" zwischen der internen idealen Formel und den tatsächlichen Kennlinien der VCO-Frequenz f_VCO verwendet wird. Weil der Anfangswert "CF_0" des Auswahlsignals CF[m-1:0] nahe dem erwarteten Wert davon erhalten wird, ist es möglich, die Beurteilungszeit zu verringern.
Demzufolge ist es bei diesem Ausführungsbeispiel möglich, einen Anstieg der Zahl oder der Zeit für die Beurteilung zu verhindern, selbst wenn die Variationen des Induktors (L) und des Kondensators (C), die bei dem Herstellungsverfahren erzeugt wurden, Variationen der Kennlinien der VCO-Frequenz f_VCO für dasselbe Auswahlsignal CF[m-1:0] bewirken.
Zum Beispiel kann die Anzahl der Festwertkondensatoren, die in jeder der Gruppen der Festwertkondensatoren 12 enthalten sind, beliebig gesetzt werden, und die Bitlänge des Auswahlsignals CF[m-1:0] kann auch beliebig gesetzt werden.
Der PLL-Frequenzsynthetisierer nach der vorliegenden Erfindung kann gut bei einem Mobiltelefon und verschiedenen Funkkommunikationsvorrichtungen eingesetzt werden, bei denen vielfache Frequenzen gesendet und empfangen werden.

Claims

Phasenregelschleifen-Frequenzsynthetisierer mit: einer Spannungssteuer-Oszillatoreinheit (1) mit: einer LC-Tankschaltung (11), die einen Induktor und einen variablen Kondensator aufweist, bei dem die Kapazitätsänderungen von der Eingangsspannung abhängen, einer Gruppe von Festwertkondensatoren (12), die mit der LC-Tankschaltung (11) parallel verbunden ist, einer Phasensteuereinheit (2), die einen Ausgabestrom basierend auf einem Fehlerwert zwischen einem ersten Signal mit einer geteilten Frequenz einer Bezugsfrequenz und einem zweiten Signal mit einer geteilten Frequenz der Frequenzausgabe der Spannungssteuer-Oszillationseinheit (1) erzeugt, einer Festwertkondensator-Steuereinheit (3), die ein Auswahlsignal ausgibt, die die Kombination der Festwertkondensatoren (12) bestimmt, die mit der LC-Tankschaltung (11) parallel zu verbinden sind, basierend auf einem Frequenzverhältniseinstellsignal, das Information über das Teilerverhältnis des zweiten Signals enthält, und die die parallele Verbindung der Festwertkondensatoren (12) mit der LC-Tankschaltung (11) steuert, die aus der Gruppe der Festwertkondensatoren (12) basierend auf dem Auswahlsignal ausgewählt wurden, und einer Wechselkondensatorsteuerschaltung (4), die entweder eine feste Vorspannung oder eine Spannung auswählt, die durch Umwandeln der Ausgabestromausgabe von der Phasensteuereinheit (2) erhalten wird, und die ausgewählte Spannung an den variablen Kondensator der LC-Tankschaltung (11) eingibt, wobei die Festwertkondensator-Steuerschaltung (3) aufweist: Einen ersten Zähler (31), der das erste Signal zählt, einen zweiten Zähler (32), der das zweite Signal zählt, während der erste Zähler (31) eine vorgegebene Zahl des ersten Signals zählt, eine Berechnungseinheit (34), die einen Idealwert für die Zählanzahl des zweiten Signals berechnet, während die vorgegebene Zahl des ersten Signals gezählt wird, einen Komparator (33), der die Zählanzahl, die durch den zweiten Zähler (32) gezählt wurde, und den Idealwert, der durch die Berechnungseinheit (33) berechnet wurde, vergleicht, um einen Differenzwert dazwischen auszugeben, und wobei die Festwertkondensator-Steuereinheit (3) das Auswahlsignal basierend auf dem Differenzwert korrigiert, um an die Spannungssteuer-Oszillatoreinheit (1) auszugeben, dadurch gekennzeichnet, dass die Festwertkondensator-Steuereinheit (3) eine Zählanzahleinstelleinheit aufweist, die die Einstellung einer Beurteilungsgenauigkeit der Festwertkondensator-Steuereinheit (3) gestattet und die vorgegebenen Anzahlen des ersten Signales basierend auf der Beurteilungsgenauigkeit einstellt.
Phasenregelschleifen-Frequenzsynthetisierer nach Anspruch 1, wobei die Festwertkondensator-Steuereinheit (3) eine Speichereinheit aufweist, die den Differenzwert, der durch den Komparator erhalten wurde, speichert, wenn das Auswahlsignal bestimmt wird, basierend auf einer Mitte der Frequenz einer verwendeten Frequenzbandbreite als ein Anfangsdifferenzwert, wobei die Festwertkondensator-Steuereinheit (3) einen Anfangswert des Auswahlsignals basierend auf einem Anfangsdifferenzwert bestimmt, wenn der Anfangsdifferenzwert in der Speichereinheit gespeichert wird.
Phasenregelschleifen-Frequenzsynthetisierer nach Anspruch 2, wobei die Festwertkondensator-Steuereinheit (3) eine Beurteilungseinheit aufweist, die beurteilt, ob die Differenzwertausgabe von dem Komparator innerhalb eines vorgegebenen Konvergenzbereiches liegt oder nicht, wobei die Festwertkondensator-Steuereinheit (3) ein Endsignal ausgibt, das die Beendigung des Prozesses der Festwertkondensator-Steuereinheit (3) anzeigt.