JP5171906B2 - 位相同期回路 - Google Patents
位相同期回路 Download PDFInfo
- Publication number
- JP5171906B2 JP5171906B2 JP2010204476A JP2010204476A JP5171906B2 JP 5171906 B2 JP5171906 B2 JP 5171906B2 JP 2010204476 A JP2010204476 A JP 2010204476A JP 2010204476 A JP2010204476 A JP 2010204476A JP 5171906 B2 JP5171906 B2 JP 5171906B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- charge pump
- controlled
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 54
- 230000003111 delayed effect Effects 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Circuits Of Receivers In General (AREA)
Description
図1に第1実施形態に関わる位相同期回路(PLL: Phase-Locked Loop)の構成を示す。
図6に第2実施形態に関わるPLL200の構成を示す。以下、第1実施形態との差分を中心に説明し、第1実施形態と重複する説明は省略する。
(1)−π≦Δφ<−π/2
(2)−π/2≦Δφ<0
(3)0≦Δφ≦π/2
(4)π/2<Δφ≦πの4つのうちいずれの区間に、第1信号および基準信号間の位相差が属するかを判定する。デコーダ264は、判定した結果を示すディジタルデータを出力する。
図11に第3実施形態に関わるPLL300の構成を示す。以下、第2実施形態との差分を中心に説明し、第2実施形態と重複する説明は省略する。
図15に第4実施形態に関わるPLL400の構成を示す。以下、第2または3実施形態との差分を中心に説明し、第2または第3実施形態と重複する説明は省略する。
図17に、第5実施形態に係る受信機の構成を示す。
Claims (5)
- 基準信号の周波数に1以上の任意の整数Xを乗じて得られる出力周波数を有する、前記基準信号に位相が同期した出力信号を得るための位相同期回路であって、
前記基準信号を生成する基準信号源と、
制御電圧に応じて周波数が制御される第1信号、および前記第1信号と逆相の第2信号を生成する、電圧制御発振器と、
前記基準信号の周期毎に、前記第1信号の電圧を標本化し、標本化電圧を取得する位相比較器と、
前記標本化電圧に応じた電流信号を生成する、第1チャージポンプと、
電流信号を平滑化して、前記電圧制御発振器に与える制御電圧を生成するループフィルタと、
オン状態とオフ状態の相互間を切り替え可能であり、前記オン状態のとき前記第1チャージポンプで生成された前記電流信号を前記ループフィルタに供給し、前記オフ状態のとき前記ループフィルタへの前記電流信号の供給を遮断するスイッチと、
前記第2信号のサイクル数をカウントするカウンタと、
前記カウンタを用いて前記基準信号の1周期期間に含まれる前記第2信号のサイクル数を計算する手段と、
一定の値の第1電流信号と、前記第1電流信号と反対符号の一定の値の第2電流信号を前記ループフィルタに供給可能であり、前記第1電流信号を供給する第1状態、前記第2電流信号を供給する第2状態、および前記第1電流信号および第2電流信号の何れも供給しない第3状態のいずれかの状態を選択的に有する、第2チャージポンプと、
前記手段で計算された前記第2信号のサイクル数と、前記Xの値との比較に基づき、前記スイッチおよび前記第2チャージポンプを制御する制御回路と、
を備えた位相比較回路。 - 前記制御回路は、
(A)前記サイクル数が前記Xの値より大きくかつ前記第2チャージポンプが前記第1状態にあるときは、前記第2チャージポンプを第3状態に制御し、前記スイッチをオン状態に制御し、
(B)前記サイクル数が前記Xの値より大きくかつ前記第2チャージポンプが前記第2状態にあるとき、前記第2チャージポンプを前記第2状態に制御し、前記スイッチをオフ状態に制御し、
(C)前記サイクル数が前記Xの値より大きくかつ前記第2チャージポンプが前記第3状態にあるときは、前記第2チャージポンプを前記第2状態に制御し、前記スイッチをオフ状態に制御し、
(D)前記サイクル数が前記Xの値より小さくかつ前記第2チャージポンプが前記第1状態にあるとき、前記第2チャージポンプを前記第1状態に制御し、前記スイッチをオフ状態に制御し、
(E)前記サイクル数が前記Xの値より小さくかつ前記第2チャージポンプが前記第2状態にあるときは、前記第2チャージポンプを第3状態に制御し、前記スイッチをオン状態に制御し、
(F)前記サイクル数が前記Xの値より小さくかつ前記第2チャージポンプが前記第3状態にあるときは、前記第2チャージポンプを前記第1状態に制御し、前記スイッチをオフ状態に制御し、
(G)前記サイクル数が前記Xの値に等しく、前記第2チャージポンプが前記第1状態にあるときは、前記第2チャージポンプを前記第1状態に制御し、前記スイッチをオフ状態に制御し、
(H)前記サイクル数が前記Xの値に等しく、前記第2チャージポンプが前記第2状態にあるときは、前記第2チャージポンプを前記第2状態に制御し、前記スイッチをオフ状態に制御し、
(I)前記サイクル数が前記Xの値に等しく、前記第2チャージポンプが前記第3状態にあるときは、前記第2チャージポンプを前記第3状態に制御し、前記スイッチをオン状態に制御する
ことを特徴とする請求項1に記載の位相比較回路。 - 前記電圧制御発振器は、前記第1信号にπ/2だけ位相が遅れた第3信号、第2信号にπ/2だけ位相が遅れた第4信号をさらに生成し、
前記制御回路は、
前記第1信号、前記第2信号、前記第3信号、前記第4信号の電圧を標本化し、
前記第1および前記第2信号間の標本化電圧の大小関係と、前記第3および前記第4信号間の標本化電圧の大小関係に基づき、前記第1信号と前記基準信号との位相差を、
前記第1信号の位相が前記基準信号に対しπ/2より大または以上、かつπ以下で進んでいる第1区間、
前記第1信号の位相が前記基準信号に対しπ/2より大または以上、かつπ以下で遅れている第2区間
前記第1信号の位相が前記基準信号に対し0以上π/2以下または未満で遅れている、または0以上π/2以下または未満で進んでいる第3区間
のいずれかに区分し、
前記サイクル数および前記第2チャージポンプの状態が前記(A)、(E)、(I)に示される条件のいずれかを満たし、かつ前記位相差が前記第1区間に属するときは、前記第2チャージポンプを前記第2状態に制御し、前記スイッチをオフ状態に制御し、
前記サイクル数および前記第2チャージポンプの状態が前記(A)、(E)、(I)に示される条件のいずれかを満たし、かつ前記位相差が前記第2区間に属するときは、前記第2チャージポンプを前記第1状態に制御し、前記スイッチをオフ状態に制御し、
前記サイクル数および前記第2チャージポンプの状態が前記(A)、(E)、(I)に示される条件のいずれかを満たし、かつ前記位相差が前記第3区間に属するときは、前記第2チャージポンプを前記第3状態に制御し、前記スイッチをオン状態に制御する
ことを特徴とする請求項2に記載の位相比較回路。 - 前記制御回路は、前記第1および前記第2信号間の標本化電圧の大小関係と、前記第3および前記第4信号間の標本化電圧の大小関係とに代えて、前記第1〜第4信号の各標本電圧の符号を用いることを特徴とする請求項3に記載の位相比較回路。
- 高周波信号を受信してアナログ受信信号を生成するアンテナと、
前記アナログ受信信号をダウンコンバートしてベースバンド信号を生成するRFユニットと、
クロックを生成するクロック生成回路と、
前記クロック生成回路により生成されるクロックを用いて、前記ベースバンド信号をディジタル信号に変換するアナログ・ディジタル変換処理を行う、アナログ・ディジタル変換器と、
前記ディジタル信号に対してディジタル信号処理を施してデータを再生するデータ信号処理部と、を備え、
前記クロック生成回路は、請求項1〜4のいずれか一項の位相同期回路である、
ことを特徴とする無線受信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204476A JP5171906B2 (ja) | 2010-09-13 | 2010-09-13 | 位相同期回路 |
US13/036,547 US8462885B2 (en) | 2010-09-13 | 2011-02-28 | Phase-locked loop circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204476A JP5171906B2 (ja) | 2010-09-13 | 2010-09-13 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012060579A JP2012060579A (ja) | 2012-03-22 |
JP5171906B2 true JP5171906B2 (ja) | 2013-03-27 |
Family
ID=45806726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010204476A Expired - Fee Related JP5171906B2 (ja) | 2010-09-13 | 2010-09-13 | 位相同期回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8462885B2 (ja) |
JP (1) | JP5171906B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5121905B2 (ja) * | 2010-09-13 | 2013-01-16 | 株式会社東芝 | 位相同期回路および無線受信装置 |
US8368437B2 (en) * | 2011-03-02 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop with charge pump |
US10277230B2 (en) * | 2017-09-25 | 2019-04-30 | Apple Inc. | Jitter reduction in clock and data recovery circuits |
US11558057B1 (en) | 2021-11-04 | 2023-01-17 | International Business Machines Corporation | Phase locked loop pulse truncation |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61120528A (ja) * | 1984-11-16 | 1986-06-07 | Nec Corp | 位相同期発振器 |
JPH03186017A (ja) * | 1989-12-15 | 1991-08-14 | Nippon Telegr & Teleph Corp <Ntt> | 位相同期発振回路 |
US5987085A (en) * | 1997-03-26 | 1999-11-16 | Lsi Logic Coporation | Clock recovery circuit |
CA2507098A1 (en) * | 2002-11-28 | 2004-06-10 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Frequency generator |
KR100719693B1 (ko) * | 2006-02-15 | 2007-05-17 | 주식회사 하이닉스반도체 | Pvt 변화에 둔감하게 안정적으로 동작하는 pll 및 그동작 방법 |
-
2010
- 2010-09-13 JP JP2010204476A patent/JP5171906B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-28 US US13/036,547 patent/US8462885B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8462885B2 (en) | 2013-06-11 |
US20120063546A1 (en) | 2012-03-15 |
JP2012060579A (ja) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5044434B2 (ja) | 位相同期回路及びこれを用いた受信機 | |
US7859344B2 (en) | PLL circuit with improved phase difference detection | |
JP5284131B2 (ja) | 位相同期回路及びこれを用いた受信機 | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
KR101632657B1 (ko) | 타임투디지털 컨버터 및 디지털 위상 고정 루프 | |
CN112653454A (zh) | 锁相环电路和包括锁相环电路的时钟发生器 | |
JP5171906B2 (ja) | 位相同期回路 | |
US8283957B2 (en) | Phase-locked loop circuit and radio receiver | |
JP2005020701A (ja) | 無線データ通信復調装置及び復調方法 | |
EP2302800B1 (en) | Digital phase-locked loops and frequency adjusting methods thereof | |
US9076366B2 (en) | Clock recovery system | |
JP3570902B2 (ja) | 位相周波数検出器およびそれが組み込まれた位相ロックループ回路 | |
US8346201B2 (en) | Asynchronous first in first out interface, method thereof and integrated receiver | |
JP5122004B2 (ja) | 無線装置 | |
JP2016181735A (ja) | 位相−デジタル変換器および受信機 | |
JP4735632B2 (ja) | Pll回路 | |
US8451965B2 (en) | Semiconductor integrated circuit, radio communication device and time to digital converter | |
JP5169008B2 (ja) | 電圧制御発振器を内蔵したPLL(PhaseLockedLoop)回路の位相差検出回路 | |
KR102391690B1 (ko) | 주입 동기 링 발진기 기반의 저전력 fsk 복조 장치 및 방법 | |
CN105978558B (zh) | 数字锁相回路、频率调整方法和整合式接收器 | |
JP4032972B2 (ja) | Pll回路 | |
Lin et al. | A DLL-based FSK demodulator for 5.8 GHz DSRC/ETC RF receiver | |
JP2005341024A (ja) | Pllシンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |