JP2006508572A - 周波数発生器 - Google Patents

Abstract

本発明による周波数発生器は、制御入力端および発振器出力端を備えた制御可能な発振器（１６）であって、制御入力端における制御信号（Ｓ_LOC）に依存する発振器周波数を持つ発振器信号（Ｓ_out）を発振器出力端で出力するように形成された制御可能な発振器（１６）と、サンプル信号（Ｓ_d）を得るために、発振器信号（Ｓ_out）またはそこから取り出された制御可能な発振器（１６）の信号を基準周波数でサンプリングするためのサンプリング手段（１２）と、制御信号（Ｓ_LOC）またはこの制御信号（Ｓ_LOC）の基礎をなす信号（Ｓ_TP）を得るために、サンプル信号（Ｓ_d）またはそこから取り出された信号を低域ろ波するためのローパスフィルタ（１４）とを含む。本発明によれば、集約の少ない構成、特に、分周器の不要と、現在発生されている周波数の迅速な調節機能とにより、電流を節約する周波数発生が得られる。

Description

本発明は、例えば、ＵＭＴＳ、ＧＳＭまたはブルートゥースのためのトランシーバに用いられる周波数発生器に関する。

無線データ伝送のために用いられるトランシーバ内の中心的なタスクは、受信されたまたは送信される信号の周波数変換に用いられるローカル周期信号の発生にある。ここでは、発生されたローカル周期信号は、伝送規格に依存して、例えば、送信または受信動作が存在するかどうかに依存して、異なる動作状態に異なる周波数を備える必要がある。ローカル周期信号を発生させる機能は、電圧制御発振器（ＶＣＯ）であることが最も多い制御可能な発振器により引き継がれる。

今日の先行技術によれば、高分解能のアナログ／デジタル変換器およびデジタル／アナログ変換器が、周波数発生のために、埋め込まれた集積回路として利用できるので、ＲＯＭメモリ９００、デジタル／アナログ変換器９０２および電圧制御発振器９０４で構成された図６に示す回路は望ましい。周波数変換のためにデータを受信または送信するのに用いられる所望の伝送チャンネルに応じて、デジタル制御値がＲＯＭ９００から取り出される。このデジタル制御値は、デジタル／アナログ変換器９０２によりアナログ値に変換され、ＶＣＯ９０４の制御入力端に入力される。次に、ＶＣＯ９０４は、所望の周波数を持つローカル周期信号を出力し、この場合、ＥＥＰＲＯＭ９００内に記憶されたデジタル制御値は適切に調節されている。新たなチャンネルが選択された後、ほぼ直ぐに出力周波数が変化するため、図６の回路に含まれるトランシーバによりデータを送信または受信できる前に待機を要する整定時間がほんのわずかであるので、図６の回路は特に望ましい。

しかし、図６による回路は、精度に関する高度な要求のために使用できず、この場合、ＶＣＯ９０４により発生された信号の周波数は、チャンネル選択により必要とされる周波数に一致しなければならない。所望の精度で、チャンネル選択により必要とされる周波数に一致する出力周波数に関して、ＶＣＯ９０４の制御電圧−周波数特性曲線に厳密に精通する必要がある。しかし、一般には、制御電圧−周波数特性曲線は製造の変動、温度および年数に依存し、したがって、規則正しく、かつ短く連続する時間の瞬間で決定される必要がある。しかし、これまで、製造直後に特性曲線を１つで正確に決定することは、既に不経済として見られている。その理由は、正確な決定のため、高度に精密な測定装置を必要とするからである。したがって、精度に関する高度な要求のため、図６による回路は現在のトランシーバに使用できない。

トランシーバに用いることができるポテンンシャル周波数発生器は、図１に示すように構成され、位相および周波数検出器９１０、ループフィルタ９１２、ＶＣＯ９１４および分周器９１６を含む。水晶（図示せず）により発生された高精度基準信号Ｓ_ref（ｔ）は位相および周波数検出器９１０の第１の入力端に加えられる。位相および周波数検出器９１０の出力信号Ｓ_d（ｔ）から、ループフィルタ９１２が次に、制御信号Ｓ_LOC（ｔ）を発生し、ＶＣＯ９１４へ出力する。ＶＣＯ９１４は、制御信号Ｓ_LOC（ｔ）に依存する周波数を持つ出力信号Ｓ_out（ｔ）を発生し、この出力信号Ｓ_out（ｔ）は、周波数発生器の出力信号を表す。ＶＣＯ９１４の出力信号Ｓ_out（ｔ）は、分周器９１６を介してＰＦＤ９１０の第２の入力端に帰還される。分周器９１６は、信号Ｓ_out（ｔ）から、Ｎ倍小さい周波数を持つ信号を発生する。ＰＦＤ９１６は、分周器９１６から分周された信号を、高精度基準信号Ｓ_ref（ｔ）と比較し、位相および周波数差に対応する信号を信号Ｓ_dとして出力し、これにより、同期ループがＰＦＤ９１０、ループフィルタ９１２、ＶＣＯ９１４および分周器９１６中に分周器９１６、ＰＦＤ９１０およびループフィルタ９１２の帰還ループを用いて形成される。したがって、出力周波数Ｓ_out（ｔ）が、高精度を持つ基準周波数のＮ倍であることを、図７の周波数発生器が位相同期ループ（ＰＬＬ）の変形として分周器９１６を用いることにより可能にし、ここでは、Ｎは分周器９１６の分周比である。

分周器９１６が、実現するのに困難かつ高価であることは、図７の分周器において不都合である。分周器を著しく高い入力信号帯域幅に設定する必要があるので、分周器は極めて多くの電流を消費する。図７の周波数発生器の更なる不都合は、高い不活動性にある。分周器９１６における周波数比Ｎの変化後、出力周波数Ｓ_outが、充分な精度を持つ所望の周波数に一致するまで、長い整定期間が経過する。

したがって、本発明の目的は、集約を少なくし、より正確となり、および／または、周波数発生の不活動性を少なくすることを可能にする周波数発生方式を提供することにある。

この目的は、請求項１による周波数発生器と、請求項１５による周波数を発生する方法と、請求項１６、１７のそれぞれによる制御可能な発振器の制御信号−発振器周波数特性曲線を決定するための方法および装置とにより達成される。

本発明による周波数発生器は、制御入力端および発振器出力端を有する制御可能な発振器であって、制御入力端における制御信号に依存する発振器周波数を持つ発振器信号を発振器出力端で出力するように形成された制御可能な発振器と、サンプル信号を得るために、発振器信号またはそこから取り出された制御可能な発振器の信号を基準周波数でサンプリングするためのサンプリング手段と、制御信号またはこの制御信号の基礎をなす信号を得るために、サンプル信号またはそこから取り出された信号を低域ろ波するためのローパスフィルタとを備える。

制御入力端および発振器出力端を有する制御可能な発振器であって、制御入力端における制御信号に依存する発振器周波数を持つ発振器信号を発振器出力端で出力するように形成された制御可能な発振器により周波数を発生する本発明の方法は、サンプル信号を得るために、発振器信号またはそこから取り出された制御可能な発振器の信号を基準周波数でサンプリングする工程と、制御信号またはこの制御信号の基礎をなす信号を得るために、サンプル信号またはそこから取り出された信号を低域ろ波する工程とを含む。

本発明の更なる態様によれば、制御入力端および発振器出力端を備える制御可能な発振器であって、制御入力端からの制御信号に依存する発振器周波数を持つ発振器信号を発振器出力端で出力するように適合された制御可能な発振器の制御信号−発振器周波数特性曲線の決定を行う。サンプリング手段は、サンプル信号を得るために、発振器信号またはそこから取り出された制御可能な発振器の信号を基準周波数でサンプリングする。ローパスフィルタは、その基礎をなす信号を得るために、サンプル信号またはそこから取り出された信号を低域ろ波する。サンプリング手段およびローパスフィルタを通過する発振器信号が制御入力端に達することを選択的に阻止または有効にする手段が設けられる。制御信号を得るために、予め決定された一定の制御値を、制御信号の基礎をなす信号に加えるように適応された加算器も設けられる。検出器は、制御信号の値を検出する。予め決定された一定の制御値を決定するための制御手段は、サンプリング手段およびローパスフィルタを通過する発振器信号を、選択的に阻止または有効にするための手段により制御入力端に達しないようにし、次に、加算のための実験値を加算器により利用させるように適応される。さらに、制御手段は、次に、サンプリング手段およびローパスフィルタを通過する発振器信号を、阻止または有効にするための手段により制御入力端に到達可能にし、次に、制御信号−発振器周波数特性曲線を介して、基準周波数の予め決定された倍数と関連する制御値を得るために、有効にする際に調節する制御信号の値を検出器により検出させる。制御手段は、さらに、これら処理を様々な実験値について繰り返させる。

したがって、本発明は、本明細書の導入部分に記述したＰＬＬに基づく原理とは基本的に異なる周波数発生の全く新しい原理を提供する。分周器および位相検出器はなしで済まされる。整定される周波数の調節機能を迅速に実行できる。その理由は、発振器出力端と制御入力端との間にサンプリング手段およびローパスフィルタを含む帰還経路を中断し、制御信号を、記憶された制御値に大まかに調節し、帰還経路を新たに閉じることにより整定処理を、大まかに事前設定された値から開始できるためである。分周器の長くかかる整定処理が回避される。本発明によれば、集約の少ない構成、特に、分周器の不要と、現在発生されている周波数の迅速な調節機能とにより、電流を節約する周波数発生を達成できる。

添付図面を参照して本発明の好適な実施形態を以下に詳細に説明する。

本発明の様々な実施形態を、図面に基づいて以下に詳細に説明する前に、図中、同様な要素または同様な機能を持つ要素には、同一または同様の符号または名称を付すということと、これら要素の繰り返しの説明を省略するということを指摘する。

図１には、本発明による周波数発生器の簡易化した実施形態を示し、ここでは、周波数発生器を図１に全般的に１０で示す。周波数発生器１０は、サンプラ１２、ローパスフィルタ１４および電圧制御発振器（ＶＣＯ）１６を含む。電圧制御発振器１６は制御入力端および発振器出力端を含み、発振器周波数ｆ_outまたは角周波数ω_outを持つ出力信号Ｓ_out（ｔ）を発振器出力端で出力し、発振器周波数ｆ_outまたは角周波数ω_outは、ＶＣＯ１６が制御入力端で受信する制御信号に依存する。ＶＣＯ１６の出力端は同時に周波数発生器１０の出力端１８に対応する。したがって、ＶＣＯ１６の出力信号Ｓ_outは、周波数発生器１０により出力された信号でもある。

ＶＣＯ１６の発振器出力端は、サンプラ１２の入力端にも接続されている。サンプラ１２は、ＶＣＯ１６からの出力信号Ｓ_outを周波数ｆ_refでサンプリングし、サンプル信号Ｓ_d（ｔ）を、ローパスフィルタ１４の入力端に接続された出力端で出力する。サンプル信号Ｓ_d（ｔ）は、サンプリングの時刻においてｔ＝ｎ／ｆ_ref（ｎ∈｜Ｎ）個別パルスを有し、その強度は、それぞれのサンプリング時点で出力信号Ｓ_outの値に対応し、そのパルス期間は、一定値に設定されている。サンプリングについては、サンプラ１２が、基準周波数ｆ_refを持つ高精度の基準信号を周波数入力端において水晶発振器のような発振器２０から受信する。サンプラ１２は、例えば、ＦＥＴのようなスイッチを含む。

ローパスフィルタ１４は、その出力端でＶＣＯ１６の制御入力端に接続され、制御信号Ｓ_LOC（ｔ）として低域ろ波形態のサンプル信号Ｓ_dを制御入力端へ出力する。サンプラ１２、ローパスフィルタ１４およびＶＣＯ１６が総合して同期ループを形成し、この同期ループは、以下に説明するように、基準周波数に対して整数比であるように周波数について出力信号Ｓ_outを制御する。言い換えれば、ＶＣＯ１６の発振器出力端と制御入力端との間にサンプラ１２およびローパスフィルタ１４を含む帰還経路により、ＶＣＯに受信された制御信号を、ＶＣＯ１６の制御信号−発振器周波数特性曲線に従って、基準周波数に対して整数比となる発振器周波数に対応する値に制御する。

周波数発生器１０の構造を、個々の部品の機能と同様に簡単に上述したので、すべての部品の相互作用による全体の機能を以下に説明する。既に述べたように、ＶＣＯ１６は、制御信号Ｓ_LOCの高さに依存する周波数の実質的な単周波信号を出力端において常に発生させる。したがって、ＶＣＯ１６の高周波数出力信号Ｓ_outを、周波数ドメイン内の周波数または角周波数＋／−ω_outの２つのディラックバーストとして表すことができる（以下では、ωは、ｆ＝２π／ωにより周波数ｆに関連付けられた角周波数を表すものとし、ここでは、簡易化のために以下では、ωおよびｆを周波数と称する）。

出力信号Ｓ_out（ｔ）の出力周波数ω_outがＮω_refであり、ここで、Ｎは整数である静止状態が生じるように、周波数発生器１０が制御信号Ｓ_LOC（ｔ）を制御することは、理論上の考慮事項により明らかである。規定の原理を示すために、図３ａおよび図３ｂには、すなわち、図３ａには、Ｎ＝２の場合に関し、図３ｂには、Ｎ＝１の場合に関して、図１の周波数発生器１０の２つの安定または静止状態を代表的に示す。双方の図は、互いに整合され、互いに上方に配置された２つのグラフ内に信号Ｓ_out、Ｓ_LOCおよびＳ_dの時間的な経過を単に代表的に示す。このグラフでは、時間ｔがｘ軸に沿って、電圧がｙ軸に沿って任意の単位でプロットされている。上側のグラフでは、出力信号Ｓ_out（実線）の時間的な経過を示し、下側のグラフでは、サンプル信号Ｓ_d（実線）および制御信号Ｓ_LOC（破線）の時間的な経過を示す。

図に示すように、静止状態では、サンプラ１２によるサンプルが、サンプリングされる出力信号Ｓ_outに対して一定の位相差φ１またはφ２で常に発生する。言い換えれば、サンプラ１２によるサンプルが、この場合、発振器１６の正弦波出力信号Ｓ_outの立ち下がりに対応する位置で、すなわち、Ｎ番目の周期ごとに常に発生し、ここで、周期期間ＴはＴ＝２π／ω_outである。静止状態において出力信号Ｓ_outがＮω_refの一定周波数を有するので、制御信号Ｓ_LOCが一定である必要があり、ＶＯＣ１６の制御信号−発振器周波数特性曲線に従って、周波数ω_outに対応する値を有する必要があるという事実に注意を払えば、上記の状況を説明できる。図３ａおよび図３ｂで分かるように、ここでは、制御信号Ｓ_LOCが、状態ω_out＝２ω_refの場合、値Ｕ₂を絶えず有する必要があり、一方、制御信号Ｓ_LOCが、Ｎ＝１の静止状態で絶えずＵ₁である必要がある。

サンプラ１２によるサンプルが一定の周波数ｆ_refで生じ、サンプラ１２が発生するパルスが、高さまたは強度に関して、サンプル時刻にサンプリングされる出力信号Ｓ_outの値に対して常に所定の比であり、パルス期間に関する値にほぼ常に調節され、そうでなければ、サンプル信号が零であるという事実により、静止状態では、サンプル信号Ｓ_dのサンプルパルスが、ある電圧高さＵ_sampleを有する必要がある。静止状態において、この電圧高さＵ_sampleは、ローパスフィルタ１４の低域ろ波により一定の「有効値」Ｕ₁またはＵ₂を持つ（ここでは、誇張して一定に示す）制御信号Ｓ_dを生じさせる必要があるという事実から電圧高さＵ_sampleが決定される。この事実のため、静止状態をもたらすサンプル時刻は、信号Ｓ_outが値Ｕ_sampleを有するような出力信号Ｓ_outの点であるということを説明できる。

図に示すように、Ｎ＝２の静止例では、サンプルは２番目の周期ごとにだけ生じ、一方、Ｎ＝１の静止例では、周期ごとに生じる。さらに、サンプリングされるＶＣＯ１６の出力信号Ｓ_outがサンプル時刻で有する値すなわちＵ_sampleは、Ｎ＝１の場合よりＮ＝２の場合の方が大きい。その理由は、Ｎ＝２での高出力周波数ω_outの場合では、ろ波により生じる有効値Ｕ₂も、Ｎ＝１の場合、すなわち、低出力周波数の場合よりも大きくなければならないためである。

図３ａおよび図３ｂに基づいて、静止状態からの出力信号Ｓ_outのわずかな偏差を帰還によりどのように修正するかをこれで説明できる。例えば、図３ａの場合、出力信号Ｓ_outはサンプル時刻ｔ₁およびｔ₂の間でわずかに速くなると仮定する。この場合、信号Ｓ_outは、サンプル時刻ｔ₂よりも早く値Ｕ_sampleを得る。時刻ｔ₂では、Ｓ_outの値はわずかに低い。これに対応するように、低域ろ波された制御信号Ｓ_LOCの値も減少して、Ｕ₂よりもわずかに低くなり、これにより、速くなり過ぎたＶＣＯ１６は、減少した制御信号のために再び「遮断される」。言い換えれば、時刻ｔ₁およびｔ₂の間でＶＣＯが遅くなったので、時刻ｔ₂でのサンプル値はＵ_sampleよりも大きく、そのため、低域ろ波により生じた制御信号Ｓ_LOCの有効値も増大し、これにより、遅くなったＶＣＯ１６は、高制御信号で「加速される」。

図１、図２、図３ａおよび図３ｂに関して、前の説明は例示的な実施形態のみに言及し、図１の周波数発生器１０またはその同期ループについて様々な変形形態を構成できることを指摘する。例えば、インバータを帰還経路内に接続できる。サンプラ１２の下流における帰還経路内のインバータの場合、静止状態でのサンプリングは、例えば、正弦波出力信号Ｓ_outの立ち上がりで常に生じる。さらに、図４の実施形態における場合のように、ローパスフィルタ１４から出力された制御信号Ｓ_LOCにオフセットをＶＣＯ１６の制御入力端への途中で与えることができる。この場合、静止状態におけるサンプル時刻は、異なる位相値に、または、図３ａおよび図３ｂの例と比較して異なるサンプル時刻に単に調節し、この点では、出力信号Ｓ_outは、ＶＣＯ１６に対する制御信号の目標値Ｕ₁またはＵ₂からのオフセットの偏差にのみ対応する有効値をローパスフィルタ１４がろ波することにより生じるような値を有する。さらに、増幅器を帰還経路内に設けることができる。したがって、ローパスフィルタ１４により生じた信号はＶＣＯに対する制御信号を表し、この制御信号は、必要であれば、ＶＣＯに入力される前に、用途に応じて、一定操作、すなわち加算および乗算を依然として受けることができる。サンプリング手段によりサンプリングされた発振器信号、および、ローパスフィルタによりろ波されたサンプル信号をも、前もって操作、すなわち、オフセットまたは増幅を行うことができる。

容易に理解するために、図１の周波数発生器１０が調節する異なる安定または静止状態に関して、すなわち、基準周波数と発振器周波数との間の周波数比に関する問題を予め検討していないことを指摘する。上記に他の実施形態として簡単に述べたように、簡単な実現性は、周波数発生器の開始において出力周波数Ｓ_outが、基準周波数の正確な整数倍数である次の周波数に常に整定するように、ＶＣＯの制御入力を一定のオフセットでバイアスできる。このようにして、正確に規定された周波数、つまり、基準周波数の予め決定された整数倍数を常に発生する周波数発生器が得られる。

以下では、図４を参照して、本発明による周波数発生器の一実施形態を説明する。この周波数発生器は、すべてが基準周波数に対して整数の分割比を有する予め決定された発振器周波数の中から選択された発振器周波数を発生するのに適する。

図４の周波数発生器を全般的に３０で示す。図１の周波数発生器の部品、すなわち、サンプラ１２、ローパスフィルタ１４、電圧制御発振器１６、出力端１８および基準信号発生器２０に加えて、周波数発生器は、帰還分岐路をまたはＶＣＯ１６の発振器出力端とサンプラ１２の入力端との間の帰還分岐路内に接続された同期ループを中断するためのスイッチ３２と、ローパスフィルタ１４の出力端に接続された１つの入力端およびＶＣＯ１６の制御入力端に接続された出力端を有する加算器３４と、加算器３４の他の入力端に接続された出力端を有するデジタル／アナログ変換器３６と、読出しデータを出力するためのＤ／Ａ変換器３６の入力端に接続された出力端を有するＥＥＰＲＯＭメモリ３８と、ローパスフィルタ１４の出力端に接続された入力端を有するアナログ／デジタル変換器４０と、チャンネル選択のためおよび制御信号−発振器周波数特性曲線較正または測定のために、ＥＥＰＲＯＭメモリ３８の入力端に接続され、ローパスフィルタ１４の出力信号のデジタル値を検出するためにＡ／Ｄ変換器４０の出力端に接続され、さらに、スイッチ３２の制御入力端に接続された制御手段４２とを含む。

図４の周波数発生器３０の構造を上述した後、その機能を以下に説明する。容易に理解するため、周波数発生器が、送信および受信の際、伝送のためにチャンネルごとに様々な周波数を用いるトランシーバ回路内に組み込まれているとする。制御手段４２も、トランシーバ回路（図示せず）の一部とすることができる。

トランシーバの各チャンネルは、基準周波数ω_refの整数倍数、すなわちＮ・ω_ref（Ｎ．∈．｜Ｎ）である異なる周波数と関連付けられている。ＥＥＰＲＯＭ３８では、各チャンネルを、制御信号のほぼ目標値に対応するデジタル値と関連付けするチャンネル関連付けテーブルが記憶されており、これは、制御信号−発振器周波数特性曲線に応じて、それぞれのチャンネルに関連する周波数にほぼ対応する。図５では、そのグラフ中、制御信号をｘ軸に沿って任意の電圧単位でプロットし、周波数ωをｙ軸に沿って任意のヘルツ単位でプロットし、ＶＣＯ１６の制御信号−発振器周波数特性曲線が例示的に示される。図示のように、この特性曲線は、縦座標の周波数値ω_ref、２ω_refおよび３ω_refを横座標の電圧値Ｕ₁、Ｕ₂またはＵ₃で交差する。この例示的な場合では、例えば３つのデジタル値、すなわち、Ｕ₁、Ｕ₂またはＵ３のデジタル値がＥＥＰＲＯＭ３８内に、すなわち、周波数ω_ref、２ω_refおよび３ω_refを有するチャンネルとのそれぞれの関連付け部に記憶されている。

新たなチャンネルを選択する制御手段４２の場合では、制御手段４２は、インデックスとして選択チャンネルを用いてＥＥＰＲＯＭ３８にアクセスし、その際、ＥＥＰＲＯＭ３８が、対応のデジタル値をＤ／Ａ変換器３６に出力する。チャンネルの次の変化まで、デジタル値は、不変または一定のままである。Ｄ／Ａ変換器３６はデジタル値をアナログ電圧値Ｓ_DACに変換し、加算器３４の第２の入力端に出力する。図１〜図３ｂの実施形態を参照して前に既に述べたように、これにより、一定のオフセットが部品１２、１４および１６の同期ループの帰還分岐路に生じ、このことは、同期ループが静止状態に適応する事実のみをもたらし、この静止状態では、信号Ｓ_outが低い、すなわち、フィルタ１４により発生した有効値が制御値Ｓ_DACによるＶＣＯ１６の制御入力端の大まかなバイアスのみを修正する程度に信号Ｓ_outが低いＶＣＯ１６の周期的な信号Ｓ_outの位置で、サンプラ１２によるサンプルが生じる。

動作では、制御手段４２は周波数発生器３０の進路を以下のように制御する。すなわち、まず、帰還ループおよび同期ループを中断するため、スイッチ３２は開いたままである。制御手段４２はチャンネルを選択し、選択したチャンネルをインデックスとして用いてＥＥＰＲＯＭ３８にアクセスする。例えば、選択したチャンネルと関連するデジタル値は、値Ｕ₂に対応する。Ｄ／Ａ変換器３６はアナログオフセット信号Ｓ_DACを発生し、加算器３４の第２の入力端に加える。加算器の第１の入力端では、いかなる信号もまだ存在しない。その理由は、スイッチ３２が帰還分岐路を中断しているからである。したがって、ＶＣＯ１６の制御入力端では、信号Ｓ_DACのみが存在する。したがって、出力端においてＶＣＯ１６は、本明細書の導入部分に記述したように、温度変化または経年変化により送信または受信動作に対して充分に正確ではない精度で周波数２ω_refを合致させる周波数ω_outを持つ発振器信号Ｓ_outを出力する。この大まかな事前設定後、制御手段４２はスイッチ３２を閉じ、これにより、帰還経路または同期ループをも閉じる。図１〜図３ｂを参照して述べたように、同期ループは発振器周波数ω_outを、基準周波数ω_refに対して整数比を持つ次の周波数に調節する。本発明では、スイッチ３２を閉じる前にＶＣＯ１６の制御信号Ｓ_LOCを事前設定することにより、同期ループが所望の周波数、ここでは、２ω_refに適応することが充分な確信をもって明らかである。その理由は、所望の周波数が、スイッチ３２を閉じた後の制御処理の開始における次の周波数であるためである。言い換えれば、スイッチ３２を閉じる前に制御信号を事前設定した後のＶＣＯ１６の出力周波数が「不確か」に知られているので、スイッチ３２を閉じた後の整定後の出力周波数も知られる。

チャンネルの変化の際に処理が繰り返される。まず、制御手段４２はスイッチ３２を開き、新たなチャンネルを選択し、再びスイッチ３２を閉じる。制御信号Ｓ_dの事前設定により、新たな周波数に対する調節期間が、図７を参照して説明したような分周器を含む同期ループの場合よりも短い。

本発明の明細書の導入部分で既に説明したように、ＶＣＯ１６の制御信号−発振器特性曲線は変化し易く、このことは、ＶＣＯ１６の制御信号−発振器周波数特性曲線に従って目標制御値から逸脱するＵ₁〜Ｕ₃のようなかつてのデジタル値に至るおそれがある。上述したようなＶＣＯ１６の制御信号の事前設定では、制御処理の開始値として機能する目標値から逸脱するこれら記憶されたデジタル値は、基準周波数の別の整数倍数である不所望な近隣の周波数に適応する同期ループに至るおそれがある。図５では、例えば、破線４３を用いて、例えば温度変化の後に生じたＶＣＯ１６の変化した特性曲線を例示的に示す。図に示すように、制御手段４２が、周波数２ω_refと関連するチャンネルを次に選択すると、ＶＣＯ１６は、スイッチ３２を開いた後、周波数２ω_refとω_refとのちょうど中間に位置する周波数に至る値Ｕ₂で事前設定される。したがって、スイッチ３２を閉じた後、同期ループが、近隣の値ω_refでなく、所望の周波数値２ω_refに適応することが保証されない。

このことを回避するため、図４の周波数発生器３０は別の機能を含み、すなわち、ＶＣＯ１６の制御信号−発振器周波数特性曲線の較正または決定を含む。この処理を以下に説明し、この処理は、周波数発生器３０の動作中、例えば断続的に、ＶＣＯの特性曲線の時間変化に追随できるのに充分な一定の時間間隔で何度も繰り返される。

発振器１６の制御信号−発振器周波数特性曲線の新たな較正が再び必要であることを確かめる制御手段４２の場合では、各チャンネルに対して、または、基準周波数の倍数の各周波数に対して修正された新たなデジタル値を得るため、制御手段４２が以下の処置を取る。すなわち、制御手段４２はスイッチ３２を開き、ＶＣＯ１６を事前設定するために第１のチャンネルを選択し、スイッチ３２を再び閉じ、同期ループの特定の調節期間、静止状態が生じるまで待機し、その後、制御入力端におけるＶＣＯ１６の真の目標値Ｓ_LOC（ｔ）とＤＡＣ３６のアナログ制御値Ｓ_DACとの差の偏差を表す信号Ｓ_TPのデジタル値を検出手段としてのＡ／Ｄ変換器４０により読出し、この偏差は、上述した特性曲線の変動のために生じる。ここに至って、制御手段４２は、検出された値Ｓ_TPを、Ｓ_DACの予め記憶された値に追加することにより、ＥＥＰＲＯＭ３８に記憶された値を、新たに検出された値を用いて修正し、すなわちＳ_LOC（ｔ）を修正する。制御手段４２は、これらの工程を各チャンネルに対して、または、各周波数Ｎ・ω_refに対して繰り返す。このようにして、ＥＥＰＲＯＭ３８に記憶されたすべての値が、場合により変化する特性曲線に再び適合される。さらに、この処理は、それほど時間がかからない。その理由は、前に記憶されたデジタル値をＶＣＯの制御値に対する制御開始値として利用することによりこれらのデジタル値が迅速な調節時間につながるためである。

長期間、動作中にないチャンネル発生器３０の場合、または、初めて用いられる周波数発生器３０の場合では、不適切で充分に正確でない所定のデジタル値が、特性曲線の決定のためにＥＥＰＲＯＭ内に存在し、そのため、制御手段４２は、前述したアルゴリズムとは違ったアルゴリズムによりＶＣＯ１６の特性曲線をサンプリングしなければならない。この場合、制御手段４２は、ＤＡＣ３６により出力された値の敏感な変化ごとに、ＶＣＯ１６の制御信号とＤＡＣ３６の出力電圧との差が０になる値を見つけて、この値をデジタル化し、ＥＥＰＲＯＭ３８内の関連付けテーブルに記憶する必要がある。スイッチ３２の連続開放、その後の制御電圧の大まかな変化、スイッチ３２の新たな閉鎖、および、制御電圧Ｓ_TPのデジタル化により、出力周波数が基準周波数の整数倍数である制御電圧−周波数特性曲線上のすべての点を見つけることができる。このようにして、ＶＣＯ１６の特性曲線の極めて簡単でかつ安価な測定が可能となり、そのため、周波数発生器３０により出力された周波数ｆ_outを、前述したようにＶＣＯ１６の制御電圧を大まかに事前設定することにより極めて迅速に変更できる。

ＥＥＰＲＯＭ３８内に記憶された値に頼らずにＶＣＯ１６の特性曲線を決定する手順の一例を以下に説明する。制御手段４２はスイッチ３２を開き、ＶＣＯ１６を第１の実験値Ｓ_DACで予め調節し、スイッチ３２を閉じ、必要な調節時間の後、Ｓ_TPの値を検出する。第１の実験値は、例えば、ＶＣＯの制御信号−発振器周波数特性曲線が環境の変動による変化を最も少なく受ける電圧値であって、したがって、環境の変動にかかわらず、高い蓋然性を有する予め決定された既知の調節周波数をもたらす電圧値である。図５の例では、この値は、Ｕ₁付近の値である。制御手段４２はＳ_TP＋Ｓ_DACの値を、例えば、ＥＥＰＲＯＭ３８または別の適切なメモリ内に記憶する。その後、制御手段４２はこの処理を、例えば、実験値ごとに一定値だけ増大または減少するさらなる実験値について繰り返す。もちろん、例えば、同期ループが次の調節値に適応した実験処理後に実験値を高い振幅ごとに変化することによりアルゴリズムは実験値の変化を異なって生じさせることができる。Ｓ_TP＋Ｓ_DACの値が鋭く上昇または降下するごとに、あるいは、検出された値Ｓ_TPが、１つの実験処理から次の実験処理への信号の鋭い変化を有するごとに、制御手段４２は、値Ｓ_TP＋Ｓ_DACを、次のチャンネルに対する次のデジタル値として記憶する。このようにして、制御手段４２は、縦座標の位置Ｎ・ω_refにＶＣＯ１６の特性曲線の完全なサンプルを得る。制御手段４２がすべてのチャンネルについてすべてのデジタル値を決定した後、これらデジタル値をＥＥＰＲＯＭ３８内に記憶する。

実験値を加算器３４の入力端に加えるため、制御手段４２を、ＤＡＣ３６を介して加算器３４の第２の入力端に、または、直接に別のＤＡＣに接続でき、あるいは、制御手段４２が、デジタル化された実験値を、このために特にＥＥＰＲＯＭ３８内に設けられた記憶空間内に記憶でき、その後、ＥＥＰＲＯＭ３８にアクセスできる。言い換えれば、トランシーバ回路により用いられるチャンネルのいずれにも対応しない特別に設けられたエントリーがＥＥＰＲＯＭ３８のチャンネル関連付けテーブルに設けられている。この場合、各チャンネルについて、連続して見つけ出された、または、決定されたデジタル値を制御手段４２により直接にＥＥＰＲＯＭ３８内に記憶することが可能である。

発振器出力端とサンプラとの間以外の地点でスイッチ３２を帰還経路内へ切り換えることもできることを指摘する。同様に、加算器３４の出力端に接続された入力端を有するＡ／Ｄ変換器４０をも設けることができる。サンプラとフィルタとの間に加算器を繰り上げることも可能である。さらに、パラメータの変化により変化するＶＣＯの特性曲線に適応できるパラメータ関数の解析計算のような、メモリからよりも別の方法で、記憶された値として前述したデジタル化した大まかな事前設定値をフェッチすることも可能である。制御手段は、ソフトウェアまたはハードウェアまたはそれらの組み合わせに実装できる。電圧制御発振器の代わりに、電流制御発振器をも用いることができる。

さらに、他の実施形態では、図４に示すローパスフィルタ１４の出力端のＡＤＣ４０が、Ｓ_LOC（ｔ）−Ｓ_DAC（ｔ）＝０を確かめる比較器だけにより置き換えられることも可能である。この場合、閉同期ループを用いてＳ_DAC（ｔ）の変化によりＳ_LOC（ｔ）の正確な誤差を見つけることができる。Ｓ_LOC（ｔ）−Ｓ_DAC（ｔ）の信号に応じて、Ｓ_DAC（ｔ）を減少または増加する。原理上、このように、Ｓ_LOC（ｔ）−Ｓ_DAC（ｔ）は、シグマデルタ変調器と同じＡＤＣ機能を、比較器と共に形成するＤＡＣ３６によりデジタル化される。

図１は、本発明の簡易化した実施形態による周波数発生器の線図的なブロック回路図である。 図２は、図１の周波数発生器の制御可能な発振器の発振器信号から得られたサンプル信号のスペクトル分布である。 図３ａおよび図３ｂは、２つの異なる安定または静止状態に関して、すなわち、図３ａの場合における２の、および図３ｂの場合における１の、基準周波数と発振器周波数との間の分割比に関して、図１の周波数発生器における発振器信号、サンプル信号および制御信号の波形例である。 図４は、更なる実施形態による周波数発生器の線図的なブロック回路図である。 図５は、制御可能な発振器の例示的な制御信号−発振器周波数特性曲線である。 図６は、異なる周波数を持つ信号を発生するための周波数発生器に対して望ましく理想的な回路である。 図７は、従来のＰＬＬに基づく周波数発生器のブロック回路図である。

Claims (17)

1. 制御入力端および発振器出力端を備える制御可能な発振器（１６）であって、前記制御入力端における制御信号（Ｓ_LOC）に依存する発振器周波数を持つ発振器信号（Ｓ_out）を前記発振器出力端で出力するように形成された制御可能な発振器（１６）と、
   サンプル信号（Ｓ_d）を得るために、前記発振器信号（Ｓ_out）またはそこから取り出された前記制御可能な発振器（１６）の信号を基準周波数でサンプリングするためのサンプリング手段（１２）と、
   前記制御信号（Ｓ_LOC）またはこの制御信号の基礎をなす信号（Ｓ_TP）を得るために、前記サンプル信号（Ｓ_d）またはそこから取り出された信号を低域ろ波するためのローパスフィルタ（１４）とを備える、周波数発生器。
2. 前記制御可能な発振器（１６）、前記サンプリング手段（１２）および前記ローパスフィルタ（１４）が、前記基準周波数に対する割合が整数である発振器周波数について前記発振器信号（Ｓ_out）を制御する同期ループの一部である、請求項１に記載の周波数発生器。
3. 前記制御信号（Ｓ_LOC）を事前設定するための手段（３２、３４、３６、３８、４２）をさらに備え、これが、
   ａ）前記制御信号（Ｓ_LOC）を予め決定された制御値（Ｓ_DAC）に事前設定し、さらに
   ｂ）次に、前記同期ループを閉じるように形成された、請求項２に記載の周波数発生器。
4. 前記予め決定された制御値を決定するための手段（３２、３４、３６、３８、４０、４２）をさらに備え、これが、
   ａ）前記制御信号（Ｓ_LOC）を実験値（Ｓ_DAC）に事前設定し、
   ｂ）次に、前記同期ループを閉じ、
   ｃ）前記予め決定された制御値を示す値を得るために、前記同期ループを閉じる際に調節する前記制御信号の値（Ｓ_LOC）または前記制御信号の基礎をなす前記制御信号（Ｓ_TP）の値を検出するように形成された、請求項２または３に記載の周波数発生器。
5. 各々が異なる発振器周波数と関連付けられた複数の予め決定された制御値を記憶するための手段（３８）をさらに備え、前記発振器信号は前記異なる発振器周波数について前記同期ループにより調節される、請求項２から４のうちの１つに記載の周波数発生器。
6. 前記発振器周波数を調節するための手段（３２，３４，３６，３８，４２）をさらに備え、これが、
   ａ）前記同期ループを中断し、
   ｂ）前記制御信号を予め決定された制御値に事前設定し、
   ｃ）次に、前記同期ループを閉じるように形成された、請求項２から５のうちの１つに記載の周波数発生器。
7. 前記制御可能な発振器（１６）に対する前記制御信号（Ｓ_LOC）を得るために、予め決定された付加的な一定の制御値（Ｓ_DAC）を得るように、前記制御信号の基礎をなす前記信号（Ｓ_TP）を操作するための手段（３４）をさらに備える、請求項１から６のうちの１つに記載の周波数発生器。
8. 前記ローパスフィルタと前記制御可能な発振器（１６）との間で切り換えられる加算器（３４）をさらに備える、請求項１から７のうちの１つに記載の周波数発生器。
9. 前記サンプリング手段（１２）および前記ローパスフィルタ（１４）を通過する前記発振器信号（Ｓ_out）が前記制御入力端に達することを選択的に阻止または有効にするための手段（３２）をさらに備える、請求項１から８のうちの１つに記載の周波数発生器。
10. 選択的に阻止または有効にするための前記手段は、前記サンプリング手段（１２）と前記制御可能な発振器（１６）の前記発振器出力端との間のスイッチである、請求項９に記載の周波数発生器。
11. 前記制御信号を得るために、予め決定された一定の制御値を、前記制御信号の基礎をなす信号に加えるように形成された加算器（３４）と、
    前記発振器周波数を調節するための制御手段（４２）とをさらに備え、この制御手段が、
    ａ）前記サンプリング手段（１２）および前記ローパスフィルタ（１４）を通過する前記発振器信号を、選択的に阻止または有効にするための手段（３２）により前記制御入力端に達しないようにし、
    ｂ）次に、加算のための異なる予め決定された一定の制御値を前記加算器（３４）により利用させ、
    ｃ）次に、前記サンプリング手段（１２）および前記ローパスフィルタ（１４）を通過する前記発振器信号を、選択的に阻止または有効にするための手段（３２）により前記制御入力端に到達可能にするように形成された、請求項９または１０に記載の周波数発生器。
12. デジタル値が記憶され、これらデジタル値からの選択に応答して、選択されたデジタル値を出力するように形成されたメモリ（３８）と、
    前記出力デジタル値をアナログ制御値に変換し、このアナログ制御値を、前記予め決定された一定の制御値として前記加算器（３４）に出力するためのデジタル／アナログ変換器（３６）とをさらに備え、
    異なる一定の制御値を加算のために前記加算器（３４）に利用させるために、前記異なる予め決定された一定の制御値に対応する前記デジタル値から選択を行うために、前記制御手段（４２）が、前記発振器周波数を調節する場合に前記メモリ（３８）にアクセスするように形成された、請求項１１に記載の周波数発生器。
13. 前記制御信号の値を検出するための検出器（４０）と、
    前記予め決定された一定の制御値を決定するための制御手段（４２）とをさらに備え、この制御手段が、
    ａ）前記サンプリング手段（１２）および前記ローパスフィルタ（１４）を通過する前記発振器信号を、選択的に阻止または有効にするための手段（３２）により前記制御入力端に達しないようにし、
    ｂ）次に、加算のための実験値を前記加算器（３４）により利用させ、
    ｃ）次に、前記サンプリング手段（１２）および前記ローパスフィルタ（１４）を通過する前記発振器信号を、選択的に阻止または有効にするための手段（３２）により前記制御入力端に到達可能にし、
    ｄ）次に、前記予め決定された一定の制御値を得るために、有効にすると生じる前記制御信号の値を前記検出器（４０）により検出させるように形成された、請求項１１または１２に記載の周波数発生器。
14. デジタル検出値を得るために、前記制御信号の値を検出するためのＡ／Ｄ変換器と、
    記憶用の手段（３８）内のデジタル値を再び決定するための制御手段とを備え、この制御手段が、
    ａ）前記サンプリング手段（１２）および前記ローパスフィルタ（１４）を通過する前記発振器信号を、選択的に阻止または有効にするための手段（３２）により前記制御入力端に達しないようにし、
    ｂ）次に、対応のアナログ制御値を、前記予め決定された一定の制御値として前記加算器（３４）により利用させるために、現在のデジタル値を前記メモリ（３８）により出力させ、
    ｃ）次に、前記サンプリング手段（１２）および前記ローパスフィルタ（１４）を通過する前記発振器信号を、選択的に阻止および有効にするための手段（３２）により前記制御入力端に到達可能にし、
    ｄ）次に、前記予め決定された一定の制御値を示す値を新たなデジタル値として得るために、有効にすると生じる前記制御信号の値を前記検出器（４０）により検出させ、
    ｅ）前記メモリ（３８）において前記現在のデジタル値を前記新たなデジタル値により置き換えるように形成された、請求項１２に記載の周波数発生器。
15. 制御入力端および発振器出力端を備える制御可能な発振器であって、前記制御入力端における制御信号に依存する発振器周波数を持つ発振器信号を前記発振器出力端で出力するように形成された制御可能な発振器により周波数を発生する方法であって、
    サンプル信号を得るために、前記発振器信号またはそこから取り出された前記制御可能な発振器の信号を基準周波数でサンプリングする工程と、
    前記制御信号またはこの制御信号の基礎をなす信号を得るために、前記サンプル信号またはそこから取り出された信号を低域ろ波する工程とを備える、方法。
16. 制御入力端および発振器出力端を備える制御可能な発振器であって、前記制御入力端からの制御信号に依存する発振器周波数を持つ発振器信号を前記発振器出力端で出力するように形成された制御可能な発振器の制御信号−発振器周波数特性曲線を決定するための装置であって、この装置が、
    サンプル信号を得るために、前記発振器信号またはそこから取り出された前記制御可能な発振器の信号を基準周波数でサンプリングするためのサンプリング手段と、
    基礎をなす信号を得るために、前記サンプル信号またはそこから取り出された信号を低域ろ波するためのローパスフィルタと、
    前記サンプリング手段および前記ローパスフィルタを通過する前記発振器信号が前記制御入力端に達することを選択的に阻止または有効にするための手段と、
    前記制御信号を得るために、予め決定された一定の制御値を、前記制御信号の基礎をなす信号に加えるように形成された加算器と、
    前記制御信号の値を検出するための検出器と、
    前記予め決定された一定の制御値を決定するための制御手段とを備え、この制御手段が、
    前記サンプリング手段および前記ローパスフィルタを通過する前記発振器信号を、選択的に阻止または有効にするための手段により前記制御入力端に達しないようにし、
    次に、加算のための実験値を前記加算器により利用させ、
    次に、前記サンプリング手段および前記ローパスフィルタを通過する前記発振器信号を、阻止または有効にするための手段により前記制御入力端に到達可能にし、
    次に、前記制御信号−発振器周波数特性曲線を介して、前記基準周波数の予め決定された倍数と関連する制御値を得るために、有効にする際に調節する前記制御信号の値を前記検出器により検出させ、
    これらの処理を様々な実験値について繰り返させるように形成された、装置。
17. 制御入力端および発振器出力端を有する制御可能な発振器であって、前記制御入力端からの制御信号に依存する発振器周波数を持つ発振器信号を前記発振器出力端で出力するように形成された制御可能な発振器の制御信号−発振器周波数特性曲線を決定する方法であって、この方法が、
    サンプル信号を得るために、前記制御可能な発振器の前記発振器信号またはそこから取り出された信号を基準周波数でサンプリングする工程と、
    基礎をなす信号を得るために、前記サンプル信号またはそこから取り出された信号を低域ろ波する工程と、
    サンプリング手段およびローパスフィルタを通過する前記発振器信号を前記制御入力端に達しないようにする工程と、
    前記制御信号を得るために、実験値を、前記制御信号の基礎をなす信号に加える工程と、
    前記サンプリング手段および前記ローパスフィルタを通過する前記発振器信号を前記制御入力端に到達可能にする工程と、
    前記制御信号−発振器周波数特性曲線を介して、前記基準周波数の整数倍数と関連する制御値を得るために、有効にする際に調節する前記制御信号の値を検出する工程と、
    これら工程を様々な実験値について繰り返す工程とを備える、方法。

Images